CN104980112B - 低功耗高增益的循环型折叠式共源共栅放大器 - Google Patents
低功耗高增益的循环型折叠式共源共栅放大器 Download PDFInfo
- Publication number
- CN104980112B CN104980112B CN201510426846.6A CN201510426846A CN104980112B CN 104980112 B CN104980112 B CN 104980112B CN 201510426846 A CN201510426846 A CN 201510426846A CN 104980112 B CN104980112 B CN 104980112B
- Authority
- CN
- China
- Prior art keywords
- drain terminal
- grid end
- source
- node
- conductance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
Abstract
本发明公开了一种低功耗高增益的循环型折叠式共源共栅放大器,其特征在于,由主放大器和电导抵消电路组成,在主放大器中,交差耦合的N44、N45在总电流不变的前提下提高了放大器的等效跨导,进一步提高了放大器的增益;电导抵消电路由第一电导抵消电路CIRCUIT_P和第二电导抵消电路CIRCUIT_N组成,CIRCUIT_P(CIRCUIT_N)通过检测cascode管P8、P9(N12、N13)源端的节点电压并产生反馈电压控制负电导产生电路,使产生的负电导成为顶层PMOS:P6、P7(底层NMOS:N10、N11)电导gds的函数,跟随并抵消顶层PMOS(底层NMOS)的gds,如果PMOS和NMOS两侧分别完全抵消了顶层PMOS和底层NMOS的电导,则输出阻抗和直流增益无限,放大器的性能将得到明显的提高。
Description
技术领域
本发明涉及一种共源共栅放大器,具体涉及一种低功耗高增益的循环型折叠式共源共栅放大器,属于电学技术领域。
背景技术
模拟集成电路的一个主要电路结构就是运算跨导放大器,在许多应用中它都是消耗功耗最大的模块。由于CMOS技术的低电压趋势,近来折叠运放比套筒式运放(附图1)更加受到人们的关注,尽管折叠运放的功耗更大一些。并且,PMOS驱动的折叠运放由于其具有更低的闪烁噪声、更高的次级点以及较低的输入共模电平,故已经成为运放应用的最佳选择。然而,PMOS驱动的折叠运放同时也提高了输入电容和功耗。
此外,随着CMOS工艺尺寸不断的减小,在深亚微米工艺下,晶体管的本征增益典型值大约为20-30dB,共源共栅运放的增益范围只有40-60dB,这在高精度应用中增益是远远不够的。
为了得到更高的增益,业内已提出了多种技术方案,例如:多级级联放大器、跨导加倍技术、增益自举技术、电导抵消技术等。其中:
1、多级级联放大器:由于采用复杂的补偿办法,所以严重降低了放大器的频率响应;
2、跨导加倍技术:由于引入了低增益高带宽的预防大级,所以使得功耗加倍;
3、增益自举技术:由于通常要引入极零对,所以影响运放的建立性能,尤其是在高精度建立的应用中;
4、电导抵消技术:相对的,电导抵消技术可以在提供高直流增益的同时不会削弱其高频性能。
图1所示的是传统的折叠式共源共栅运放的电路图。在图1所示的电路中我们注意到,N1、N2两只晶体管传导最多的电流,因此具有最大的跨导,然而这两只晶体管只用来作电流槽使用。之前提高折叠运放性能的工作使用了多种设计,然而N1、N2这两只晶体管始终没有得到更好的利用。
发明内容
为解决现有技术的不足,本发明的目的在于提供一种低功耗、高增益的循环型折叠式共源共栅放大器。
为了实现上述目标,本发明采用如下的技术方案:
一种低功耗高增益的循环型折叠式共源共栅放大器,其特征在于,由主放大器和电导抵消电路组成,
前述主放大器主要由P1、P2、P3、P4、P5、P6、P7、P8、P9九个PMOS晶体管和N10、N11、N12、N13、N14、N15、N16、N17、N44、N45十个NMOS晶体管组成:
P1的源端与P5的漏端相连,P1的漏端与N10的漏端、N12的源端共同连接在节点D;
P2的源端与P5的漏端相连,P2的漏端与N11的栅端、N15的栅端、N17的漏端相连;
P3的源端与P5的漏端相连,P3的漏端与N10的栅端、N14的栅端、N16的漏端相连;
P4的源端与P5的漏端相连,P4的漏端与N11的漏端、N13的源端共同连接在节点C;
P5的漏端与P1、P2、P3、P4的源端相连,P5的栅端连接到第四偏置电平Vb4;
P6的漏端与P8的源端连接在节点A;
P7的漏端与P9的源端连接在节点B;
P8的源端与P6的漏端连接在节点A,P8的漏端与N12的漏端共同连接在负输出端Vout-;
P9的源端与P7的漏端连接在节点B,P9的漏端与N13的漏端共同连接在正输出端Vout+;
N10的漏端与P1的漏端、N12的源端共同连接在节点D,N10的栅端与P3的漏端、N14的栅端、N16的漏端相连;
N11的漏端与P4的漏端、N13的源端共同连接在节点C,N11的栅端与P2的漏端、N15的栅端、N17的漏端相连;
N12的漏端与P8的漏端共同连接在负输出端Vout-,N12的源端与P1的漏端、N10的漏端共同连接在节点D;
N13的漏端与P9的漏端共同连接在正输出端Vout+,N13的源端与P4的漏端、N11的漏端共同连接在节点C;
N14的漏端与N16的源端相连,N14的栅端与P3的漏端、N10的栅端、N16的漏端相连;
N15的漏端与N17的源端相连,N15的栅端与P2的漏端、N11的栅端、N17的漏端相连;
N16的源端与N14的漏端相连,N16的漏端与P3的漏端、N10的栅端、N14的栅端相连;
N17的源端与N15的漏端相连,N17的漏端与P2的漏端、N11的栅端、N15的栅端相连;
N44的栅端与N15的漏端、N17的源端、N45的漏端相连,N44的漏端与N14的漏端、N16的源端、N45的栅端相连;
N45的栅端与N14的漏端、N16的源端、N44的漏端相连,N45的漏端与N15的漏端、N17的源端、N44的栅端相连;
前述P1、P2的栅端均连接到正输入端Vin+,P3、P4的栅端均连接到负输入端Vin-;
前述P6、P7的栅端均连接到第一偏置电平Vb1,P8、P9的栅端均连接到第二偏置电平Vb2,N12、N13的栅端均连接到第三偏置电平Vb3;
前述P1、P2、P3、P4、P5、P6、P7、P8、P9的衬底和P5、P6、P7的源端均连接到电源电压AVDD;
前述N10、N11、N12、N13、N14、N15、N16、N17、N44、N45的衬底和N10、N11、N12、N13、N44、N45的源端均连接到接地端口AGND;
前述电导抵消电路由PMOS晶体管一端的第一电导抵消电路CIRCUIT_P和NMOS晶体管一端的第二电导抵消电路CIRCUIT_N共同组成:
前述第一电导抵消电路CIRCUIT_P的第一端与节点A相连,第二端与节点B相连;
前述第二电导抵消电路CIRCUIT_N的第一端与节点C相连,第二端与节点D相连。
前述的低功耗高增益的循环型折叠式共源共栅放大器,其特征在于,前述第一电导抵消电路CIRCUIT_P主要由N18、N19、N20、N21、N22五个NMOS晶体管和P23、P24、P25、P26、P27、P28、P29、P30八个PMOS晶体管组成:
N18的栅端与节点B相连,N18的源端与N19的源端共同连接到N20的漏端,N18的漏端与P23的漏端和栅端、P25的栅端共同连接到第一反馈信号节点va_fb;
N19的栅端与节点A相连,N19的源端与N18的源端共同连接到N20的漏端,N19的漏端与P24的漏端和栅端、P25的栅端共同连接到第二反馈信号节点vb_fb;
N20的漏端分别与N18、N19的源端相连;
N21的漏端与P25的漏端、P27的栅端、P29的栅端相连;
N22漏端与P26的漏端、P28的栅端、P30的栅端相连;
P23的漏端和栅端与N18的漏端、P25的栅端共同连接到第一反馈信号节点va_fb;
P24的漏端和栅端与N19的漏端、P26的栅端共同连接到第二反馈信号节点vb_fb;
P25的漏端与N21的漏端、P27的栅端、P29的栅端相连,P25的栅端与N18的漏端、P23的漏端和栅端共同连接到第一反馈信号节点va_fb;
P26的漏端与N22的漏端、P28的栅端、P30的栅端相连,P26的栅端与N19的漏端、P24的漏端和栅端共同连接到第二反馈信号节点vb_fb;
P27的漏端与P25的源端相连,P27的栅端与N21的漏端、P25的漏端、P29的栅端相连;
P28的漏端与P26的源端相连,P28的栅端与N22的漏端、P26的漏端、P30的栅端相连;
P29的栅端与N21的漏端、P25的漏端、P27的栅端相连,P29的漏端与节点A相连;
P30的栅端与N22的漏端、P26的漏端、P28的栅端相连,P30的漏端与节点B相连;
前述N21、N22、N23的栅端共同连接第五偏置电平Vb5;
前述P23、P24、P27、P28、P29、P30的源端和P23、P24、P25、P26、P27、P28、P29、P30的衬底均接到电源电压AVDD;
前述N20、N21、N22的源端和N18、N19、N20、N21、N22的衬底均接到接地端口AGND。
前述的低功耗高增益的循环型折叠式共源共栅放大器,其特征在于,前述第二电导抵消电路CIRCUIT_N主要由P31、P32、P33、P34、P35五个PMOS晶体管和N36、N37、N38、N39、N40、N41、N42、N43八个NMOS晶体管组成:
P31的栅端与节点C相连,P31的源端与P32的源端共同连接到P33的漏端,P31的漏端与N36的漏端和栅端、N38的栅端共同连接到第四反馈信号节点vd_fb;
P32的栅端与节点D相连,P32的源端与P31的源端共同连接到P33的漏端,P32的漏端与N37的漏端和栅端、N39的栅端共同连接到第三反馈信号节点vc_fb;
P33的漏端分别与P31、P32的源端相连;
P34的漏端与N38的漏端、N40的栅端、N42的栅端相连;
P35的漏端与N39的漏端、N41的栅端、N43的栅端相连;
N36的漏端和栅端与P31的漏端、N38的栅端共同连接到第四反馈信号节点vd_fb;
N37的漏端和栅端与P32的漏端、N39的栅端共同连接到第三反馈信号节点vc_fb;
N38的漏端与P34的漏端、N40的栅端、N42的栅端相连,N38的栅端与P31的漏端、N36的漏端和栅端共同连接到第四反馈信号节点vd_fb;
N39的漏端与P35的漏端、N41的栅端、N43的栅端相连,N39的栅端与P32的漏端、N37的漏端和栅端共同连接到第三反馈信号节点vc_fb;
N40的漏端与N38的源端相连,N40的栅端与P34的漏端、N38的漏端、N42的栅端相连;
N41的漏端与N39的源端相连,N41的栅端与P35的漏端、N39的漏端、N43的栅端相连;
N42的栅端与P34的漏端、N38的漏端、N40的栅端相连,N42的漏端与节点D相连;
N43的栅端与P35的漏端、N39的漏端、N41的栅端相连,N43的漏端与节点C相连;
前述P33、P34、P35的栅端共同连接第四偏置电平Vb4;
前述P33、P34、P35的源端和P31、P32、P33、P34、P35的衬底均接到电源电压AVDD;
前述N36、N37、N40、N41、N42、N43的源端和N36、N37、N38、N39、N40、N41、N42、N43的衬底均接到接地端口AGND。
本发明的有益之处在于:
(一)具有更高的增益
1、在本发明的放大器中,P5、P6、P7、P8、P9、N12、N13这七只晶体管依次对应图1中的P3、P4、P5、P6、P7、N3、N4这七只晶体管,P1、P2这两只晶体管由图1中的P1(输入驱动管)拆分得到,P3、P4这两只晶体管由图1中的P2(输入驱动管)拆分得到,N10、N11这两只晶体管与图1中的N1、N2这两只晶体管以N10/N1=3:4、N11/N2=3:4进行设计,以保持直流电流的总和不变,电流镜系数K=3,N14、N15这两只晶体管以二极管方式连接,用来交叉驱动N10和N11,在N14、N15的漏端分别层叠N16、N17,以确保N14、N10和N15、N11各自的精确镜像,交叉耦合的N44、N45在总电流不变的前提下提高了放大器的等效跨导,进一步提高了放大器的增益。
2、在本发明的放大器中,A、B这两个节点和C、D这两个节点分别接入第一电导抵消电路CIRCUIT_P(图3)和第二电导抵消电路CIRCUIT_N(图4),电导抵消电路CIRCUIT_P(CIRCUIT_N)通过检测cascode管P8、P9(N12、N13)源端的节点电压并产生反馈电压控制负电导产生电路,使产生的负电导成为顶层PMOS:P6、P7(底层NMOS:N10、N11)电导gds的函数,跟随并抵消顶层PMOS(底层NMOS)的gds。图3和图4所示的电导抵消电路是相互独立的,因为每一个电导抵消电路的监测和控制模块仅包含一侧的cascode结构。理想情况下,如果PMOS和NMOS两侧分别完全抵消了顶层PMOS和底层NMOS的电导,则输出阻抗和直流增益无限,放大器的性能得到明显的提高。
(二)具有更低的功耗
1、在本发明的放大器中,利用电导抵消技术大幅度提高放大器的增益,不需要额外的校正电路或调谐电路,而传统的放大器利用多级级联或增益自举辅助运放的方法来提高运放的增益,消耗了更大的功耗。对于相同增益性能的放大器,本发明的放大器比多级级联放大器或增益自举放大器具有更低的功耗。
2、在本发明的放大器中,主放大器电路中,交叉耦合的N44、N45在总电流不变的前提下提高了放大器的等效跨导,进一步提高了放大器的增益。换句话说,增益相同时,本发明的放大器的总电流减小从而降低功耗。
(三)对输出摆幅不敏感
在本发明的放大器中,电导抵消电路CIRCUIT_P(CIRCUIT_N)通过本身具有很小的电压浮动的cascode管P8、P9(N12、N13)源端的节点来检测信号,并产生反馈电压控制负电导产生电路,这种方法对于放大器的输出电压不敏感,几乎不受放大器输出摆幅的影响。
附图说明
图1是传统的折叠式共源共栅放大器的电路图;
图2是本发明的放大器中主放大器的电路图;
图3是本发明的放大器中第一电导抵消电路的电路图;
图4是本发明的放大器中第二电导抵消电路的电路图。
具体实施方式
本发明的放大器是在传统折叠式共源共栅放大器的基础上,综合循环电流的思想和电导抵消的技术设计而成,设计出的放大器不仅具有更低的功耗,而且具有更高的增益。
以下结合附图和具体实施例对本发明作具体的介绍。
本发明的低功耗高增益的循环型折叠式共源共栅放大器,其由主放大器和电导抵消电路组成。
一、主放大器
参照图2,主放大器主要由P1、P2、P3、P4、P5、P6、P7、P8、P9九个PMOS晶体管和N10、N11、N12、N13、N14、N15、N16、N17、N44、N45十个NMOS晶体管组成,其中:
P1的源端与P5的漏端相连,P1的漏端与N10的漏端、N12的源端共同连接在节点D;
P2的源端与P5的漏端相连,P2的漏端与N11的栅端、N15的栅端、N17的漏端相连;
P3的源端与P5的漏端相连,P3的漏端与N10的栅端、N14的栅端、N16的漏端相连;
P4的源端与P5的漏端相连,P4的漏端与N11的漏端、N13的源端共同连接在节点C;
P5的漏端与P1、P2、P3、P4的源端相连,P5的栅端连接到第四偏置电平Vb4;
P6的漏端与P8的源端连接在节点A;
P7的漏端与P9的源端连接在节点B;
P8的源端与P6的漏端连接在节点A,P8的漏端与N12的漏端共同连接在负输出端Vout-;
P9的源端与P7的漏端连接在节点B,P9的漏端与N13的漏端共同连接在正输出端Vout+;
N10的漏端与P1的漏端、N12的源端共同连接在节点D,N10的栅端与P3的漏端、N14的栅端、N16的漏端相连;
N11的漏端与P4的漏端、N13的源端共同连接在节点C,N11的栅端与P2的漏端、N15的栅端、N17的漏端相连;
N12的漏端与P8的漏端共同连接在负输出端Vout-,N12的源端与P1的漏端、N10的漏端共同连接在节点D;
N13的漏端与P9的漏端共同连接在正输出端Vout+,N13的源端与P4的漏端、N11的漏端共同连接在节点C;
N14的漏端与N16的源端相连,N14的栅端与P3的漏端、N10的栅端、N16的漏端相连;
N15的漏端与N17的源端相连,N15的栅端与P2的漏端、N11的栅端、N17的漏端相连;
N16的源端与N14的漏端相连,N16的漏端与P3的漏端、N10的栅端、N14的栅端相连;
N17的源端与N15的漏端相连,N17的漏端与P2的漏端、N11的栅端、N15的栅端相连;
N44的栅端与N15的漏端、N17的源端、N45的漏端相连,N44的漏端与N14的漏端、N16的源端、N45的栅端相连;
N45的栅端与N14的漏端、N16的源端、N44的漏端相连,N45的漏端与N15的漏端、N17的源端、N44的栅端相连;
此外,P1、P2的栅端均连接到正输入端Vin+,P3、P4的栅端均连接到负输入端Vin-;
P6、P7的栅端均连接到第一偏置电平Vb1,P8、P9的栅端均连接到第二偏置电平Vb2,N12、N13的栅端均连接到第三偏置电平Vb3;
P1、P2、P3、P4、P5、P6、P7、P8、P9的衬底和P5、P6、P7的源端均连接到电源电压AVDD;
N10、N11、N12、N13、N14、N15、N16、N17、N44、N45的衬底和N10、N11、N12、N13、N44、N45的源端均连接到接地端口AGND。
图1是传统的折叠式共源共栅放大器的电路图。在图1所示的电路中我们注意到,N1、N2这两只晶体管传导最多的电流,因此具有最大的跨导,然而这两只晶体管只用来作电流槽使用。我们的主放大器就是在图1所示的电路的基础上进行的改进,目的是循环利用N1、N2的电流,使得消耗电流相同的情况下,跨导提高为传统的折叠式共源共栅放大器的两倍,从而提高放大器的增益,具体如下:
(1)P5、P6、P7、P8、P9、N12、N13这七只晶体管依次对应图1中的P3、P4、P5、P6、P7、N3、N4这七只晶体管,这一部分的设计完全相同;
(2)P1、P2这两只晶体管由图1中的P1(输入驱动管)拆分得到;
(3)P3、P4这两只晶体管由图1中的P2(输入驱动管)拆分得到;
(4)N10、N11这两只晶体管与图1中的N1、N2这两只晶体管以N10/N1=3:4、N11/N2=3:4进行设计,以保持直流电流的总和不变;
(5)电流镜系数K=3;
(6)N14、N15这两只晶体管以二极管方式连接,用来交叉驱动N10和N11,在N14、N15的漏端分别层叠N16、N17,以确保N14、N10和N15、N11各自的精确镜像;
(7)交叉耦合的N44、N45在总电流不变的前提下提高了放大器的等效跨导,进一步提高了放大器的增益。
二、电导抵消电路
电导抵消电路由PMOS晶体管一端的第一电导抵消电路CIRCUIT_P和NMOS晶体管一端的第二电导抵消电路CIRCUIT_N共同组成,其中:
第一电导抵消电路CIRCUIT_P的第一端与节点A相连,第二端与节点B相连;
第二电导抵消电路CIRCUIT_N的第一端与节点C相连,第二端与节点D相连。
下面详细介绍第一电导抵消电路CIRCUIT_P和第二电导抵消电路CIRCUIT_N的组成。
参照图3,第一电导抵消电路CIRCUIT_P主要由N18、N19、N20、N21、N22五个NMOS晶体管和P23、P24、P25、P26、P27、P28、P29、P30八个PMOS晶体管组成,其中:
N18的栅端与节点B相连,N18的源端与N19的源端共同连接到N20的漏端,N18的漏端与P23的漏端和栅端、P25的栅端共同连接到第一反馈信号节点va_fb;
N19的栅端与节点A相连,N19的源端与N18的源端共同连接到N20的漏端,N19的漏端与P24的漏端和栅端、P25的栅端共同连接到第二反馈信号节点vb_fb;
N20的漏端分别与N18、N19的源端相连;
N21的漏端与P25的漏端、P27的栅端、P29的栅端相连;
N22漏端与P26的漏端、P28的栅端、P30的栅端相连;
P23的漏端和栅端与N18的漏端、P25的栅端共同连接到第一反馈信号节点va_fb;
P24的漏端和栅端与N19的漏端、P26的栅端共同连接到第二反馈信号节点vb_fb;
P25的漏端与N21的漏端、P27的栅端、P29的栅端相连,P25的栅端与N18的漏端、P23的漏端和栅端共同连接到第一反馈信号节点va_fb;
P26的漏端与N22的漏端、P28的栅端、P30的栅端相连,P26的栅端与N19的漏端、P24的漏端和栅端共同连接到第二反馈信号节点vb_fb;
P27的漏端与P25的源端相连,P27的栅端与N21的漏端、P25的漏端、P29的栅端相连;
P28的漏端与P26的源端相连,P28的栅端与N22的漏端、P26的漏端、P30的栅端相连;
P29的栅端与N21的漏端、P25的漏端、P27的栅端相连,P29的漏端与节点A相连;
P30的栅端与N22的漏端、P26的漏端、P28的栅端相连,P30的漏端与节点B相连;
此外,N21、N22、N23的栅端共同连接第五偏置电平Vb5;
P23、P24、P27、P28、P29、P30的源端和P23、P24、P25、P26、P27、P28、P29、P30的衬底均接到电源电压AVDD;
N20、N21、N22的源端和N18、N19、N20、N21、N22的衬底均接到接地端口AGND。
A、B这两个节点接入第一电导抵消电路CIRCUIT_P,第一电导抵消电路CIRCUIT_P通过检测cascode管P8、P9源端的节点电压并产生反馈电压控制负电导产生电路,使产生的负电导成为顶层PMOS:P6、P7电导gds的函数跟随并抵消顶层PMOS。
参照图4,第二电导抵消电路CIRCUIT_N主要由P31、P32、P33、P34、P35五个PMOS晶体管和N36、N37、N38、N39、N40、N41、N42、N43八个NMOS晶体管组成,其中:
P31的栅端与节点C相连,P31的源端与P32的源端共同连接到P33的漏端,P31的漏端与N36的漏端和栅端、N38的栅端共同连接到第四反馈信号节点vd_fb;
P32的栅端与节点D相连,P32的源端与P31的源端共同连接到P33的漏端,P32的漏端与N37的漏端和栅端、N39的栅端共同连接到第三反馈信号节点vc_fb;
P33的漏端分别与P31、P32的源端相连;
P34的漏端与N38的漏端、N40的栅端、N42的栅端相连;
P35的漏端与N39的漏端、N41的栅端、N43的栅端相连;
N36的漏端和栅端与P31的漏端、N38的栅端共同连接到第四反馈信号节点vd_fb;
N37的漏端和栅端与P32的漏端、N39的栅端共同连接到第三反馈信号节点vc_fb;
N38的漏端与P34的漏端、N40的栅端、N42的栅端相连,N38的栅端与P31的漏端、N36的漏端和栅端共同连接到第四反馈信号节点vd_fb;
N39的漏端与P35的漏端、N41的栅端、N43的栅端相连,N39的栅端与P32的漏端、N37的漏端和栅端共同连接到第三反馈信号节点vc_fb;
N40的漏端与N38的源端相连,N40的栅端与P34的漏端、N38的漏端、N42的栅端相连;
N41的漏端与N39的源端相连,N41的栅端与P35的漏端、N39的漏端、N43的栅端相连;
N42的栅端与P34的漏端、N38的漏端、N40的栅端相连,N42的漏端与节点D相连;
N43的栅端与P35的漏端、N39的漏端、N41的栅端相连,N43的漏端与节点C相连;
此外,P33、P34、P35的栅端共同连接第四偏置电平Vb4;
P33、P34、P35的源端和P31、P32、P33、P34、P35的衬底均接到电源电压AVDD;
N36、N37、N40、N41、N42、N43的源端和N36、N37、N38、N39、N40、N41、N42、N43的衬底均接到接地端口AGND。
C、D这两个节点接入第二电导抵消电路CIRCUIT_N,第二电导抵消电路CIRCUIT_N通过检测cascode管N12、N13源端的节点电压并产生反馈电压控制负电导产生电路,使产生的负电导成为底层NMOS:N10、N11电导gds的函数,跟随并抵消底层NMOS的gds。
图3和图4所示的电导抵消电路是相互独立的,因为每一个电导抵消电路的监测和控制模块仅包含一侧的cascode结构。
理想情况下,如果PMOS和NMOS两侧分别完全抵消了顶层PMOS和底层NMOS的电导,则输出阻抗和直流增益无限,放大器的性能得到明显的提高。
由此可见,本发明的共源共栅放大器不仅具有更低的功耗,而且具有更高的增益,同时在工艺、电压、温度变化时仍能稳定工作。
需要说明的是,上述实施例不以任何形式限制本发明,凡采用等同替换或等效变换的方式所获得的技术方案,均落在本发明的保护范围内。
Claims (1)
1.低功耗高增益的循环型折叠式共源共栅放大器,其特征在于,由主放大器和电导抵消电路组成,
所述主放大器由P1、P2、P3、P4、P5、P6、P7、P8、P9九个PMOS晶体管和N10、N11、N12、N13、N14、N15、N16、N17、N44、N45十个NMOS晶体管组成:
P1的源端与P5的漏端相连,P1的漏端与N10的漏端、N12的源端共同连接在节点D;
P2的源端与P5的漏端相连,P2的漏端与N11的栅端、N15的栅端、N17的漏端相连;
P3的源端与P5的漏端相连,P3的漏端与N10的栅端、N14的栅端、N16的漏端相连;
P4的源端与P5的漏端相连,P4的漏端与N11的漏端、N13的源端共同连接在节点C;
P5的栅端连接到第四偏置电平Vb4;
P6的漏端与P8的源端连接在节点A;
P7的漏端与P9的源端连接在节点B;
P8的漏端与N12的漏端共同连接在负输出端Vout-;
P9的漏端与N13的漏端共同连接在正输出端Vout+;
N14的漏端与N16的源端相连;
N15的漏端与N17的源端相连;
N44的栅端与N15的漏端、N17的源端、N45的漏端相连,N44的漏端与N14的漏端、N16的源端、N45的栅端相连;
N45的栅端与N14的漏端、N16的源端、N44的漏端相连,N45的漏端与N15的漏端、N17的源端、N44的栅端相连;
所述P1、P2的栅端均连接到正输入端Vin+,P3、P4的栅端均连接到负输入端Vin-;
所述P6、P7的栅端均连接到第一偏置电平Vb1,P8、P9的栅端均连接到第二偏置电平Vb2,N12、N13的栅端均连接到第三偏置电平Vb3;
所述P1、P2、P3、P4、P5、P6、P7、P8、P9的衬底和P5、P6、P7的源端均连接到电源电压AVDD;
所述N10、N11、N12、N13、N14、N15、N16、N17、N44、N45的衬底和N10、N11、N12、N13、N44、N45的源端均连接到接地端口AGND;
所述电导抵消电路由PMOS晶体管一端的第一电导抵消电路CIRCUIT_P和NMOS晶体管一端的第二电导抵消电路CIRCUIT_N共同组成:
所述第一电导抵消电路CIRCUIT_P由N18、N19、N20、N21、N22五个NMOS晶体管和P23、P24、P25、P26、P27、P28、P29、P30八个PMOS晶体管组成:
N18的栅端与节点B相连,N18的源端与N19的源端共同连接到N20的漏端,N18的漏端与P23的漏端和栅端、P25的栅端共同连接到第一反馈信号节点va_fb;
N19的栅端与节点A相连,N19的漏端与P24的漏端和栅端、P25的栅端共同连接到第二反馈信号节点vb_fb;
N21的漏端与P25的漏端、P27的栅端、P29的栅端相连;
N22漏端与P26的漏端、P28的栅端、P30的栅端相连;
P27的漏端与P25的源端相连;
P28的漏端与P26的源端相连;
P29的漏端与节点A相连;
P30的漏端与节点B相连;
所述N21、N22、N23的栅端共同连接第五偏置电平Vb5;
所述P23、P24、P27、P28、P29、P30的源端和P23、P24、P25、P26、P27、P28、P29、P30的衬底均接到电源电压AVDD;
所述N20、N21、N22的源端和N18、N19、N20、N21、N22的衬底均接到接地端口AGND;
所述第二电导抵消电路CIRCUIT_N由P31、P32、P33、P34、P35五个PMOS晶体管和N36、N37、N38、N39、N40、N41、N42、N43八个NMOS晶体管组成:
P31的栅端与节点C相连,P31的源端与P32的源端共同连接到P33的漏端,P31的漏端与N36的漏端和栅端、N38的栅端共同连接到第四反馈信号节点vd_fb;
P32的栅端与节点D相连,P32的源端与P31的源端共同连接到P33的漏端,P32的漏端与N37的漏端和栅端、N39的栅端共同连接到第三反馈信号节点vc_fb;
P34的漏端与N38的漏端、N40的栅端、N42的栅端相连;
P35的漏端与N39的漏端、N41的栅端、N43的栅端相连;
N40的漏端与N38的源端相连;
N41的漏端与N39的源端相连;
N42的漏端与节点D相连;
N43的漏端与节点C相连;
所述P33、P34、P35的栅端共同连接第四偏置电平Vb4;
所述P33、P34、P35的源端和P31、P32、P33、P34、P35的衬底均接到电源电压AVDD;
所述N36、N37、N40、N41、N42、N43的源端和N36、N37、N38、N39、N40、N41、N42、N43的衬底均接到接地端口AGND。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510426846.6A CN104980112B (zh) | 2015-07-20 | 2015-07-20 | 低功耗高增益的循环型折叠式共源共栅放大器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510426846.6A CN104980112B (zh) | 2015-07-20 | 2015-07-20 | 低功耗高增益的循环型折叠式共源共栅放大器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104980112A CN104980112A (zh) | 2015-10-14 |
CN104980112B true CN104980112B (zh) | 2018-03-06 |
Family
ID=54276283
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510426846.6A Expired - Fee Related CN104980112B (zh) | 2015-07-20 | 2015-07-20 | 低功耗高增益的循环型折叠式共源共栅放大器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104980112B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108494377B (zh) * | 2018-04-11 | 2022-02-01 | 锐芯微电子股份有限公司 | 运算放大器电路 |
CN110785925B (zh) * | 2019-09-26 | 2023-09-26 | 深圳市汇顶科技股份有限公司 | 跨导放大器和芯片 |
US11381207B2 (en) * | 2020-04-02 | 2022-07-05 | Stmicroelectronics International N.V. | Apparatus and method for an analog to digital converter |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103973243A (zh) * | 2013-01-24 | 2014-08-06 | 西安电子科技大学 | 拥有极大直流开环电压增益的cmos运算放大器 |
CN104362992A (zh) * | 2014-10-16 | 2015-02-18 | 中国科学院上海技术物理研究所 | Cmos低温低噪声运放电路 |
-
2015
- 2015-07-20 CN CN201510426846.6A patent/CN104980112B/zh not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103973243A (zh) * | 2013-01-24 | 2014-08-06 | 西安电子科技大学 | 拥有极大直流开环电压增益的cmos运算放大器 |
CN104362992A (zh) * | 2014-10-16 | 2015-02-18 | 中国科学院上海技术物理研究所 | Cmos低温低噪声运放电路 |
Non-Patent Citations (2)
Title |
---|
低电压高增益带宽CMOS折叠式共源共栅运算放大器设计;张蕾 等;《中国集成电路》;20090531;第2009年卷(第5期);第68-71页 * |
改进型折叠式共源共栅运算放大器电路的设计;殷万君 等;《现代电子技术》;20121015;第35卷(第20期);第167-168页 * |
Also Published As
Publication number | Publication date |
---|---|
CN104980112A (zh) | 2015-10-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104242839B (zh) | 可编程全差分增益自举跨导放大器 | |
CN108832916A (zh) | 一种低动态失调的高速低功耗比较器电路 | |
CN104270107B (zh) | 一种有源前馈电路构成频率补偿的差分运算放大器 | |
CN101917168B (zh) | 用于有源功率因数校正器中的高转换速率跨导放大器 | |
CN104980112B (zh) | 低功耗高增益的循环型折叠式共源共栅放大器 | |
CN111200402B (zh) | 一种能够提升增益的高线性度动态残差放大器电路 | |
CN105573396A (zh) | 一种低压差线性稳压器电路 | |
CN105811889A (zh) | 一种前馈补偿式跨导运算放大器 | |
CN107315441A (zh) | 一种具有快速瞬态响应的片上低压差线性稳压器 | |
CN102331809A (zh) | 一种具有栅极漏电补偿的电流镜电路 | |
CN207166461U (zh) | 全差分运算放大器 | |
CN110086437A (zh) | 运算放大器和芯片 | |
CN103414438B (zh) | 一种误差放大器电路 | |
CN101839941A (zh) | 信号感测放大器 | |
CN105897196A (zh) | 一种前馈补偿推挽式运算放大器 | |
WO2023115633A1 (zh) | 一种基于预放大级结构的比较器及模数转换器 | |
CN107565928A (zh) | 一种高倍增系数的电容倍增器 | |
WO2022027750A1 (zh) | 一种比较器及模数转换器 | |
CN205509980U (zh) | 一种前馈补偿式跨导运算放大器 | |
CN102075151A (zh) | 带有预放大器的互补循环折叠增益自举运算放大器电路 | |
CN102355212A (zh) | 一种带电流补偿的轨到轨输入级 | |
CN107241086A (zh) | 一种高压器件工作在低电压下的全差分低功耗比较器 | |
CN110247645A (zh) | 一种电压比较器 | |
CN102035486A (zh) | 带有预放大器且互补输入的循环折叠跨导运算放大器 | |
CN102098014A (zh) | 带有预放大器的互补循环折叠增益自举跨导运算放大器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20180306 Termination date: 20180720 |
|
CF01 | Termination of patent right due to non-payment of annual fee |