CN104979860A - 电子装置的多段式放电电路及其多段式放电方法 - Google Patents

Abstract

本发明公开了一种电子装置的多段式放电电路及其多段式放电方法。电子装置的放电电路包括：储能单元；复数个开关；以及复数个放电路径，耦接至储能单元与复数个开关。在电子装置的系统电源关闭时，复数个开关中的第一开关使得复数个放电路径中的第一放电路径导通，以对储能单元放电。响应于储能单元的电压下降至第一门坎值，复数开关中的第二开关使得复数个放电路径中的第二放电路径导通，以使得第一放电路径与第二放电路径同时对储能单元放电。

Description

电子装置的多段式放电电路及其多段式放电方法

技术领域

本发明涉及一种电子装置的多段式放电电路及其多段式放电方法。

背景技术

在现有技术中，电子装置可能使用高压组件(如马达、继电器等)。为保持运转顺畅，电子装置通常设置大电容来稳压，该大电容耦接至系统电源。然而，当电子装置关机时，储存在大电容内部的电荷如果无法在短时间内放电完毕的话，则可能会造成系统误动作、系统损毁、人员触电等问题。

故而，现已有多种放电技术被提出。图1与图2分别为现有技术的两种放电电路的电路图。

图1为“常驻电阻式”放电电路。如图1所示，此放电电路包括电容C与放电电阻R。电阻R并联于电容C。电容R的阻值通常会较大，以承受放电时的大电流。当系统电源VDD关闭后，电容C与电阻R形成放电路径P1，使得储存于电容C内的电荷可通过电阻R而放电。不过，该现有技术的缺点在于，放电速度不够快，以及，当系统正常运作时，电阻R会持续消耗功率。

图2为“飞轮二极管式”放电电路。如图2所示，该放电电路包括飞轮二极管D。当系统电源VDD作用时，该飞轮二极管D为逆向偏压，处于不导通状态。当系统电源VDD关闭后，电容C的电荷造成飞轮二极管D处于顺向偏压，而被导通。所以，电容C与飞轮二极管D形成放电路径P2，使得储存在电容C的电荷可通过飞轮二极管D而被放电。但其缺点则是，放电速度不够。

发明内容

本发明涉及一种电子装置的多段式放电电路及其多段式放电方法，其利用多段式放电阶段来达到快速放电。

根据本发明的一个实施例，提出一种电子装置的放电电路包括：储能单元；复数个开关；以及复数个放电路径，耦接至该储能单元与复数个开关。在电子装置的系统电源关闭时，复数个开关中的第一开关使得复数个放电路径中的第一放电路径导通，以对该储能单元放电。响应于该储能单元中的电压下降至第一门坎值，该复数个开关中的第二开关使得该复数个放电路径中的第二放电路径导通，以使得该第一放电路径与该第二放电路径同时对该储能单元放电。

根据本发明的另一个实施例，提出一种电子装置的放电方法，包括：在该电子装置的系统电源关闭时，导通复数个放电路径中的第一放电路径导通，以对该电子装置的储能单元放电；响应于该储能单元的电压下降至第一门坎值，导通复数个放电路径中的第二放电路径，以使得第一放电路径与第二放电路径同时对该储能单元放电。

为了对本发明的上述及其他内容有更佳的了解，下文特举实施例，并配合附图，作详细说明如下：

附图说明

图1为现有的“常驻电阻式”放电电路的示意图；

图2为现有的“飞轮二极管式”放电电路的示意图；

图3为根据本发明实施例的“多段式放电电路”的示意图；

图4A～4C为本发明实施例的“多段式放电电路”的多段式放电示意图；

图5为本发明实施例的放电波形图。

符号说明

C：电容                   R、R1～R10：电阻

VDD：系统电源             P1、P2、P31～P33：放电路径

D：飞轮二极管             T1～T6：开关晶体管

N1～N5：节点              S1～S3：放电阶段

具体实施方式

本说明书的技术用语为参照本技术领域的习惯用语，如本说明书对部分用语有加以说明或定义，该部分用语的解释是以本说明书的说明或定义为准。对于该领域常见的技术或原理，若不涉及本发明的技术特征，将不予赘述。此外，图标中组件的形状、尺寸、比例等仅为示意，为供本领域技术人员了解本发明之用，非对本发明的实施范围加以限制。

本发明的各个实施例分别具有一或多个技术特征。在可能实施的前提下，本领域技术人员可选择性地实施任一实施例中部分或全部的技术特征，或者选择性地将这些实施例中部分或全部的技术特征加以组合。

现请参考图3，图3是根据本发明实施例的“多段式放电电路”的示意图。如图3所示，根据本发明实施例的多段式放电电路包括：稳压电容C、开关晶体管T1～T6，以及电阻R1～R10。在下面，以开关晶体管T1～T6为PMOS晶体管为例做说明，但应当知道本发明并不限于此。在本发明实施例中，开关晶体管比如以MOS晶体管为例做说明，但应当知道本发明并不限于此，比如，开关晶体管也可以BJT(双载子接面晶体管(bipolar junctiontransistor))来实施。

稳压电容C耦接于系统电源VDD与接地端之间。开关晶体管T1的汲极耦接至节点N1，其闸极耦接至控制信号CTL，其源极则接地。开关晶体管T1的导通与否受到控制信号CTL的控制。比如，当电子装置处于正常操作下，控制信号CTL使得开关晶体管T1为导通；而当电子装置处于关闭(即，系统电源VDD为关闭)，控制信号CTL使得开关晶体管T1为不导通。

开关晶体管T2的汲极耦接至节点N3，其闸极耦接至节点N2，其源极则接地。开关晶体管T3的汲极耦接至节点N5，其闸极耦接至节点N4，其源极则接地。

开关晶体管T4的汲极耦接至电阻R1，其闸极耦接至节点N1，其源极则接地。开关晶体管T5的汲极耦接至电阻R2，其闸极耦接至节点N3，其源极则接地。开关晶体管T6的汲极耦接至电阻R3，其闸极耦接至节点N5，其源极则接地。

电阻R1耦接于系统电源VDD与开关晶体管T4之间。在放电时，电阻R1与开关晶体管T4形成一条放电路径。电阻R2耦接于系统电源VDD与开关晶体管T5之间。在放电时，电阻R2与开关晶体管T5形成另一条放电路径。电阻R3耦接于系统电源VDD与开关晶体管T6之间。在放电时，电阻R3与开关晶体管T6形成又一条放电路径。

电阻R4耦接于系统电源VDD与开关晶体管T1之间。电阻R7耦接于系统电源VDD与开关晶体管T2之间。电阻R10耦接于系统电源VDD与开关晶体管T3之间。电阻R5与R6形成一个电压分压器。电阻R5耦接于系统电源VDD与节点N2之间。电阻R6耦接于接地端与节点N2之间。电阻R8与R9形成另一个电压分压器。电阻R8耦接于系统电源VDD与节点N4之间。电阻R9耦接于接地端与节点N4之间。

在正常操作时(即，电子装置处于通电状态下)，在控制信号CTL的控制下，开关晶体管T1为导通。由于开关晶体管T1为导通，所以，节点N1的电压非常低，不足以使得开关晶体管T4导通，因此，开关晶体管T4关闭。通过电阻R5与电阻R6的分压，使得当系统电源VDD存在时，节点N2的电压足够高使得开关晶体管T2为导通。由于开关晶体管T2导通，所以，节点N3的电压非常低，不足以使得开关晶体管T5导通，因此，开关晶体管T5关闭。

相似地，通过电阻R8与电阻R9的分压，使得当系统电源VDD存在时，节点N4的电压足够高使得开关晶体管T3导通。由于开关晶体管T3导通，所以，节点N5的电压非常低，不足以使得开关晶体管T6导通，因此，开关晶体管T6关闭。即，在系统电源VDD存在时，开关晶体管T1～T3导通，而开关晶体管T4～T6关闭。

现将说明本发明实施例的“多段式放电电路”如何完成多段式放电。

图4A～4C为本发明实施例的“多段式放电电路”的多段式放电示意图。

如图4A所示，在第一段放电阶段，系统电源VDD关闭后，控制信号CTL使得开关晶体管T1关闭。由于开关晶体管T1关闭，因此，电阻R4浮接，使得节点N1的电压几乎等于电容C的电压(由于系统电源VDD刚关闭，此时电容C的电压几乎等于系统电压VDD的正常值)。因此，节点N1的电压足以使得开关晶体管T4导通，因此，形成放电路径P31(由电阻R1与晶体管T4所形成)。

接着，由于电容C内的电荷通过放电路径P31而被放电，使得电容C的电压逐渐下降。由于电容C的电压逐渐下降，节点N2的电压也随之下降。当节点N2的电压下降至不足以使得开关晶体管T2导通，开关晶体管T2变为关闭，进入第二放电阶段。相似地，由于开关晶体管T2关闭，因此，电阻R7浮接，使得节点N3的电压几乎等于此时电容C的电压。因此，节点N3的电压足以使得开关晶体管T5导通，从而形成放电路径P32(由电阻R2与晶体管T5所形成)，如图4B所示。

相似地，接着，由于电容C内的电荷通过放电路径P31与P32而被放电，使得电容C的电压逐渐下降。由于电容C的电压逐渐下降，节点N4的电压也随之下降。当节点N4的电压下降至不足以使得开关晶体管T3导通，开关晶体管T3变为关闭，进入第三放电阶段。相似地，由于开关晶体管T3关闭，因此，电阻R10浮接，使得节点N5的电压几乎等于此时电容C的电压。因此，节点N5的电压足以使得开关晶体管T6为导通，从而形成放电路径P33(由电阻R3与晶体管T6所形成)，如图4C所示。

至于电阻R1、R2与R3的关系，以电阻值而言，R1>R2>R3；但以体积而言，R1<R2<R3。电阻值关系排成R1>R2>R3的原因在于，在第一放电阶段时，电容C的电压仍高，故而，电阻R1的电阻值要较大，以避免流经开关晶体管T1的电流过大而将开关晶体管T1烧毁。在第三放电阶段时，电容C的电压已降低许多，因此，电阻R3的电阻值可不用太大。至于积体关系排成R1<R2<R3的原因在于，若要快速放电，则电阻的电阻值要足够小，但功率考虑，需使用体积非常大的电阻。

由上述可知，在第一放电阶段时，通过放电路径P31来放电；在第二放电阶段时，通过放电路径P31与P32来放电；在第三放电阶段时，通过放电路径P31、P32与P33来放电。所以，在第二放电阶段时，放电路径的总电阻值为电阻R1与R2的并联；在第三放电阶段时，放电路径的总电阻值为电阻R1、R2与R3的并联。所以，从第二阶段开始，放电路径的总电阻值下降，更能实现快速放电。

图5为本发明实施例的放电波形图。图5是电容C的电压波形图。在图5中，S1代表第一放电阶段的开始；S2代表第二放电阶段的开始；以及S3代表第三放电阶段的开始。在此，以系统电源VDD为24V为例做说明。

在第一放电阶段开始后，电容C的电压开始下降。当电容C的电容下降至约11V(可称为第一门坎值)时，开关晶体管T2会被关闭，进而将开关晶体管T5导通，使得第二放电阶段开始。如上所述，在第二放电阶段内，两条放电路径P31与P32同时对电容C放电，故而，第二放电阶段的放电速度快于第一放电阶段的放电速度。

相似地，当电容C的电容下降至约6V(可称为第二门坎值)时，开关晶体管T3会被关闭，进而将开关晶体管T6导通，使得第三放电阶段开始。在第三放电阶段开始后，如上所述，此时有三条放电路径P31、P32与P33同时放电，故而，第三阶段的放电速度快于第一与第二阶段的放电速度。由图5可看出，本发明实施例的确能有效快速地将电容C的电荷放电。

此外，虽然上述实施例以3个放电路径/3个放电阶段为例做说明，但应当知道本发明并不限于此。如果需要的话，放电电路可以包括更多的放电路径(更多放电阶段)，以达成更快速放电。在本发明另一可能实施例中，放电电路包括2条放电路径(2个放电阶段)，这也在本发明范围内。

此外，在本发明实施例中，通过调整电阻R1～R3、R5～R6与R8～R9的电阻值，可以调整放电的时间与速度。

由上述可知，本发明实施例的放电电路的确能快速放电，以降低残留电荷所导致的系统误动作、系统损毁、人员触电等问题。

综上所述，虽然本发明已以上述实施例公开，但并非用以限定本发明。本发明领域所属技术人员，在不脱离本发明的精神和范围内，可作各种的修改与变更。因此，本发明的保护范围当以权利要求所界定的保护范围为准。

Claims (9)

1.一种电子装置的放电电路，其特征在于，包括：

储能单元；

复数个开关；以及

复数个放电路径，耦接至所述储能单元与所述复数个开关；

其中，在所述电子装置的系统电源关闭时，所述复数个开关中的第一开关使得所述复数个放电路径中的第一放电路径导通，以对所述储能单元放电；以及

响应于所述储能单元的电压下降至第一门坎值，所述复数个开关中的第二开关使得所述复数个放电路径中的第二放电路径导通，以使得所述第一放电路径与所述第二放电路径同时对所述储能单元放电。

2.如权利要求1所述的电子装置的放电电路，其特征在于，

响应于所述储能单元的所述电压从所述第一门坎值下降至第二门坎值，所述复数个开关中的第三开关使得所述复数个放电路径中的第三放电路径导通，以使得所述第一、所述第二与所述第三放电路径同时对所述储能单元放电。

3.如权利要求1所述的电子装置的放电电路，其特征在于，在所述电子装置的所述系统电源运作时，所述第一开关与所述第二开关导通。

4.如权利要求1所述的电子装置的放电电路，其特征在于，

所述复数个开关中的所述第一开关受控于控制信号；

在所述电子装置的所述系统电源关闭时，所述控制信号使得所述第一开关关闭。

5.如权利要求1所述的电子装置的放电电路，其特征在于，还包括：

复数个电压分压电路，耦接至所述复数个开关，用以对所述储能单元进行分压；

其中，在所述储能单元的所述电压下降至所述第一门坎值之后，所述复数个电压分压电路中的第一电压分压电路使得所述复数个开关中的所述第二开关被关闭，以导通所述复数个放电路径中的所述第二放电路径，以使得所述第一放电路径与所述第二放电路径同时对所述储能单元放电。

6.一种电子装置的放电方法，其特征在于，包括：

在所述电子装置的系统电源关闭时，导通复数个放电路径中一的第一放电路径，以对所述电子装置的储能单元放电；

响应于所述储能单元的电压下降至第一门坎值，导通所述复数个放电路径中的第二放电路径，以使得所述第一放电路径与所述第二放电路径同时对所述储能单元放电。

7.如权利要求6所述的电子装置的放电方法，其特征在于，还包括：

响应于所述储能单元的所述电压从所述第一门坎值下降至第二门坎值，导通所述复数个放电路径中的第三放电路径，以使得所述第一、所述第二与所述第三放电路径同时对所述储能单元放电。

8.如权利要求6所述的电子装置的放电方法，其特征在于，

在所述电子装置的所述系统电源运作时，所述第一开关与所述第二开关导通。

9.如权利要求6所述的电子装置的放电方法，其特征在于，还包括：

在所述电子装置的所述系统电源关闭时，关闭所述第一开关，以导通所述第一放电路径。