CN104979393B - 一种半导体器件及其制作方法 - Google Patents
一种半导体器件及其制作方法 Download PDFInfo
- Publication number
- CN104979393B CN104979393B CN201410140183.7A CN201410140183A CN104979393B CN 104979393 B CN104979393 B CN 104979393B CN 201410140183 A CN201410140183 A CN 201410140183A CN 104979393 B CN104979393 B CN 104979393B
- Authority
- CN
- China
- Prior art keywords
- layer
- dielectric layer
- graphene
- type
- patterned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
本发明涉及一种半导体器件及其制作方法,根据本发明的方法制作“Pseudo‑Spin”耦合石墨烯场效应晶体管,这将在制作硅CMOS器件技术中提供较小尺寸的MOSFET,石墨烯与其他的半导体材料相比具有意想不到的优势,例如,超高迁移率、双极型导体和超灵活性等。根据本发明制作的“Pseudo‑Spin”耦合石墨烯场效应晶体管与现有制作的垂直“Pseudo‑Spin”场效应晶体管相比更容易制作和性能更优良。并且该“Pseudo‑Spin”耦合石墨烯场效应晶体管能够和硅CMOS工艺兼容。
Description
技术领域
本发明涉及半导体制造工艺,具体地,本发明涉及一种半导体器件及其制作方法。
背景技术
随着半导体技术的不断发展,集成电路性能的提高主要是通过不断缩小集成电路器件的尺寸以提高它的速度来实现的。目前,由于在追求高器件密度、高性能和低成本中半导体工业已经进步到纳米技术工艺节点,含有硅材料的CMOS半导体器件的不断缩小,硅材料在较小尺寸器件的制备收到各种物理极限和化学特征的限制,在半导体技术中提出了新型材料和新型器件以满足器件缩小的要求。
石墨烯场效应(Graphene field-effect)器件在室温条件下场效应迁移率接近1000cm2/Vs,由于石墨烯的线性带结构使其具有显著的物理传输性能,这将制作新型的器件以超过CMOS逻辑器件,例如“Pseudo-Spin(自旋)”器件。
现有技术中的“Pseudo-Spin”石墨烯场效应晶体管为一种垂直结构的MOSFET,如1图所示。所述Pseudo-Spin”石墨烯场效应晶体管100包括顶部电极101和底部电极102,并且源漏区类似于电极接触(electrodecontacts),分别位于垂直结构的顶部和底部。该器件结构将面临着巨大的挑战,很难采用传统的硅工艺实现该器件结构的制作。
因此,需要一种新的制作“Pseudo-Spin”石墨烯场效应晶体管的方法,以解决现有技术中的问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念,这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征,更不意味着试图确定所要求保护的技术方案的保护范围。
为了有效解决上述问题,本发明提出了一种半导体器件的制作方法,包括:提供半导体衬底;在所述半导体衬底上形成第一电介质层;在所述第一电介质层上形成N型石墨烯层;图案化所述N型石墨烯层,以露出部分的所述第一电介质层;在露出的所述第一电介质层和所述N型石墨烯层上形成第二电介质层;图案化所述第二电介质层,以露出部分的所述N型石墨烯层,完全覆盖露出的所述第一电介质层;在图案化的所述第二电介质层上形成P型石墨烯层;图案化所述P型石墨烯层,以露出部分的位于所述N型石墨烯层上方的所述第二电介质层;在所述半导体衬底上形成第三电介质层;图案化所述第三电介质层,以露出部分的所述N型石墨烯层和所述P型石墨烯层。
优选地,还包括在图案化所述第三电介质层之后在露出的所述N型石墨烯层上形成N型金属接触层和在露出的所述P型石墨烯层上形成P型金属接触层的步骤。
优选地,还包括在形成所述N型金属接触层和所述P型金属接触层之后执行平坦化工艺以露出所述第三电介质层的步骤。
优选地,还包括在执行所述平坦化步骤之后在所述第三电介质层上形成金属栅极的步骤。
优选地,所述N型石墨烯层和所述P型石墨烯层为单层石墨烯结构。
优选地,所述第三电介质层和所述第二电介质层的材料相同。
本发明还提出了一种半导体器件,包括:半导体衬底;位于所述半导体衬底上的第一电介质层;位于部分所述第一电介质层上的N型石墨烯层;位于部分所述N型石墨烯层和部分所述第一电介质层上的第二电介质层;位于部分所述第二电介质层上的P型石墨烯层;位于部分所述第二电介质层和部分所述P型石墨烯层上的第三电介质层;位于露出的所述N型石墨烯层上的N型金属接触层,位于露出的所述P型石墨烯层上的P型金属接触层;位于部分所述第三电介质层上的金属栅极
优选地,所述第三电介质层、所述N型金属接触层和所述P型金属接触层的顶部齐平。
优选地,所述N型石墨烯层和所述P型石墨烯层为单层石墨烯结构。
优选地,所述第三电介质层和所述第二电介质层的材料相同。
优选地,所述器件为具有自旋耦合的平面石墨烯场效应晶体管。
本发明提出了一种“Pseudo-Spin”耦合石墨烯场效应晶体管,这将在制作硅CMOS器件技术中提供较小尺寸的MOSFET,石墨烯与其他的半导体材料相比具有意想不到的优势,例如,超高迁移率、双极型导体和超灵活性等。根据本发明制作的“Pseudo-Spin”耦合石墨烯场效应晶体管与现有制作的垂直“Pseudo-Spin”场效应晶体管相比更容易制作和性能更优良。并且该“Pseudo-Spin”耦合石墨烯场效应晶体管能够和硅CMOS工艺兼容。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述,用来解释本发明的原理。在附图中,
图1为根据现有技术制作的垂直“Pseudo-Spin”场效应晶体管结构的剖视图;
图2为根据本发明一个实施方式制作“Pseudo-Spin”耦合石墨烯场效应晶体管结构的剖视图;
图3为根据本发明一个实施方式制作“Pseudo-Spin”耦合石墨烯场效应晶体管的原理图;
图4A-4H为根据本发明一个实施方式制作“Pseudo-Spin”耦合石墨烯场效应晶体管的相关步骤所获得的器件的剖视图;
图5为根据本发明一个实施方式制作“Pseudo-Spin”耦合石墨烯场效应晶体管的工艺流程图。
具体实施方式
在下文的描述中,给出了大量具体的细节以便提供对本发明更为彻底的理解。然而,对于本领域技术人员而言显而易见的是,本发明可以无需一个或多个这些细节而得以实施。在其他的例子中,为了避免与本发明发生混淆,对于本领域公知的一些技术特征未进行描述。
为了彻底理解本发明,将在下列的描述中提出详细的描述,以说明本发明的制作方法和器件结构。显然,本发明的施行并不限于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下,然而除了这些详细描述外,本发明还可以具有其他实施方式。
应予以注意的是,这里所使用的术语仅是为了描述具体实施例,而非意图限制根据本发明的示例性实施例。如在这里所使用的,除非上下文另外明确指出,否则单数形式也意图包括复数形式。此外,还应当理解的是,当在本说明书中使用术语“包含”和/或“包括”时,其指明存在所述特征、整体、步骤、操作、元件和/或组件,但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
现在,将参照附图更详细地描述根据本发明的示例性实施例。然而,这些示例性实施例可以多种不同的形式来实施,并且不应当被解释为只限于这里所阐述的实施例。应当理解的是,提供这些实施例是为了使得本发明的公开彻底且完整,并且将这些示例性实施例的构思充分传达给本领域普通技术人员。在附图中,为了清楚起见,夸大了层和区域的厚度,并且使用相同的附图标记表示相同的元件,因而将省略对它们的描述。
为了解决现有技术中的问题,本发明提出了一种“Pseudo-Spin”耦合石墨烯场效应晶体管。下面结合图2、图3、图4A-4H和图5对本发明的具体实施方式做详细的说明。
如图2所示,为根据现有技术制作的“Pseudo-Spin”耦合石墨烯场效应晶体管结构的剖视图,包括衬底200、两个单层石墨烯201、202,两层电介质层203、204、接触金属205、206、207。电介质层203和电介质层204的性能接近。采用层(顶部和底部)自由度作为“Pseudo-Spin”来说明这个系统结构的物理性质,例如在铁磁物质(ferromagnet)中旋转(上和下)。
在半导体衬底200上形成有电介质层203,所述电介质层203完全覆盖半导体衬底200,在电介质层203上形成有单层石墨烯层201,所述石墨烯层201覆盖部分的电介质层203,所述石墨烯层201为N型石墨烯,在石墨烯层201上形成有电介质层204,电介质层204覆盖部分的石墨烯层201和露出的电介质层203,在电介质层204上形成有单层石墨烯层202,所述石墨烯层201覆盖部分的电介质层204,所述石墨烯层201为P型石墨烯,在石墨烯层202上形成有电介质层204’,电介质层204’覆盖部分的石墨烯层202,电介质层204’和电介质层204的材料相同。在石墨烯层201上方的空位处形成接触金属205、在石墨烯层202上方的空位处形成有接触金属207、在电介质层204’上形成有接触金属206,接触金属205引出连线Vn,接触金属207引出连线VG,接触金属206引出连线Vp。
如图3所示,为根据本发明一个实施方式制作“Pseudo-Spin”耦合石墨烯场效应晶体管的原理图,在一定条件下(栅极偏压VGP和VGn,隧道电介质层设计,应用电压Vpn),顶部石墨烯层的空穴和底部石墨烯层的电子配对形成电子空穴对(electron-hole-pairs)和激子(excitons),然后形成凝聚物(condensate)。当上述情况发生时,在两层石墨烯之间较大的隧道电阻显著的减小,例如两层石墨烯之间的宽度变短和隧道电流可以明显的流动。随着电压Vpn的增大,隧道电流增大先增大然后到达最大值,同时在较高的电压Vpn时,破坏了凝聚物并且电流减小。需要说明的是本发明的隧道效应机理不同于传统的隧道效应(通过阻挡层,对于增大电压,隧道电流持续增大)。
如图4A-4H所示,为根据本发明一个实施方式制作“Pseudo-Spin”耦合石墨烯场效应晶体管的相关步骤所获得的器件的剖视图,如图4A所示,首先提供半导体衬底400,具体地,所述半导体衬底可以是以下所提到的材料中的至少一种:硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。
如图4B所示,在半导体衬底400上形成电介质层401,电介质层401的材料可以选择为但不限于LaO、BaZrO、AlO、HfZrO、HfZrON、HfLaO、HfSiON、HfSiO、LaSiO、AlSiO、HfTaO、HfTiO、(Ba,Sr)TiO3(BST)、Al2O3、Si3N4、氮氧化物或者其他适合的材料。可以采用CVD、ALD或者PVD等适合的工艺形成电介质层。
需要说明的是,所述电介质层401的材料和形成方法仅仅是示例性的,并不局限于所述方法,本领域技术人员可以根据需要进行选择。
如图4C所示,在电介质层401上形成单层N型石墨烯层402,未掺杂的石墨烯不具有由于导带(conduction band)和价带(valence band)的原因而产生的能带隙。可用任何已知的制备方法来制备石墨烯层,例如,机械剥离、化学剥离、SiC的热处理、化学蒸汽沉积、外延合成,或有机合成。
N型石墨烯层402是掺杂有n型掺杂剂的石墨烯。n型掺杂剂可包括:选自以下组成的组中的至少一个元素:氮(N)、氟(F)和锰(Mn);是NH3;或其混合物。可以以大约1×10-20cm-2至大约1×10-5cm-2的浓度掺杂n型掺杂剂。
需要说明的是,制作石墨烯层的方法是本领域技术人员熟知的,在此就不详细说明,所述N型石墨烯的掺杂剂材料和浓度仅仅是示例性的,并不局限于所述方法,本领域技术人员可以根据需要进行选择。
接着,图案化所述N型石墨烯层402,以去除掉部分的石墨烯层402露出电介质层401。图案化所述石墨烯层的方法是本领域技术人员熟知的,在此就不详细说明,本领域技术人员可以根据需要进行选择。
在本发明一具体实施例中,根据实际的工艺需要定义图案化的石墨烯层402,图案化的所述石墨烯层402的长度大于电介质层401长度的一半,图案化的所述石墨烯层402的一端和电介质层401的一端齐平。
如图4D所示,在石墨烯层402和露出的电介质层401上形成电介质层403,电介质层403的材料可以选择为但不限于LaO、BaZrO、AlO、HfZrO、HfZrON、HfLaO、HfSiON、HfSiO、LaSiO、AlSiO、HfTaO、HfTiO、(Ba,Sr)TiO3(BST)、Al2O3、Si3N4、氮氧化物或者其他适合的材料。可以采用CVD、ALD或者PVD等适合的工艺形成电介质层。其中电介质层401和电介质层403的材料的性能很相近。
需要说明的是,所述电介质层403的材料和形成方法仅仅是示例性的,并不局限于所述方法,本领域技术人员可以根据需要进行选择。
接着,图案化所述电介质层403,以去除掉部分的电介质层403露出电石墨烯层402。其中,图案化的所述电介质层403完全覆盖露出的电介质层401和覆盖部分的石墨烯层402。
图案化所述电介质层403的方法可以为干法刻蚀,可以采用干法刻蚀,例如等离子体刻蚀,刻蚀气体包括氯化硼、氯气,和一些添加气体如氮气、氩气。所述氯化硼和氯气的流量范围可为0~150立方厘米/分钟(sccm)和50~200立方厘米/分钟(sccm),反应室内压力可为5~20毫毫米汞柱(mTorr)。也可以采用湿法刻蚀执行所述图案化工艺。
需要说明的是,形成图案化的电介质层403的方法仅仅是示例性的,并不局限于所述方法,本领域技术人员可以根据需要进行选择。
如图4E所示,在图案化的电介质层403上形成单层P型石墨烯层404,未掺杂的石墨烯不具有由于导带(conduction band)和价带(valence band)的原因而产生的能带隙。可用任何已知的制备方法来制备石墨烯层,例如,机械剥离、化学剥离、SiC的热处理、化学蒸汽沉积、外延合成,或有机合成。
P型石墨烯层404是掺杂有P型掺杂剂的石墨烯。P型掺杂剂可包括:选自以下组成的组中的至少一个元素:氧(O)、金(Au)和铋(Bi);选自以下组成的组中的至少一个化合物:CH3NO2、HNO3、HAuCl4、H2SO4、HCl和AuCl3,或其混合物。在此情况中,可以以大约1×10-20cm-2至大约1×10-5cm-2的浓度掺杂P型掺杂剂。
需要说明的是,制作石墨烯层的方法是本领域技术人员熟知的,在此就不详细说明,所述P型石墨烯的掺杂剂材料和浓度仅仅是示例性的,并不局限于所述方法,本领域技术人员可以根据需要进行选择。
接着,图案化所述P型石墨烯层404,以去除掉部分的石墨烯层404露出电介质层403。图案化所述石墨烯层的方法是本领域技术人员熟知的,在此就不详细说明,本领域技术人员可以根据需要进行选择。
在本发明一具体实施例中,根据实际的工艺需要定义图案化的石墨烯层404,图案化的所述石墨烯层404的长度大于图案化的电介质层403长度的一半,图案化的所述石墨烯层404的一端和图案化的电介质层403的一端齐平,所述端和所述石墨烯层402和所述电介质层401齐平的一端位置分别位于半导体衬底400的两端。
如图4F所示,在露出的石墨烯层402、露出的电介质层403和石墨烯层404上形成电介质层405,电介质层405的材料可以选择为但不限于LaO、BaZrO、AlO、HfZrO、HfZrON、HfLaO、HfSiON、HfSiO、LaSiO、AlSiO、HfTaO、HfTiO、(Ba,Sr)TiO3(BST)、Al2O3、Si3N4、氮氧化物或者其他适合的材料。可以采用CVD、ALD或者PVD等适合的工艺形成电介质层。其中电介质层405和电介质层403的材料的相同。
需要说明的是,所述电介质层405的材料和形成方法仅仅是示例性的,并不局限于所述方法,本领域技术人员可以根据需要进行选择。
接着,图案化所述电介质层405,以去除掉部分的电介质层405露出石墨烯层402和石墨烯层404。其中,图案化的所述电介质层405位于半导体衬底400的中部,露出两侧的石墨烯层402和石墨烯层404。
图案化所述电介质层405的方法可以为干法刻蚀,可以采用干法刻蚀,例如等离子体刻蚀,刻蚀气体包括氯化硼、氯气,和一些添加气体如氮气、氩气。所述氯化硼和氯气的流量范围可为0~150立方厘米/分钟(sccm)和50~200立方厘米/分钟(sccm),反应室内压力可为5~20毫米汞柱(mTorr)。也可以采用湿法刻蚀执行所述图案化工艺。
需要说明的是,形成图案化的电介质层405的方法仅仅是示例性的,并不局限于所述方法,本领域技术人员可以根据需要进行选择。
如图4G所示,在露出的石墨烯层402和露出的石墨烯层404上形成金属接触层,具体的,在露出的石墨烯层402上形成N型金属接触(metal contact)层406和在露出的石墨烯层404上形成P型金属接触(metal contact)层407。在沉积形成所述N型金属接触层406和P型金属接触层407之后执行平坦化工艺,例如化学机械研磨(CMP),以使所述电介质层405、N型金属接触层406、P型金属接触层407的顶部齐平。
需要说明的是,N型金属接触层406和P型金属接触层407的材料和形成方法对于本领域的技术人员是熟知的,在此就不详细描述,本领域技术人员可以根据需要采用适当的材料和制备方法。
如图4H所示,在电介质层405、N型金属接触层406和P型金属接触层407上形成栅极金属接触层408。
需要说明的是,栅极金属接触层408的材料和形成方法对于本领域的技术人员是熟知的,在此就不详细描述,本领域技术人员可以根据需要采用适当的材料和制备方法。
接着,图案化所述栅极金属接触层408,以去除掉部分的栅极金属接触层408完全露出N型金属接触层406和P型金属接触层407,露出部分的电介电层405。其中,图案化的栅极金属接触层408位于电介质层405的中部。相当于,在所述电介质层405上形成金属栅极。
需要说明的是,图案化的栅极金属接触层408的材料和形成方法对于本领域的技术人员是熟知的,在此就不详细描述,本领域技术人员可以根据需要采用适当的材料和制备方法。
如图5所示,为根据本发明一个实施方式制作“Pseudo-Spin”耦合石墨烯场效应晶体管的工艺流程图,具体地包括以下步骤:
步骤501:提供半导体衬底;
步骤502:在所述半导体衬底上形成第一电介质层;
步骤503:在所述第一电介质层上形成图案化的单层N型石墨烯层;
步骤504:在所述半导体衬底上形成图案化的第二电介质层,以露出部分的N型石墨烯层;
步骤505:在图案化的所述第二电介质层上形成图案化的单层P型石墨烯层;
步骤506:在所述半导体衬底上形成图案化的第三电介质层,以露出部分的P型石墨烯层;
步骤507:在露出的N型石墨烯层和露出的P型石墨烯层上分别形成N型金属接触层和P型接触层;
步骤508:执行平坦化工艺,以使图案化的第三电介质层、N型金属接触层和P型接触层顶部齐平;
步骤509:在图案化的第三电介质层上形成图案化的栅极金属接触层。
综上所述,本发明提出了一种“Pseudo-Spin”耦合石墨烯场效应晶体管,这将在制作硅CMOS器件技术中提供较小尺寸的MOSFET,石墨烯与其他的半导体材料相比具有意想不到的优势,例如,超高迁移率、双极型导体和超灵活性等。根据本发明制作的“Pseudo-Spin”耦合石墨烯场效应晶体管与现有制作的垂直“Pseudo-Spin”场效应晶体管相比更容易制作和性能更优良。并且该“Pseudo-Spin”耦合石墨烯场效应晶体管能够和硅CMOS工艺兼容。
本发明已经通过上述实施例进行了说明,但应当理解的是,上述实施例只是用于举例和说明的目的,而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是,本发明并不局限于上述实施例,根据本发明的教导还可以做出更多种的变型和修改,这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (6)
1.一种半导体器件的制作方法,包括:
提供半导体衬底;
在所述半导体衬底上形成第一电介质层;
在所述第一电介质层上形成N型石墨烯层;
图案化所述N型石墨烯层,以露出部分的所述第一电介质层;
在露出的所述第一电介质层和所述N型石墨烯层上形成第二电介质层;
图案化所述第二电介质层,以露出部分的所述N型石墨烯层,完全覆盖露出的所述第一电介质层;
在图案化的所述第二电介质层上形成P型石墨烯层;
图案化所述P型石墨烯层,以露出部分的位于所述N型石墨烯层上方的所述第二电介质层;
在所述半导体衬底上形成第三电介质层;
图案化所述第三电介质层,以露出部分的所述N型石墨烯层和所述P型石墨烯层。
2.根据权利要求1所述的方法,其特征在于,还包括在图案化所述第三电介质层之后在露出的所述N型石墨烯层上形成N型金属接触层和在露出的所述P型石墨烯层上形成P型金属接触层的步骤。
3.根据权利要求2所述的方法,其特征在于,还包括在形成所述N型金属接触层和所述P型金属接触层之后执行平坦化工艺以露出所述第三电介质层的步骤。
4.根据权利要求3所述的方法,其特征在于,还包括在执行所述平坦化步骤之后在所述第三电介质层上形成金属栅极的步骤。
5.根据权利要求1所述的方法,其特征在于,所述N型石墨烯层和所述P型石墨烯层为单层石墨烯结构。
6.根据权利要求1所述的方法,其特征在于,所述第三电介质层和所述第二电介质层的材料相同。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410140183.7A CN104979393B (zh) | 2014-04-09 | 2014-04-09 | 一种半导体器件及其制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410140183.7A CN104979393B (zh) | 2014-04-09 | 2014-04-09 | 一种半导体器件及其制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104979393A CN104979393A (zh) | 2015-10-14 |
CN104979393B true CN104979393B (zh) | 2018-10-23 |
Family
ID=54275726
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410140183.7A Active CN104979393B (zh) | 2014-04-09 | 2014-04-09 | 一种半导体器件及其制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104979393B (zh) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102569398A (zh) * | 2010-12-29 | 2012-07-11 | 三星电子株式会社 | 包括多个石墨烯沟道层的石墨烯电子器件 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8188460B2 (en) * | 2008-11-26 | 2012-05-29 | Board Of Regents, The University Of Texas System | Bi-layer pseudo-spin field-effect transistor |
-
2014
- 2014-04-09 CN CN201410140183.7A patent/CN104979393B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102569398A (zh) * | 2010-12-29 | 2012-07-11 | 三星电子株式会社 | 包括多个石墨烯沟道层的石墨烯电子器件 |
Non-Patent Citations (2)
Title |
---|
Bilayer Pseudo-Spin Field Effect Transistor (BiSFET): Concepts and Critical Issues for Realization;L. F. Register等;《ECS Transactions》;20121231;第45卷(第4期);第3-14页 * |
Bilayer PseudoSpin Field-Effect Transistor (BiSFET): A Proposed New Logic Device;Sanjay K. Banerjee等;《EEE ELECTRON DEVICE LETTERS》;20091231;第30卷(第2期);第158-160页 * |
Also Published As
Publication number | Publication date |
---|---|
CN104979393A (zh) | 2015-10-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106328539B (zh) | 多栅极器件及其制造方法 | |
CN103915345B (zh) | 半导体器件及其制造方法 | |
CN106158935B (zh) | 垂直晶体管及其制造方法 | |
US7858989B2 (en) | Device and process of forming device with device structure formed in trench and graphene layer formed thereover | |
KR102528801B1 (ko) | 상부 금속 루팅층에 리피터/버퍼를 포함하는 반도체 장치 및 그 제조 방법 | |
CN110491942A (zh) | 多栅极半导体装置和其形成方法 | |
KR101523409B1 (ko) | 반도체 기판, 반도체 장치 및 반도체 장치의 제조 방법 | |
CN107039278A (zh) | 半导体器件及其形成方法 | |
CN104835843B (zh) | 具有异质结构沟道的场效应晶体管 | |
KR20160049480A (ko) | 나노와이어 구조들의 제조 | |
WO2012055196A1 (zh) | 一种石墨烯器件及其制造方法 | |
CN102916048A (zh) | 一种基于体硅材料的无结硅纳米线晶体管及其制备方法 | |
US9653290B2 (en) | Method for manufacturing nanowire transistor device | |
CN107039511A (zh) | 外延再生长异质结构纳米线的横向隧道场效应晶体管 | |
US8815669B2 (en) | Metal gate structures for CMOS transistor devices having reduced parasitic capacitance | |
CN102082096A (zh) | 一种Ge或SiGe纳米线场效应晶体管的制备方法 | |
CN109904236A (zh) | 场效应管的制作方法及场效应管 | |
US10115596B2 (en) | Method of fabricating a semiconductor device having a T-shape in the metal gate line-end | |
CN104425269B (zh) | 鳍式场效应晶体管及其形成方法 | |
CN104979393B (zh) | 一种半导体器件及其制作方法 | |
CN104425606B (zh) | 隧穿场效应晶体管及其形成方法 | |
CN104347725B (zh) | 隧穿场效应晶体管的制造方法 | |
CN113299758B (zh) | 一种源漏双掺杂可重构场效应晶体管 | |
CN106558604B (zh) | 一种用于esd防护的栅控二极管 | |
US20180006031A1 (en) | Method and device for finfet with graphene nanoribbon |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |