CN104979200A - 半导体器件的形成方法 - Google Patents

半导体器件的形成方法 Download PDF

Info

Publication number
CN104979200A
CN104979200A CN201410133524.8A CN201410133524A CN104979200A CN 104979200 A CN104979200 A CN 104979200A CN 201410133524 A CN201410133524 A CN 201410133524A CN 104979200 A CN104979200 A CN 104979200A
Authority
CN
China
Prior art keywords
layer
dielectric layer
semiconductor device
polishing
stop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410133524.8A
Other languages
English (en)
Other versions
CN104979200B (zh
Inventor
赵简
王杭萍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201410133524.8A priority Critical patent/CN104979200B/zh
Priority to US14/571,831 priority patent/US9548212B2/en
Publication of CN104979200A publication Critical patent/CN104979200A/zh
Application granted granted Critical
Publication of CN104979200B publication Critical patent/CN104979200B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Element Separation (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

一种半导体器件的形成方法，包括：提供具有器件区和外围区的衬底，器件区的衬底表面具有若干器件结构，相邻器件结构之间具有沟槽，衬底和器件结构表面具有停止层；采用致密化沉积工艺在停止层表面形成第一介质层；在第一介质层表面形成第二介质层；采用第一次抛光工艺对第二介质层表面进行平坦化，形成的第一抛光平面到器件结构顶部的停止层表面具有第一距离；采用第二次抛光工艺对第一抛光平面进行平坦化直至暴露出停止层表面为止，形成的第二抛光平面到外围区的第一介质层表面具有第二距离；采用第三次抛光工艺对第二抛光平面进行平坦化，直至暴露出器件结构顶部表面为止。所形成的半导体器件形貌良好、性能稳定。

Description

半导体器件的形成方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体器件的形成方法。
背景技术
随着集成电路制造技术的快速发展，促使集成电路中的半导体器件，尤其是MOS（Metal Oxide Semiconductor，金属-氧化物-半导体）器件的尺寸不断地缩小，以此满足集成电路发展的小型化和集成化的要求。在MOS晶体管器件的尺寸持续缩小的过程中，现有工艺以氧化硅或氮氧化硅作为栅介质层的工艺受到了挑战。以氧化硅或氮氧化硅作为栅介质层所形成的晶体管出现了一些问题，包括漏电流增加以及杂质的扩散，从而影响晶体管的阈值电压，进而影响半导体器件的性能。
为解决以上问题，以高K栅介质层和金属栅构成的晶体管被提出，即高K金属栅（HKMG，High K Metal Gate）晶体管。所述高K金属栅晶体管采用高K（介电常数）材料代替常用的氧化硅或氮氧化硅栅介质材料，能够在缩小晶体管尺寸的同时，减小漏电流的产生，并提高晶体管的性能。
然而，随着半导体工艺节点的不断缩小，所形成的高K金属栅晶体管的尺寸不断缩小、器件密度不断提高，导致制造高K金属栅晶体管的工艺难以控制，所形成的高K金属栅晶体管性能不稳定。
发明内容
本发明解决的问题是提供一种半导体器件的形成方法，使所形成的半导体器件形貌良好、性能稳定。
为解决上述问题，本发明提供一种半导体器件的形成方法，包括：提供衬底，所述衬底具有器件区和外围区，所述器件区的衬底表面具有若干器件结构，相邻器件结构之间具有沟槽，所述衬底和器件结构表面具有停止层；采用致密化沉积工艺在所述停止层表面形成第一介质层，位于器件区的第一介质层填充满所述沟槽，位于外围区的第一介质表面低于器件结构顶部的停止层表面；在第一介质层表面形成第二介质层；采用第一次抛光工艺对所述第二介质层表面进行平坦化，形成第一抛光平面，所述第一抛光平面到器件结构顶部的停止层表面具有第一距离；采用第二次抛光工艺对所述第一抛光平面进行平坦化，直至暴露出停止层表面为止，形成第二抛光平面，所述外围区的第一介质层表面到所述第二抛光平面具有第二距离；采用第三次抛光工艺对所述第二抛光平面进行平坦化，直至暴露出器件结构顶部表面为止。
可选的，所述第一介质层和第二介质层的材料为氧化硅，所述停止层的材料为氮化硅。
可选的，所述致密化沉积工艺的参数包括：沉积气体包括正硅酸乙酯、臭氧，所述正硅酸乙酯的流量为400标准毫升/分钟～1000标准毫升/分钟，臭氧的流量为1800标准毫升/分钟～3000标准毫升/分钟，气压为500托～800托，温度为400摄氏度～450摄氏度。
可选的，所述第二次抛光工艺对所述第一介质层的抛光速率为3埃/分钟～4埃/分钟。
可选的，所述第二介质层的形成工艺为化学气相沉积工艺，包括：沉积气体包括正硅酸乙酯、氧气和氦气，压强为1托～10托，温度为360摄氏度～420摄氏度，射频功率为400瓦～2000瓦，氧气的流量为500标准毫升/分钟～4000标准毫升/分钟，正硅酸乙酯的流量为500标准毫升/分钟～5000标准毫升/分钟，氦气的流量为1000标准毫升/分钟～5000标准毫升/分钟。
可选的，所述第二次抛光工艺为固定磨料化学机械抛光工艺。
可选的，所述第一次抛光和第三次抛光工艺为采用研磨液的化学机械抛光工艺。
可选的，进行所述第一次抛光工艺，直至暴露出位于器件结构顶部的第一介质层表面为止，形成第一抛光平面。
可选的，所述器件结构为栅极结构，所述栅极结构包括：位于衬底表面的栅介质层、位于栅介质层表面的栅极层、以及位于栅介质层和栅极层两侧的侧墙。
可选的，所述栅介质层的材料为氧化硅，所述栅极层的材料为多晶硅。
可选的，还包括：在第三次抛光工艺之后，去除所述栅介质层和栅极层，在第一介质层内形成开口；在所述开口底部和侧壁表面形成高K栅介质层，在所述高K栅介质层表面形成填充满开口的金属栅。
可选的，所述衬底表面到器件结构顶部的停止层之间的距离为650埃～750埃。
可选的，在器件区内，相邻器件结构之间的沟槽深宽比大于5:1。
可选的，所述第一距离为300埃～450埃，所述第二距离为150埃～200埃。
可选的，形成于器件结构顶部的第一介质层厚度为400埃～500埃，形成于外围区停止层表面的第一介质层厚度为500埃～600埃。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的方法中，采用致密化沉积工艺在所述停止层表面形成第一介质层，能够使所形成的第一介质层密度增强，因此所述第一介质层的厚度无需过厚，仅需保证所述第一介质层填充满相邻器件结构之间的沟槽即可；而且，采用所述致密化沉积工艺填充满所述沟槽时，能够保证外围区的第一介质层表面低于器件结构顶部的停止层表面，当后续采用第二次抛光工艺对所述第一抛光平面进行平坦化、并形成第二抛光平面时，所述外围区的第一介质层表面到所述第二抛光平面仍具有第二距离，即位于外围区的第二抛光平面暴露出的是第二介质层。由于所述第二介质层的密度大于或等于第一介质层的密度，所述第二次抛光工艺不会擦伤所述第二介质层表面，能够保证所述第二抛光平面平坦光滑，使得后续进行第三次抛光工艺之后的表面也能够保持平坦光滑。因此，后续的工艺步骤不易在第三次抛光工艺之后的表面附着残留物，从而避免了相邻器件结构之间的漏电流，保证了所形成的半导体器件的性能稳定。
进一步，所述第二次抛光工艺形成的第二抛光平面暴露出第一介质层、第二介质层和停止层表面，由于所述致密化沉积工艺所形成的第一介质膜密度较大，使得第二次抛光工艺对所述第一介质层的抛光速率为3埃/分钟～4埃/分钟，形成能够使第二抛光平面平坦，经过后续第三次抛光工艺之后的抛光平面也能够保持平坦光滑，有利于保证所形成的半导体器件的性能稳定。
进一步，所述第一介质层和第二介质层的材料为氧化硅，所述停止层的材料为氮化硅，所述停止层相对于第一介质层或第二介质层具有选择性，能够使第二次抛光工艺停止于所述停止层表面。
进一步，形成所述第一介质层致密化沉积工艺为高深宽比沉积工艺，所述致密化沉积工艺具有良好的填孔能力，能够使沟槽内的第一介质层内部致密、且难以产生空隙，相邻器件结构之间的隔离效果较好。
附图说明
图1是一种伪栅极结构的剖面结构示意图；
图2至图8是本发明实施例的半导体器件的形成过程的剖面结构示意图；
图9和图10是对所形成的半导体器件进行缺陷测试结构的结果示意图。
具体实施方式
如背景技术所述，随着半导体工艺节点的不断缩小，现有的高K金属栅晶体管的制造工艺难以控制，所形成的高K金属栅晶体管性能不稳定。
所述高K金属栅晶体管的形成工艺为后栅（Gate Last）工艺，一种具体的后栅工艺实施例请参考图1，包括：在器件区I的衬底100表面形成若干伪栅极结构101，所述伪栅极结构101包括位于伪栅极层110、以及位于伪栅极层侧壁表面的侧墙111；采用离子注入工艺在伪栅极结构101两侧的衬底内形成源区和漏区102；在形成源区和漏区102之后，在衬底和伪栅极结构表面形成停止层103；在所述停止层103表面沉积介质层104，所述介质层104表面高于伪栅结构101顶部。后续需要对所述介质层104进行抛光，直至暴露出伪栅极层101顶部表面为止，而所述停止层103定义了所述抛光工艺的停止位置；去除所述伪栅极层110，在介质层104内形成开口，并在所述开口的侧壁和底部表面形成高K栅介质层，在所述高K栅介质层表面形成金属栅。
经过研究发现，由于随着半导体工艺节点的缩小，所述伪栅极结构101的尺寸缩小，且位于器件区I的相邻伪栅极结构101之间距离缩小，导致伪栅极结构101之间的沟槽深宽比增大，因此，形成所述介质层104的工艺包括：采用高深宽比化学气相沉积（HARP，High Aspect Ratio Process）工艺在衬底100和伪栅极结构101表面形成第一子介质层104a，所述第一子介质层104a填充满相邻伪栅极结构101之间的沟槽。所述第一子介质层104a用于填充相邻伪栅极结构101之间的沟槽，然而，由于高深宽比化学气相沉积工艺所形成的第一子介质层104a较为疏松，后续的抛光工艺对所述第一子介质层104a的抛光速率过快，因此需要使所述第一子介质层104a的厚度较厚，从而使得隔离区II的第一子介质层104a表面也高于所述伪栅极结构101的顶部表面。并且，还需要采用等离子体增强化学气相沉积（PECVD）工艺在第一子介质层104a表面形成第二子介质层104b，第二子介质层104b更为致密，使得抛光工艺更为可控，所述第一子介质层104a和第二子介质层104b即所述介质层104。
具体的，对所述介质层104的抛光工艺包括第一步抛光P1、第二步抛光P2和第三步抛光P3。所述第一步抛光P1采用研磨液进行抛光，且停止于伪栅极结构101顶部的第一子介质层104a表面；在第一步抛光P1之后，进行第二步抛光P2工艺并停止于停止层103表面，由于所述第二步抛光P2的停止平面材料密度和种类较为复杂，因此所述第二步抛光P2采用固定磨料（FixAbrasive）抛光，即同时通过研磨液和被固定的固态磨料进行抛光，以期抛光平面平坦；在第二步抛光P2之后，进行第三步抛光P3工艺，所述第三步抛光工艺暴露出伪栅极层110。
然而，采用现有的高深宽比化学气相沉积工艺形成的第一子介质层104a表面低于伪栅极结构101的顶部表面，导致第二步抛光P2工艺容易在隔离区II的第一子介质层104a表面造成擦伤（Scratch），所述擦伤会在第三步抛光P3过程中被加剧，如区域S所示。当后续去除伪栅极层110，并在开口内形成高K栅介质层和金属栅时，所述擦伤会导致高K介质材料或金属材料的残留和附着，继而导致相邻金属栅之间产生漏电流，所形成的晶体管性能不稳定。
为了解决上述问题，本发明提出一种半导体器件的形成方法。其中，采用致密化沉积工艺在所述停止层表面形成第一介质层，能够使所形成的第一介质层密度增强，因此所述第一介质层的厚度无需过厚，仅需保证所述第一介质层填充满相邻器件结构之间的沟槽即可；而且，由于采用所述致密化沉积工艺填充满所述沟槽时，仍能够保证外围区的第一介质层表面低于器件结构顶部的停止层表面。当后续采用第二次抛光工艺对所述第一抛光平面进行平坦化、并形成第二抛光平面时，所述外围区的第一介质层表面到所述第二抛光平面仍具有第二距离，即位于外围区的第二抛光平面暴露出的是第二介质层。由于所述第二介质层的密度大于或等于第一介质层的密度，所述第二次抛光工艺不会擦伤所述第二介质层表面，能够保证所述第二抛光平面平坦光滑，使得后续进行第三次抛光工艺之后的表面也能够保持平坦光滑。因此，后续的工艺步骤不易在第三次抛光工艺之后的表面附着残留物，从而避免了相邻器件结构之间的漏电流，保证了所形成的半导体器件的性能稳定。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图2至图8是本发明实施例的半导体器件的形成过程的剖面结构示意图。
请参考图2，提供衬底200，所述衬底200具有器件区I和外围区II，所述器件区I的衬底200表面具有若干器件结构201，相邻器件结构201之间具有沟槽202，所述衬底200和器件结构201表面具有停止层203。
所述衬底200为硅衬底、硅锗衬底、碳化硅衬底、绝缘体上硅（SOI）衬底、绝缘体上锗（GOI）衬底、玻璃衬底或III-V族化合物衬底，例如氮化镓或砷化镓等。所述器件区I用于形成芯片电路的核心器件，所述器件区I的器件密度较高；所述外围区II用于形成芯片电路的外围器件，或用于作为器件区I之间的隔离区域，所述外围区II的器件密度较低、或不形成半导体器件。本实施例中，所述外围区II用于隔离相邻隔离区I，所述外围区II的衬底内形成有浅沟槽隔离结构（STI，Shallow Trench Isolation），所述器件区I的衬底200表面形成有若干相邻的器件结构201。
本实施例中，所述器件结构201为栅极结构，所述栅极结构包括：位于衬底表面的栅介质层210、位于栅介质层210表面的栅极层211、以及位于栅介质层210和栅极层211两侧的侧墙212。
其中，所述栅介质层210的材料为氧化硅，所述栅极层211的材料为多晶硅，所述侧墙212的材料为氧化硅、氮化硅、氮氧化硅中的一种或多种组合。所述栅极结构的形成方法包括：在衬底200表面形成栅介质膜；在栅介质膜表面形成栅极膜；在栅极膜表面形成掩膜层（未示出），所述掩膜层定义了栅极层211和栅介质层210的位置和形状；以所述掩膜层为掩膜刻蚀所述栅极膜和栅介质膜，直至暴露出衬底表面为止，形成栅极层211和栅介质层210；在所述衬底200、栅极层211和栅介质层210表面形成侧墙膜；回刻蚀所述侧墙膜直至暴露出衬底200和掩膜层表面为止，形成侧墙212。
所述栅极膜的形成工艺为热氧化工艺、化学氧化工艺、化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺；所述栅极膜或侧墙膜的形成工艺为化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺；所述掩膜层的材料为氮化硅、氮氧化硅或无定形碳。本实施例中，在形成器件结构201之后，去除所述掩膜层。在另一实施例中，在形成所述器件结构之后，能够保留所述掩膜层，所述掩膜层能够在后续的工艺中保护所述栅极层。
本实施例中，所述器件结构201作为伪栅极结构，后续需要去除所述栅极层211和栅介质层210以形成开口，并在所述开口内形成高K栅介质层和金属栅。在后续去除栅极层211和栅介质层210之前，需要采用离子注入工艺在所述器件结构201两侧的衬底200内形成源区和漏区（未标示），形成晶体管的工艺为后栅工艺。
在另一实施例中，所述器件结构201直接作为所需形成的晶体管的栅极结构，所形成的晶体管栅介质层为氧化硅层，栅极层为多晶硅层。
在形成源区和漏区之后，形成所述停止层203，所述停止层203定义了后续第二次抛光工艺的停止位置，并通过第三次抛光工艺暴露出所述栅极层表面。所述停止层的203的材料与后续形成的第一介质层不同，使所述停止层与第一介质层之间具有选择性。本实施例中，所述停止层203的材料为氮化硅，所述停止层203的形成工艺为化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺。
本实施例中，所述衬底200表面到器件结构201顶部的停止层203之间的距离H3为650埃～750埃，后续形成第一介质层之后，位于外围区II的第一介质层的厚度需要小于所述距离H3，从而保证了后续形成的第二抛光平面不会暴露出外围区II的第一介质层表面。
由于所述器件区I的器件密度较高，因此，在所述器件区I内，相邻器件结构201之间的距离较小，然而为了保证器件结构201的工作性能稳定，所述器件结构201的高度不会相应缩小，因此相邻器件结构201之间的沟槽202深宽比较大，本实施例中，所述沟槽202的深宽比大于5:1。
请参考图3，采用致密化沉积工艺在所述停止层203表面形成第一介质层204，位于器件区I的第一介质层204填充满所述沟槽202（如图2所示），位于外围区II的第一介质204表面低于器件结构201顶部的停止层203表面。
所述第一介质层204用于在相邻器件结构201之间进行电隔离。而且，在本实施例中，所形成的半导体器件为高K金属栅晶体管，所述第一介质层204与后续形成的第二介质层能够用于保存所述器件结构的形状和位置，以便在后续能够在所述器件结构的位置形成高K栅介质层和金属栅。
本实施例中，所述第一介质层204的材料为氧化硅。所述致密化沉积工艺的参数包括：所述正硅酸乙酯的流量为400标准毫升/分钟～1000标准毫升/分钟，臭氧的流量为1800标准毫升/分钟～3000标准毫升/分钟，气压为500托～800托，温度为400摄氏度～450摄氏度。此外，所述致密化沉积工艺的射频功率为400瓦～2000瓦。
所述致密化沉积工艺为一种高深宽比沉积工艺，采用正硅酸乙酯和臭氧基于次大气压进行化学气相沉积工艺，所形成的介质材料能够填充满所述具有较高深宽比的沟槽202，且不会在所述沟槽202内形成空隙，使得相邻器件结构201之间的隔离效果好。
而且，由于所述致密化沉积工艺中的沉积气体流量减慢，使得成膜速率降低，从而能够使所形成的第一介质层204的密度提高，使后续的第一抛光工艺或第二抛光工艺对所述第一介质层204的抛光速率减慢，使得第一介质层204在后续的抛光工艺中易于保持稳定，能够避免所形成的第一抛光平面或第二抛光平面不平整。
再次，所述致密化沉积工艺为一种高深宽比沉积工艺，在器件区I，所形成的介质材料能够同时在沟槽202的侧壁和底部进行沉积，，因此沟槽202内的第一介质层204形成速率较快，而在外围区II，由于器件密度较低，介质材料较多地在衬底200表面进行沉积，因此外围区II的第一介质层204厚度小于沟槽202内的第一介质层204厚度。而且，由于所述致密化沉积工艺形成的第一介质层204密度提高，使得所述第一介质层204的密度与后续形成的第二介质层相近，因此所述第一介质层204无需形成地过厚，从而能够保证在第一介质层204填充满沟槽202的同时，外围区II的第一介质层204表面低于器件结构201顶部的停止层203表面，从而保证了后续第二次抛光工艺不会接触到外围区II的第一介质层204，避免第二次抛光工艺在外围区II的第一介质层204表面造成擦伤。
本实施例中，形成于器件结构201顶部的第一介质层204厚度H4为400埃～500埃，形成于外围区II停止层203表面的第一介质层204厚度H5为500埃～600埃。
请参考图4，在第一介质层204表面形成第二介质层205。
所述第二介质层205用于保护器件结构201和第一介质层204。在本实施例中，由于外围区II的第一介质层204表面低于器件结构201顶部的停止层203表面，所述第二介质层205用于补充外围区的介质层厚度，使后续形成的第三抛光平面平坦。在本实施例中，所述第二介质层205与第一介质层204还共同用于保持器件结构201的形貌。
本实施例中，所述第二介质层205的材料为氧化硅，所述第二介质层205的厚度为2000埃～2500埃，所述第二介质层205的形成工艺为化学气相沉积工艺，包括：沉积气体包括正硅酸乙酯、氧气和氦气，压强为1托～10托，温度为360摄氏度～420摄氏度，射频功率为400瓦～2000瓦，氧气的流量为500标准毫升/分钟～4000标准毫升/分钟，正硅酸乙酯的流量为500标准毫升/分钟～5000标准毫升/分钟，氦气的流量为1000标准毫升/分钟～5000标准毫升/分钟。
所述化学气相沉积工艺为等离子体增强化学气相沉积工艺，所形成的第二介质层205覆盖能力强、密度高，因此所述第二介质层205能够在后续的抛光工艺中保持稳定，使后续形成的第一抛光平面或第二抛光平面平坦。
请参考图5，采用第一次抛光工艺对所述第二介质层205表面进行平坦化，形成第一抛光平面P1，所述第一抛光平面P1到器件结构201顶部的停止层203表面具有第一距离H1。
所述第一次抛光工艺用于使第一抛光平面接近器件结构201顶部的停止层203。所述第一次抛光工艺为采用研磨液的化学机械抛光工艺，所述研磨液包括：溶液和掩膜颗粒，所述溶剂为碱性溶液，所述掩膜颗粒为氧化硅颗粒、氮化硅颗粒、碳化硅颗粒。
本实施例中，进行所述第一次抛光工艺，直至暴露出位于器件结构201顶部的第一介质层204为止，形成第一抛光平面P1，所述第一抛光平面暴露出第一介质层204和第二介质层205，所述第一距离H1为300埃～450埃。
请参考图6，采用第二次抛光工艺对所述第一抛光平面P1（如图5所示）进行平坦化，直至暴露出停止层203表面为止，形成第二抛光平面P2，所述外围区II的第一介质层204表面到所述第二抛光平面P2具有第二距离H2。
所述第二次抛光工艺为固定磨料（FA，Fixed Abrasive）化学机械抛光工艺，采用固定有磨料的平面材料对第一抛光平面P1进行研磨。
由于所述第二次抛光工艺需要停止于器件结构201顶部的停止层203表面，所形成的第二抛光平面P2暴露出停止层203、第一介质层204以及外围区II的第二介质层205，而所述的停止层203与第一介质层204或第二介质层205材料不同，因此所述停止层203相对于第一介质层204或第二介质层205之间具有较大的抛光速率差异，因此需要采用所述固定磨料化学机械抛光工艺以进行更为精细的抛光。在所述固定磨料化学机械抛光工艺中，由于磨料与抛光平面之间的位置固定，因此能够使所形成的第二抛光平面P2保持平坦。
本实施例中，由于所述第一介质层204采用致密化沉积工艺形成，所形成的第一介质层204密度提高，因此对第一介质层204进行抛光工艺的速率降低，能够避免第二抛光平面P2暴露出的第一介质层204和第二介质层205表面存在差异。本实施例中，所述第二次抛光工艺对所述第一介质层的抛光速率为3埃/分钟～4埃/分钟。
由于在本实施例中，外围区II的第一介质204表面低于器件结构201顶部的停止层203表面，经过所述第二次抛光工艺之后，所述第二距离H2为150埃～200埃。由于所述第二次抛光工艺未接触到外围区II的第一介质层204表面，因此避免了第二次抛光工艺对外围区II的第一介质层204的擦伤，能够保证所形成的第二抛光平面P2平坦光滑，则后续形成的第三抛光平面也能够保持平坦光滑。
请参考图7，采用第三次抛光工艺对所述第二抛光平面P2进行平坦化，直至暴露出器件结构201顶部表面为止，形成第三抛光平面P3。
所述第三次抛光工艺用于去除器件结构201顶部的停止层203，使所形成的第三抛光平面P3暴露出栅极层211，以便后续工艺能够去除所述栅极层211和栅介质层210，以形成高K栅介质层和金属栅。
所述第三次抛光工艺为采用研磨液的化学机械抛光工艺，所述研磨液包括：溶液和掩膜颗粒，所述溶剂为碱性溶液，所述掩膜颗粒为氧化硅颗粒、氮化硅颗粒、碳化硅颗粒。
本实施例中，由于第二次抛光工艺未接触到外围区II的第一介质层204表面，因此避免了所述第二次抛光工艺擦伤所述第一介质层204表面，所形成的第二抛光平面P2（如图6所示）平坦光滑，则对所述第二抛光平面P2进行第三次抛光工艺之后，所形成的第三抛光平面P3也能够保持平坦光滑，避免了第三抛光平面P3暴露出的第一介质层204表面产生缺陷。
请参考图9，图9是分别采用常规工艺和本实施例的方法进行工艺制程，并且在暴露出栅极层之后，对各晶圆进行缺陷测试的结果比较示意图。
具体的，图（a）、（e）、（h）和（i）是采用图1所述的工艺形成第一介质层，且所形成的第一介质层表面高于器件结构顶部停止层的情况；图（b）、（f）和（g）是采用致密化沉积工艺形成第一介质层，且所形成的第一介质层表面高于器件结构顶部停止层的情况；图（c）和（d）是采用致密化沉积工艺形成第一介质层，且所形成的第一介质层表面低于器件结构顶部停止层的情况。
由图9中图（a）至图（i）的比较可知，当采用本实施例的方法，以致密化沉积工艺形成第一介质层204，并且使所形成的第一介质层204表面低于器件结构201顶部的停止层203表面时，在经过第三次抛光工艺后，所形成的第三抛光平面P3表面的缺陷数量最少，因此以本实施例的方法所形成的半导体器件的性能最为稳定。
请参考图10，图10中，曲线A为采用如图1所述的工艺制程形成若干测试晶圆之后，对各测试晶圆进行缺陷测试所形成的缺陷数目折线图。其中，图1所述的工艺制程即采用高深宽比沉积工艺形成第一介质层，且第一介质层的表面高于器件结构顶部停止层，并进行抛光工艺直至暴露出栅极层为止。
图10中，曲线B采用本实施例的方法形成若干测试晶圆，并对各测试晶圆进行缺陷测试所形成的缺陷数目折线图。其中，若干测试晶圆均经过第三次抛光工艺，并暴露出栅极层211。
由图10可知，当采用本实施例的方法，以致密化沉积工艺形成第一介质层204，并且使所形成的第一介质层204表面低于器件结构201顶部的停止层203表面时，在经过第三次抛光工艺后，若干晶圆的第三抛光平面P3的缺陷数量普遍减少。
请参考图8，在第三次抛光工艺之后，去除所述栅介质层210和栅极层211（如图7所示），在第一介质层204内形成开口；在所述开口底部和侧壁表面形成高K栅介质层206，在所述高K栅介质层206表面形成填充满开口的金属栅207。
高K栅介质层206的材料为HfO2、HfSiO、HfSiON、HfTaO、HfZrO、Al2O3和ZrO2中的一种或几种，所述金属栅207的材料为金属，例如Al、Cu、Ti，所形成的半导体器件为高K金属栅晶体管。
所述高K介质层206和金属栅207的形成工艺包括：在第三抛光平面P3表面、开口的侧壁和底部表面沉积高K介质膜；在所述高K介质膜表面形成填充满开口的金属膜；平坦化所述金属膜和高K介质膜，直至暴露出第三抛光平面P3为止，形成高K介质层206和金属栅207。
由于所述第三抛光平面P3平整光滑，因此所述平坦化金属膜和高K介质膜的工艺不易在所述第三抛光平面P3表面附着残留物，从而保证了相邻金属栅207之间电隔离性能良好，不易金属栅207之间产生漏电流。因此，所形成的晶体管性能稳定。
本实施例中，采用致密化沉积工艺在所述停止层表面形成第一介质层，能够使所形成的第一介质层密度增强，因此所述第一介质层的厚度无需过厚，仅需保证所述第一介质层填充满相邻器件结构之间的沟槽即可；而且，由于采用所述致密化沉积工艺填充满所述沟槽时，仍能够保证外围区的第一介质层表面低于器件结构顶部的停止层表面。当后续采用第二次抛光工艺对所述第一抛光平面进行平坦化、并形成第二抛光平面时，所述外围区的第一介质层表面到所述第二抛光平面仍具有第二距离，即位于外围区的第二抛光平面暴露出的是第二介质层。由于所述第二介质层的密度大于或等于第一介质层的密度，所述第二次抛光工艺不会擦伤所述第二介质层表面，能够保证所述第二抛光平面平坦光滑，使得后续进行第三次抛光工艺之后的表面也能够保持平坦光滑。因此，后续的工艺步骤不易在第三次抛光工艺之后的表面附着残留物，从而避免了相邻器件结构之间的漏电流，保证了所形成的半导体器件的性能稳定。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (15)

1.一种半导体器件的形成方法，其特征在于，包括：
提供衬底，所述衬底具有器件区和外围区，所述器件区的衬底表面具有若干器件结构，相邻器件结构之间具有沟槽，所述衬底和器件结构表面具有停止层；
采用致密化沉积工艺在所述停止层表面形成第一介质层，位于器件区的第一介质层填充满所述沟槽，位于外围区的第一介质表面低于器件结构顶部的停止层表面；
在第一介质层表面形成第二介质层；
采用第一次抛光工艺对所述第二介质层表面进行平坦化，形成第一抛光平面，所述第一抛光平面到器件结构顶部的停止层表面具有第一距离；
采用第二次抛光工艺对所述第一抛光平面进行平坦化，直至暴露出停止层表面为止，形成第二抛光平面，所述外围区的第一介质层表面到所述第二抛光平面具有第二距离；
采用第三次抛光工艺对所述第二抛光平面进行平坦化，直至暴露出器件结构顶部表面为止。
2.如权利要求1所述的半导体器件的形成方法，其特征在于，所述第一介质层和第二介质层的材料为氧化硅，所述停止层的材料为氮化硅。
3.如权利要求2所述的半导体器件的形成方法，其特征在于，所述致密化沉积工艺的参数包括：沉积气体包括正硅酸乙酯、臭氧，所述正硅酸乙酯的流量为400标准毫升/分钟～1000标准毫升/分钟，臭氧的流量为1800标准毫升/分钟～3000标准毫升/分钟，气压为500托～800托，温度为400摄氏度～450摄氏度。
4.如权利要求3所述的半导体器件的形成方法，其特征在于，所述第二次抛光工艺对所述第一介质层的抛光速率为3埃/分钟～4埃/分钟。
5.如权利要求2所述的半导体器件的形成方法，其特征在于，所述第二介质层的形成工艺为化学气相沉积工艺，包括：沉积气体包括正硅酸乙酯、氧气和氦气，压强为1托～10托，温度为360摄氏度～420摄氏度，射频功率为400瓦～2000瓦，氧气的流量为500标准毫升/分钟～4000标准毫升/分钟，正硅酸乙酯的流量为500标准毫升/分钟～5000标准毫升/分钟，氦气的流量为1000标准毫升/分钟～5000标准毫升/分钟。
6.如权利要求1所述的半导体器件的形成方法，其特征在于，所述第二次抛光工艺为固定磨料化学机械抛光工艺。
7.如权利要求1所述的半导体器件的形成方法，其特征在于，所述第一次抛光和第三次抛光工艺为采用研磨液的化学机械抛光工艺。
8.如权利要求1所述的半导体器件的形成方法，其特征在于，进行所述第一次抛光工艺，直至暴露出位于器件结构顶部的第一介质层表面为止，形成第一抛光平面。
9.如权利要求1所述的半导体器件的形成方法，其特征在于，所述器件结构为栅极结构，所述栅极结构包括：位于衬底表面的栅介质层、位于栅介质层表面的栅极层、以及位于栅介质层和栅极层两侧的侧墙。
10.如权利要求9所述的半导体器件的形成方法，其特征在于，所述栅介质层的材料为氧化硅，所述栅极层的材料为多晶硅。
11.如权利要求10所述的半导体器件的形成方法，其特征在于，还包括：在第三次抛光工艺之后，去除所述栅介质层和栅极层，在第一介质层内形成开口；在所述开口底部和侧壁表面形成高K栅介质层，在所述高K栅介质层表面形成填充满开口的金属栅。
12.如权利要求1所述的半导体器件的形成方法，其特征在于，所述衬底表面到器件结构顶部的停止层之间的距离为650埃～750埃。
13.如权利要求1所述的半导体器件的形成方法，其特征在于，在器件区内，相邻器件结构之间的沟槽深宽比大于5:1。
14.如权利要求1所述的半导体器件的形成方法，其特征在于，所述第一距离为300埃～450埃，所述第二距离为150埃～200埃。
15.如权利要求1所述的半导体器件的形成方法，其特征在于，形成于器件结构顶部的第一介质层厚度为400埃～500埃，形成于外围区停止层表面的第一介质层厚度为500埃～600埃。
CN201410133524.8A 2014-04-03 2014-04-03 半导体器件的形成方法 Active CN104979200B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201410133524.8A CN104979200B (zh) 2014-04-03 2014-04-03 半导体器件的形成方法
US14/571,831 US9548212B2 (en) 2014-04-03 2014-12-16 Semiconductor devices and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410133524.8A CN104979200B (zh) 2014-04-03 2014-04-03 半导体器件的形成方法

Publications (2)

Publication Number Publication Date
CN104979200A true CN104979200A (zh) 2015-10-14
CN104979200B CN104979200B (zh) 2018-04-27

Family

ID=54210379

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410133524.8A Active CN104979200B (zh) 2014-04-03 2014-04-03 半导体器件的形成方法

Country Status (2)

Country Link
US (1) US9548212B2 (zh)
CN (1) CN104979200B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106981419A (zh) * 2017-05-18 2017-07-25 武汉新芯集成电路制造有限公司 半导体器件的制造方法
CN107170678A (zh) * 2016-03-07 2017-09-15 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9722076B2 (en) * 2015-08-29 2017-08-01 Taiwan Semiconductor Manufacturning Co., Ltd. Method for manufacturing semiconductor device with contamination improvement
US10522365B2 (en) * 2016-01-27 2019-12-31 Taiwan Semiconductor Manufacturing Co., Ltd. Methods for reducing scratch defects in chemical mechanical planarization
US11387138B2 (en) * 2018-09-25 2022-07-12 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit isolation feature and method of forming the same
JP2022014750A (ja) * 2020-07-07 2022-01-20 キオクシア株式会社 半導体装置およびその製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004039924A (ja) * 2002-07-04 2004-02-05 Fujitsu Ltd 半導体装置
US20050026405A1 (en) * 1997-03-31 2005-02-03 Yasushi Koubuchi Semiconductor integrated circuit device
CN102543838A (zh) * 2010-12-22 2012-07-04 中国科学院微电子研究所 半导体器件的制造方法
CN103137452A (zh) * 2011-11-25 2013-06-05 中芯国际集成电路制造(上海)有限公司 控制替代栅极结构高度的方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012209331A (ja) * 2011-03-29 2012-10-25 Renesas Electronics Corp 半導体集積回路装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050026405A1 (en) * 1997-03-31 2005-02-03 Yasushi Koubuchi Semiconductor integrated circuit device
JP2004039924A (ja) * 2002-07-04 2004-02-05 Fujitsu Ltd 半導体装置
CN102543838A (zh) * 2010-12-22 2012-07-04 中国科学院微电子研究所 半导体器件的制造方法
CN103137452A (zh) * 2011-11-25 2013-06-05 中芯国际集成电路制造(上海)有限公司 控制替代栅极结构高度的方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107170678A (zh) * 2016-03-07 2017-09-15 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN107170678B (zh) * 2016-03-07 2019-08-27 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN106981419A (zh) * 2017-05-18 2017-07-25 武汉新芯集成电路制造有限公司 半导体器件的制造方法

Also Published As

Publication number Publication date
CN104979200B (zh) 2018-04-27
US9548212B2 (en) 2017-01-17
US20150287611A1 (en) 2015-10-08

Similar Documents

Publication Publication Date Title
CN104795331B (zh) 晶体管的形成方法
CN103943499B (zh) 鳍式场效应晶体管的形成方法
CN104979200A (zh) 半导体器件的形成方法
US8865543B2 (en) Ge-based NMOS device and method for fabricating the same
CN107958873A (zh) 鳍式场效应管及其形成方法
CN105336688B (zh) 半导体结构的形成方法
CN107591362A (zh) 半导体结构及其形成方法
CN105513967A (zh) 晶体管的形成方法
CN108807532A (zh) 半导体装置及其制造方法
CN104779147A (zh) 一种金属栅极结构及其制备方法
CN104752215A (zh) 晶体管的形成方法
CN104124195A (zh) 沟槽隔离结构的形成方法
CN104078346A (zh) 半导体器件的平坦化方法
US20220392799A1 (en) Trench isolation process
CN106816368B (zh) 半导体结构和cmos晶体管的形成方法
CN105140123A (zh) 鳍式场效应晶体管的形成方法
US20150270364A1 (en) Gate height uniformity in semiconductor devices
CN105097519A (zh) 半导体结构的形成方法
CN108206160B (zh) 一种半导体器件及其制造方法和电子装置
US20220367624A1 (en) Work function material and manufacturing process thereof
US20180076300A1 (en) Embedded endpoint fin reveal
CN104617046B (zh) Cmos晶体管的形成方法
CN111696867B (zh) 半导体结构及形成方法
CN103208454B (zh) 实现浅沟道隔离的工艺方法
CN102437041B (zh) 一种形成高介电常数k和t型金属栅极的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant