CN104967290A - 智能功率模块及其的驱动电路 - Google Patents

Abstract

本发明公开了一种智能功率模块的驱动电路，包括电路结构相同的第一至第三同步电平转换电路，并且每个同步电平转换电路包括：双脉冲发生电路，双脉冲发生电路在其信号输入端输入信号的上升沿和下降沿分别产生第一、第二窄脉冲信号；第一DMOS管，第一DMOS管在第一、第二窄脉冲信号控制下导通；信号还原电路，信号还原电路将第一、第二窄脉冲信号对应还原成相对于驱动电路的VS1端、VS2端、VS3端的电平信号；高压区输出电路，高压区输出电路对应将电平信号进行放大。该驱动电路能够通过单个DMOS管实现电平信号的转换，使驱动电路简单可靠，并提高了一致性。本发明还公开了一种智能功率模块。

Description

智能功率模块及其的驱动电路

技术领域

本发明涉及智能功率模块技术领域，特别涉及一种智能功率模块的驱动电路以及一种智能功率模块。

背景技术

智能功率模块是一种将电力电子和集成电路技术结合的功率驱动类产品。智能功率模块把功率开关器件和高压驱动电路集成在一起，并具有过电压、过电流和过热等故障检测电路。智能功率模块一方面接收MCU(Micro Control Unit，微控制单元)的控制信号，驱动后续电路工作，另一方面将检测的系统的状态信号发送给MCU。与传统分立方案相比，智能功率模块以其高集成度、高可靠性等优势赢得越来越大的市场，尤其适合于驱动电机的变频器和各种逆变电源，是变频调速、冶金机械、电力牵引、伺服驱动、变频家电的一种理想电力电子器件。

相关技术中，如图1所示，采用光耦实现第一HOIC管的高电压与LVIC管的低电压的隔离。但是采用该隔离结构使得智能功率模块的驱动电路的电路结构非常复杂，并且需要配置三个体积较大且装配工艺不同于其它半导体芯片的光耦管，使得智能功率模块的体积较大、制造工艺复杂，并且成本比较高。

另外，由于智能功率模块的驱动电路由多个不同的元器件组成，如图1所示，智能功率模块的驱动电路包括5个元器件(光耦管01、光耦管02、光耦管03、第一HOIC管和第二HOIC管)，即使将光耦管01和LVIC管集成在一起，也需要4个元器件，多个元器件的组合必然造成不一致性，而智能功率模块的U相、V相、W相理论上需高度一致，因此，使得智能功率模块无论是个体上还是个体间都会出现不一致性，这种不一致性造成了智能功率模块驱动算法设置上的困难，甚至会在特定工况下出现不可避免的偏差，造成系统异常保护，严重时会造成系统失控，带来安全隐患。

因此，需要对智能功率模块的驱动电路进行改进。

发明内容

本发明的目的旨在至少解决上述的技术缺陷之一。

为此，本发明的一个目的在于提出一种智能功率模块的驱动电路，通过单个DMOS管实现电平信号的转换，使驱动电路简单可靠，并提高了一致性。

本发明的另一个目的在于提出一种智能功率模块。

为达到上述目的，本发明一方面实施例提出了一种智能功率模块的驱动电路，包括第一至第三同步电平转换电路，所述第一至第三同步电平转换电路的电路结构相同且每个同步电平转换电路包括：双脉冲发生电路，所述双脉冲发生电路的电源正端与所述智能功率模块的低压区供电电源正端相连，所述双脉冲发生电路的电源负端与所述智能功率模块的低压区供电电源负端相连，所述双脉冲发生电路的信号输入端对应与所述智能功率模块的U、V、W相上桥臂输入端相连，所述双脉冲发生电路在其信号输入端输入信号的上升沿和下降沿分别产生第一窄脉冲信号和第二窄脉冲信号，其中，所述第一窄脉冲信号通过所述双脉冲发生电路的第一输出端输出，所述第二窄脉冲信号通过所述双脉冲发生电路的第二输出端输出；第一DMOS管，所述第一DMOS管在所述第一窄脉冲信号或所述第二窄脉冲信号的控制下导通；信号还原电路，所述信号还原电路的输入端与所述第一DMOS管的漏极相连，所述信号还原电路将所述第一窄脉冲信号和第二窄脉冲信号对应还原成相对于所述驱动电路的VS1端、VS2端、VS3端的电平信号；高压区输出电路，所述高压区输出电路的输入端与所述信号还原电路的输出端相连，所述高压区输出电路对应将相对于所述驱动电路的VS1端、VS2端、VS3端的电平信号进行放大。

根据本发明实施例的智能功率模块的驱动电路，通过单个DMOS管实现电平信号的转换，以使驱动电路在同一芯片中实现，有效避免使用多个芯片组合导致的不一致性，从而提高了驱动电路的一致性，降低了装配难度和成本，并且缩小了智能功率模块的体积。另外，由于智能功率模块的一致性得到提高，使得智能功率模块的驱动算法要求大幅降低，从而提高了智能功率模块的普适性和健壮性，避免了因多个芯片组合导致的不一致性使智能功率模块的驱动算法不匹配而导致的系统失控。

根据本发明的一个实施例，所述双脉冲发生电路的第一输出端与所述第一DMOS管的栅极之间还连接有串联的第一非门和第二非门，所述双脉冲发生电路的第二输出端与所述第一DMOS管的栅极之间还连接有串联的第三非门和第四非门。

根据本发明的一个实施例，所述信号还原电路具体包括：第一电阻，所述第一电阻的一端与所述第一DMOS管的漏极相连，所述第一电阻的另一端对应与所述驱动电路的VB1端、VB2端、VB3端相连；选择开关，所述选择开关的固定端分别与所述第一电阻的一端、所述第一DMOS管的漏极相连；第一二极管，所述第一二极管的阴极与所述选择开关的固定端相连，所述第一二极管的阳极对应与所述驱动电路的VS1端、VS2端、VS3端相连；串联的第五非门和第六非门，所述第五非门的输入端与所述选择开关的第一选择端相连，所述第五非门的输出端与所述第六非门的输入端相连；串联的第七非门和第八非门，所述第七非门的输入端与所述选择开关的第二选择端相连，所述第七非门的输出端与所述第八非门的输入端相连；触发器，所述触发器的第一输入端与所述第六非门的输出端相连，所述触发器的第二输入端与所述第八非门的输出端相连，所述触发器的输出端与所述选择开关的控制端相连后，与所述高压区输出电路的输入端相连。

在本发明的一些实施例中，通过所述第一DMOS管截止以对所述驱动电路的高压区和低压区进行隔离。

此外，本发明的实施例还提出了一种智能功率模块，其包括上述的智能功率模块的驱动电路。

该智能功率模块通过上述的智能功率模块的驱动电路，有效地提高了一致性，并且降低了装配难度和成本，缩小了体积。另外，由于一致性得到提高，使得驱动算法要求大幅降低，从而提高了普适性和健壮性，避免了因多个芯片组合导致的不一致性使驱动算法不匹配而导致的系统失控。

本发明附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。

附图说明

本发明上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：

图1为传统的智能功率模块的电路结构图；

图2为根据本发明实施例的智能功率模块的电路结构图；以及

图3为根据本发明实施例的同步电平转换电路的电路图。

具体实施方式

下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。

下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。此外，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的可应用于性和/或其他材料的使用。另外，以下描述的第一特征在第二特征之“上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。

在本发明的描述中，需要说明的是，除非另有规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是机械连接或电连接，也可以是两个元件内部的连通，可以是直接相连，也可以通过中间媒介间接相连，对于本领域的普通技术人员而言，可以根据具体情况理解上述术语的具体含义。

下面参照附图来描述本发明实施例提出的智能功率模块的驱动电路以及智能功率模块。

图2为根据本发明实施例的智能功率模块的驱动电路的方框示意图。如图2所示，该智能功率模块的驱动电路10包括第一同步电平转换电路11、第二同步电平转换电路12和第三同步电平转换电路13，并且，第一同步转换电路11、第二同步电平转换电路12和第三同步电平转换电路13的电路结构相同。

如图3所示，每个同步电平转换电路包括双脉冲发生电路101、第一DMOS管102、信号还原电路103和高压区输出电路104。

其中，双脉冲发生电路101的电源正端作为驱动电路10的低压区供电电源正端VCC与智能功率模块的低压区供电电源正端VDD相连，双脉冲发生电路101的电源负端作为驱动电路10的低压区供电电源负端GND与智能功率模块的低压区供电电源负端COM相连，双脉冲发生电路101的信号输入端分别作为驱动电路10的第一高压信号输入端HIN1、第二高压信号输入端HIN2和第三高压信号输入端HIN3，对应与智能功率模块的U相上桥臂输入端UHIN、V相上桥臂输入端VHIN和W相上桥臂输入端WHIN相连，双脉冲发生电路101在其信号输入端输入信号的上升沿和下降沿分别产生第一窄脉冲信号和第二窄脉冲信号，其中，第一窄脉冲信号通过双脉冲发生电路101的第一输出端输出，第二窄脉冲信号通过双脉冲发生电路101的第二输出端输出。第一DMOS管102在第一窄脉冲信号或第二窄脉冲信号的控制下导通。信号还原电路103的输入端与第一DMOS管102的漏极相连，信号还原电路103将第一窄脉冲信号和第二窄脉冲信号对应还原成相对于驱动电路10的VS1端、VS2端、VS3端的电平信号。高压区输出电路104的输入端与信号还原电路103的输出端相连，高压区输出电路104对应将相对于驱动电路10的VS1端、VS2端、VS3端的电平信号进行放大。

需要说明的是，第一DMOS管102的衬底与第一DMOS管102源极相连。并且，如图3所示，高压区输出电路104的供电电源正端对应与驱动电路10的VB1端、VB2端、VB3端相连，高压区输出电路104的供电电源负端对应与驱动电路10的VS1端、VS2端、VS3端相连，高压区输出电路104的输出端对应与驱动电路10的HO1端、HO2端、HO3端相连，高压区输出电路104的输入端与信号还原电路103的输出端相连，高压区输出电路104对应将相对于驱动电路10的VS1端、VS2端、VS3端的电平信号进行放大，并对应传送至驱动电路10的HO1端、HO2端、HO3端。

根据本发明的一个实施例，如图3所示，双脉冲发生电路101的第一输出端与第一DMOS管102的栅极之间还连接有串联的第一非门NOT1和第二非门NOT2，双脉冲发生电路101的第二输出端与第一DMOS管102的栅极之间还连接有串联的第三非门NOT3和第四非门NOT4。

根据本发明的一个实施例，如图3所示，信号还原电路103具体包括第一电阻R1、选择开关K1、第一二极管D1、第五非门NOT5、第六非门NOT6、第七非门NOT7、第八非门NOT8和触发器1031，其中，第一电阻R1的一端与第一DMOS管102的漏极相连，第一电阻R1的另一端对应与驱动电路10的VB1端、VB2端、VB3端相连，选择开关K1的固定端分别与第一电阻R1的一端、第一DMOS管102的漏极相连，第一二极管D1的阴极与选择开关K1的固定端相连，第一二极管D1的阳极对应与驱动电路10的VS1端、VS2端、VS3端相连，第五非门NOT5和第六非门NOT6串联，第五非门NOT5的输入端与选择开关K1的第一选择端相连，第五非门NOT5的输出端与第六非门NOT6的输入端相连，第七非门NOT7和第八非门NOT8串联，第七非门NOT7的输入端与选择开关K2的第二选择端相连，第七非门NOT7的输出端与第八非门NOT8的输入端相连，触发器1031的第一输入端与第六非门NOT6的输出端相连，触发器1031的第二输入端与第八非门NOT8的输出端相连，触发器1031的输出端与选择开关K1的控制端相连后，与高压区输出电路104的输入端相连。

其中，触发器1031可以为RS触发器。

在本发明的一些实施例中，通过第一DMOS管截止以对驱动电路的高压区和低压区进行隔离。

下面结合图3来说明第一同步电平转换电路11的工作原理。

在双脉冲发生电路101的信号输入端的输入信号的上升沿，双脉冲发生电路101的第一输出端产生第一窄脉冲信号，而在输入信号的下降沿，双脉冲发生电路101的第二输出端产生第二窄脉冲信号。其中，第一窄脉冲信号和第二窄脉冲信号的脉冲宽度远小于输入信号的宽度，例如，输入信号的宽度大于1μs，而第一窄脉冲信号和第二窄脉冲信号的脉冲宽度小于300ns。

当第一同步电平转换电路11初始上电时，触发器1031的输出端为低电平信号，此时选择开关K1的固定端与选择开关K1的第二选择端相连。

当双脉冲发生电路101的信号输入端的输入信号的上升沿到来时，双脉冲发生电路101的第一输出端产生第一窄脉冲信号，使得第一DMOS管102瞬时导通，从而在第一二极管D1的阴极产生一个相对于驱动电路10的VS1端的瞬时低电平信号，该低电平信号通过第七非门NOT7和第八非门NOT8后输入到触发器1031中，使触发器1031置位，即在触发器1031的输出端产生高电平信号，此时，选择开关K1的固定端与选择开关K1的第一选择端相连。

当双脉冲发生电路101的信号输入端的输入信号的下降沿到来时，双脉冲发生电路101的第二输出端产生第二窄脉冲信号，使得第一DMOS管102瞬时导通，从而在第一二极管D1的阴极产生一个相对于驱动电路10的VS1端的瞬时低电平信号，该低电平信号通过第五非门NOT5和第六非门NOT6后输入到触发器1031中，使触发器1031复位，即在触发器1031的输出端产生低电平信号，此时，选择开关K1的固定端与选择开关K1的第二选择端相连。

如此往复，使双脉冲发生电路101的信号输入端的输入信号被拆分成窄脉冲通过第一DMOS管102传送后，又被信号还原电路103重新还原成完整的信号，并且该还原的信号为相对于驱动电路10的VS1端的电平信号。而高压区输出电路104将信号还原电路103的输出端的相对于驱动电路10的VS1端的电平信号进行放大，并输出电流能力在±500mA以上的电平信号至驱动电路10的HO1端，以控制后续开关电路中功率开关管的导通和关断。

因此，在双脉冲发生电路101的信号输入端的输入信号的上升沿和下降沿各产生一个窄脉冲信号，两个窄脉冲信号控制第一DMOS管的导通。当第一DMOS管导通时，将低压区的0-5V的电平信号传递到高压区，并最终合成VS1或者VS1+15V的电平信号；当第一DMOS管截止时，第一DMOS管承受600V的电压，以实现高压区和低压区的隔离，从而通过单个DMOS管实现电平信号的转换，并且电路简单可靠。

另外，需要说明的是，由于第一DMOS管102为瞬时导通，并且，第一DOMS管102的电流受第一电阻R1的控制，因此，第一DMOS管102只需承受高压而无需承受大电流，从而使得第一DMOS管可以通过高压BCD工艺实现。其中，第一电阻R1的阻值可以为100kΩ，则第一DMOS管102导通时的电流为6mA左右。

此外，第五非门NOT5和第六非门NOT6、第七非门NOT7和第八非门NOT8对选择开关K1的信号进行分级放大，其中，第五非门NOT5和第七非门NOT7的PMOS管可以为5μm/3μm，或者第五非门NOT5和第七非门NOT7的NMOS管可以为2.5μm/2.5μm，第六非门NOT6和第八非门NOT8的PMOS管可以为10μm/3μm，或者第六非门NOT6和第八非门NOT8的NMOS管可以为5μm/2.5μm。

综上所述，根据本发明实施例的智能功率模块的驱动电路，通过单个DMOS管实现电平信号的转换，以使驱动电路在同一芯片中实现，有效避免使用多个芯片组合导致的不一致性，从而提高了驱动电路的一致性，降低了装配难度和成本，并且缩小了智能功率模块的体积。另外，由于智能功率模块的一致性得到提高，使得智能功率模块的驱动算法要求大幅降低，从而提高了智能功率模块的普适性和健壮性，避免了因多个芯片组合导致的不一致性使智能功率模块的驱动算法不匹配而导致的系统失控。

此外，本发明的实施例还提出了一种智能功率模块，其包括上述的智能功率模块的驱动电路。

根据本发明的一个实施例，如图2所示，智能功率模块包括驱动电路10和开关电路。

其中，驱动电路10的第一高压信号输入端HIN1作为智能功率模块的U相上桥臂输入端UHIN，驱动电路10的第二高压信号输入端HIN2作为智能功率模块的V相上桥臂输入端VHIN，驱动电路10的第三高压信号输入端HIN3作为智能功率模块的W相上桥臂输入端WHIN。驱动电路10的第一低压信号输入端LIN1作为智能功率模块的U相下桥臂输入端ULIN，驱动电路10的第二低压信号输入端LIN2作为智能功率模块的V相下桥臂输入端VLIN，驱动电路10的第三低压信号输入端LIN3作为智能功率模块的W相下桥臂输入端WLIN。智能功率模块的六路输入端即U相上桥臂输入端UHIN、V相上桥臂输入端VHIN、W相上桥臂输入端WHIN和U相下桥臂输入端ULIN、V相下桥臂输入端VLIN、W相下桥臂输入端WLIN的输入信号可以为0V或者5V。驱动电路10的低压区供电电源正端VCC作为智能功率模块的低压区供电电源正端VDD，智能功率模块的低压区供电电源正端VDD的电压可以为15V。驱动电路10的低压区供电电源负端GND作为智能功率模块的低压区供电电源负端COM。驱动电路10的输出端与开关电路的输入端对应相连。

具体地，如图2所示，驱动电路10包括第一同步电平转换电路11、第二同步电平转换电路12和第三同步电平转换电路13，其中，第一同步电平转换电路11的低压区供电电源正端、第二同步电平转换电路12的低压区供电电源正端和第三同步电平转换电路13的低压区供电电源正端分别与驱动电路10的低压区供电电源正端VCC相连。第一同步电平转换电路11的低压区供电电源负端、第二同步电平转换电路12的低压区供电电源负端和第三同步电平转换电路13的低压区供电电源负端分别与驱动电路10的低压区供电电源负端GND相连。第一同步电平转换电路11的信号输入端与驱动电路10的第一高压信号输入端HIN1相连，第一同步电平转换电路11的高压区供电电源正端与驱动电路10的U相高压区的电源的正极即VB1端相连，第一同步电平转换电路11的高压区供电电源负端与驱动电路10的U相高压区的电源的负极即VS1端相连，第一同步电平转换电路11的输出端与驱动电路10的U相高压区的输出端即HO1端相连。由于第一同步电平转换电路11、第二同步电平转换电路12和第三同步电平转换电路13的电路结构相同，这里就不再描述第二同步电平转换电路12和第三同步电平转换电路13的电路结构。

如图2所示，开关电路具体包括第一功率开关管IGBT1、第三二极管D3、第二功率开关管IGBT2、第四二极管D4、第三功率开关管IGBT3、第五二极管D5、第四功率开关管IGBT4、第六二极管D6、第五功率开关管IGBT5、第七二极管D7、第六功率开关管IGBT6、第八二极管D8以及具有滤波作用的第一电容C1、第二电容C2和第三电容C3，其中，第一功率开关管IGBT1的基极与驱动电路10的U相高压区的输出端HO1相连，第一功率开关管IGBT1的集电极与第三二极管D3的阴极相连，并作为智能功率模块的高压输入端P，高压输入端P的电压可以为300V，第一功率开关管IGBT1的发射极与第三二极管D3的阳极相连后与驱动电路10的U相高压区的电源负极VS1相连，并作为智能功率模块的U相高压负输出端UVS。第二功率开关管IGBT2的基极与驱动电路10的U相低压区的输出端LO1相连，第二功率开关管IGBT2的集电极分别与第四二极管D4的阴极、驱动电路10的U相高压区的电源负极VS1相连，第二功率开关管IGBT2的发射极与第四二极管D4的阳极相连，并作为智能功率模块的U相低压参考端UN。第三功率开关管IGBT3的基极与驱动电路10的V相高压区的输出端HO2相连，第三功率开关管IGBT3的集电极分别与第五二极管D5的阴极、智能功率模块的高压输入端P相连，第三功率开关管IGBT3的发射极与第五二极管D5的阳极相连后与驱动电路10的V相高压区的电源负极VS2相连，并作为智能功率模块的V相高压负输出端VVS。第四功率开关管IGBT4的基极与驱动电路10的V相低压区的输出端LO2相连，第四功率开关管IGBT4的集电极分别与第六二极管D6的阴极、驱动电路10的V相高压区的电源负极VS2相连，第四功率开关管IGBT4的发射极与第六二极管D6的阳极相连，并作为智能功率模块的V相低压参考端VN。第五功率开关管IGBT5的基极与驱动电路10的W相高压区的输出端HO3相连，第五功率开关管IGBT5的集电极分别与第七二极管D7的阴极、智能功率模块的高压输入端P相连，第五功率开关管IGBT5的发射极与第七二极管D7的阳极相连后与驱动电路10的W相高压区的电源负极VS3相连，并作为智能功率模块的W相高压负输出端WVS。第六功率开关管IGBT6的基极与驱动电路10的W相低压区的输出端LO3相连，第六功率开关管IGBT6的集电极分别与第八二极管D8的阴极、驱动电路10的W相高压区的电源负极VS3相连，第六功率开关管IGBT6的发射极与第八二极管D8的阳极相连，并作为智能功率模块的W相低压参考端WN。并且，U相高压正输出端UVB和U相高压负输出端UVS之间并联有第一电容C1，V相高压正输出端VVB和V相高压负输出端VVS之间并联有第二电容C2，W相高压正输出端WVB和W相高压负输出端WVS之间并联有第三电容C3。

其中，驱动电路10将智能功率模块的六路输入端(UHIN、VHIN、WHIN和ULIN、VLIN、WLIN)的0V或5V的输入信号分别传输到U相高压区的输出端HO1、V相高压区的输出端HO2、W相高压区的输出端HO3和U相低压区的输出端LO1、V相低压区的输出端LO2、W相低压区的输出端LO3。U相高压区的输出端HO1的电平信号为U相高压区的电源负极VS1或者U相高压区的电源负极VS1+15V的电平信号，V相高压区的输出端HO2的电平信号为V相高压区的电源负极VS2或者V相高压区的电源负极VS2+15V的电平信号，W相高压区的输出端HO3的电平信号为W相高压区的电源负极VS3或者W相高压区的电源负极VS3+15V的电平信号，U相低压区的输出端LO1、V相低压区的输出端LO2、W相低压区的输出端LO3的电平信号为0V或15V的电平信号。

需要注意的是，同一相的输入信号不能同时为高电平，即U相上桥臂输入端UHIN和U相下桥臂输入端ULIN的输入信号，V相上桥臂输入端VHIN和V相下桥臂输入端VLIN的输入信号以及W相上桥臂输入端WHIN和W相下桥臂输入端WLIN的输入信号不能同时为高电平。

下面以U相为例来说明智能功率模块的工作原理。

如图2和图3所示，当智能功率模块上电工作时，U相下桥臂输入端ULIN、V相下桥臂输入端VLIN和W相下桥臂输入端WLIN的0-5V的输入信号通过低压电平转换电路(图中未具体示出)转换为0-15V的电平信号后，直接被传送到U相低压区的输出端LO1、V相低压区的输出端LO2和W相低压区的输出端LO3，而U相上桥臂输入端UHIN、V相上桥臂输入端VHIN和W相上桥臂输入端WHIN的0-5V的输入信号进入双脉冲发生电路101后，在输入信号的上升沿，在双脉冲发生电路101的第一输出端输出一个0-15V的第一窄脉冲信号，而在输入信号的下降沿，在双脉冲发生电路101的第二输出端输出一个0-15V的第二窄脉冲信号。

当智能功率模块初始上电时，触发器1031的输出端为低电平信号，此时选择开关K1的固定端与选择开关K1的第二选择端相连。

当智能功率模块的U相上桥臂输入端UHIN的输入信号的上升沿到来时，双脉冲发生电路101的第一输出端产生第一窄脉冲信号，使得第一DMOS管102瞬时导通，从而在第一二极管D1的阴极产生一个相对于驱动电路10的VS1端的瞬时低电平信号，该低电平信号通过第七非门NOT7和第八非门NOT8后输入到触发器1031中，使触发器1031置位，即在触发器1031的输出端产生高电平信号，此时，选择开关K1的固定端与选择开关K1的第一选择端相连。

当智能功率模块的U相上桥臂输入端UHIN的输入信号的下降沿到来时，双脉冲发生电路101的第二输出端产生第二窄脉冲信号，使得第一DMOS管102瞬时导通，从而在第一二极管D1的阴极产生一个相对于驱动电路10的VS1端的瞬时低电平信号，该低电平信号通过第五非门NOT5和第六非门NOT6后输入到触发器1031中，使触发器1031复位，即在触发器1031的输出端产生低电平信号，此时，选择开关K1的固定端与选择开关K1的第二选择端相连。

如此往复，使双脉冲发生电路101的信号输入端的输入信号被拆分成窄脉冲通过第一DMOS管102传送后，又被信号还原电路103重新还原成完整的信号，并且该还原的信号为相对于驱动电路10的U相高压区的电源的负极VS1的电平信号。高压区输出电路104将信号还原电路103的输出端的相对于驱动电路10的U相高压区的电源的负极VS1的电平信号进行放大，并输出电流能力在±500mA以上的电平信号至驱动电路10的U相高压区的输出端HO1，以控制后续开关电路中功率开关管的导通和关断。

因此，在智能功率模块的U相上桥臂输入端UHIN的输入信号的上升沿和下降沿各产生一个窄脉冲信号，两个窄脉冲信号控制第一DMOS管的导通。当第一DMOS管导通时，将低压区的0-5V的电平信号传递到高压区，并最终合成VS1或者VS1+15V的电平信号；当第一DMOS管截止时，第一DMOS管承受600V的电压，以实现高压区和低压区的隔离。

该智能功率模块通过上述的智能功率模块的驱动电路，有效地提高了一致性，并且降低了装配难度和成本，缩小了体积。另外，由于一致性得到提高，使得驱动算法要求大幅降低，从而提高了普适性和健壮性，避免了因多个芯片组合导致的不一致性使驱动算法不匹配而导致的系统失控。

流程图中或在此以其他方式描述的任何过程或方法描述可以被理解为，表示包括一个或更多个用于实现特定逻辑功能或过程的步骤的可执行指令的代码的模块、片段或部分，并且本发明的优选实施方式的范围包括另外的实现，其中可以不按所示出或讨论的顺序，包括根据所涉及的功能按基本同时的方式或按相反的顺序，来执行功能，这应被本发明的实施例所属技术领域的技术人员所理解。

在流程图中表示或在此以其他方式描述的逻辑和/或步骤，例如，可以被认为是用于实现逻辑功能的可执行指令的定序列表，可以具体实现在任何计算机可读介质中，以供指令执行系统、装置或设备(如基于计算机的系统、包括处理器的系统或其他可以从指令执行系统、装置或设备取指令并执行指令的系统)使用，或结合这些指令执行系统、装置或设备而使用。就本说明书而言，"计算机可读介质"可以是任何可以包含、存储、通信、传播或传输程序以供指令执行系统、装置或设备或结合这些指令执行系统、装置或设备而使用的装置。计算机可读介质的更具体的示例(非穷尽性列表)包括以下：具有一个或多个布线的电连接部(电子装置)，便携式计算机盘盒(磁装置)，随机存取存储器(RAM)，只读存储器(ROM)，可擦除可编辑只读存储器(EPROM或闪速存储器)，光纤装置，以及便携式光盘只读存储器(CDROM)。另外，计算机可读介质甚至可以是可在其上打印所述程序的纸或其他合适的介质，因为可以例如通过对纸或其他介质进行光学扫描，接着进行编辑、解译或必要时以其他合适方式进行处理来以电子方式获得所述程序，然后将其存储在计算机存储器中。

应当理解，本发明的各部分可以用硬件、软件、固件或它们的组合来实现。在上述实施方式中，多个步骤或方法可以用存储在存储器中且由合适的指令执行系统执行的软件或固件来实现。例如，如果用硬件来实现，和在另一实施方式中一样，可用本领域公知的下列技术中的任一项或他们的组合来实现：具有用于对数据信号实现逻辑功能的逻辑门电路的离散逻辑电路，具有合适的组合逻辑门电路的专用集成电路，可编程门阵列(PGA)，现场可编程门阵列(FPGA)等。

本技术领域的普通技术人员可以理解实现上述实施例方法携带的全部或部分步骤是可以通过程序来指令相关的硬件完成，所述的程序可以存储于一种计算机可读存储介质中，该程序在执行时，包括方法实施例的步骤之一或其组合。

此外，在本发明各个实施例中的各功能单元可以集成在一个处理模块中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个模块中。上述集成的模块既可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。所述集成的模块如果以软件功能模块的形式实现并作为独立的产品销售或使用时，也可以存储在一个计算机可读取存储介质中。

上述提到的存储介质可以是只读存储器，磁盘或光盘等。

在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。

尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同限定。

Claims (5)

1.一种智能功率模块的驱动电路，其特征在于，包括第一至第三同步电平转换电路，所述第一至第三同步电平转换电路的电路结构相同且每个同步电平转换电路包括：

双脉冲发生电路，所述双脉冲发生电路的电源正端与所述智能功率模块的低压区供电电源正端相连，所述双脉冲发生电路的电源负端与所述智能功率模块的低压区供电电源负端相连，所述双脉冲发生电路的信号输入端对应与所述智能功率模块的U、V、W相上桥臂输入端相连，所述双脉冲发生电路在其信号输入端输入信号的上升沿和下降沿分别产生第一窄脉冲信号和第二窄脉冲信号，其中，所述第一窄脉冲信号通过所述双脉冲发生电路的第一输出端输出，所述第二窄脉冲信号通过所述双脉冲发生电路的第二输出端输出；

第一DMOS管，所述第一DMOS管在所述第一窄脉冲信号或所述第二窄脉冲信号的控制下导通；

信号还原电路，所述信号还原电路的输入端与所述第一DMOS管的漏极相连，所述信号还原电路将所述第一窄脉冲信号和第二窄脉冲信号对应还原成相对于所述驱动电路的VS1端、VS2端、VS3端的电平信号；

高压区输出电路，所述高压区输出电路的输入端与所述信号还原电路的输出端相连，所述高压区输出电路对应将相对于所述驱动电路的VS1端、VS2端、VS3端的电平信号进行放大。

2.如权利要求1所述的智能功率模块的驱动电路，其特征在于，所述双脉冲发生电路的第一输出端与所述第一DMOS管的栅极之间还连接有串联的第一非门和第二非门，所述双脉冲发生电路的第二输出端与所述第一DMOS管的栅极之间还连接有串联的第三非门和第四非门。

3.如权利要求1所述的智能功率模块的驱动电路，其特征在于，所述信号还原电路具体包括：

第一电阻，所述第一电阻的一端与所述第一DMOS管的漏极相连，所述第一电阻的另一端对应与所述驱动电路的VB1端、VB2端、VB3端相连；

选择开关，所述选择开关的固定端分别与所述第一电阻的一端、所述第一DMOS管的漏极相连；

第一二极管，所述第一二极管的阴极与所述选择开关的固定端相连，所述第一二极管的阳极对应与所述驱动电路的VS1端、VS2端、VS3端相连；

串联的第五非门和第六非门，所述第五非门的输入端与所述选择开关的第一选择端相连，所述第五非门的输出端与所述第六非门的输入端相连；

串联的第七非门和第八非门，所述第七非门的输入端与所述选择开关的第二选择端相连，所述第七非门的输出端与所述第八非门的输入端相连；

触发器，所述触发器的第一输入端与所述第六非门的输出端相连，所述触发器的第二输入端与所述第八非门的输出端相连，所述触发器的输出端与所述选择开关的控制端相连后，与所述高压区输出电路的输入端相连。

4.如权利要求1-3中任一项所述的智能功率模块的驱动电路，其特征在于，通过所述第一DMOS管截止以对所述驱动电路的高压区和低压区进行隔离。

5.一种智能功率模块，其特征在于，包括权利要求1-4中任一项所述的智能功率模块的驱动电路。