CN204886739U - 智能功率模块电路 - Google Patents

Abstract

本实用新型提供了一种智能功率模块电路，包括：三相同步电平转换电路，每一相同步电平转换电路的输入端连接至智能功率模块电路中对应相的上桥臂信号输入端，输出端连接至智能功率模块电路的三相高压区中对应相的信号输出端，每一相同步电平转换电路的高压区供电电源正端和负端分别连接至对应相的高压区电源的正极和负极，每一相同步电平转换电路的低压区供电电源正端和负端分别连接至对应相的低压区电源的正极和负极，每一相同步电平转换电路的受控端作为智能功率模块电路的控制端；其中，每一相同步电平转换电路包含有用于隔离低压区电源和高压区电源的DMOS管，当每一相同步电平转换电路的受控端的连接部件不同时，所述DMOS管的导通时间不同。

Description

智能功率模块电路

技术领域

本实用新型涉及智能功率模块技术领域，具体而言，涉及一种智能功率模块电路。

背景技术

智能功率模块(IntelligentPowerModule，简称IPM)是一种将电力电子分立器件和集成电路技术集成在一起的功率驱动器，智能功率模块包含功率开关器件和高压驱动电路，并带有过电压、过电流和过热等故障检测电路。智能功率模块的逻辑输入端接收主控制器的控制信号，输出端驱动压缩机或后续电路工作，同时将检测到的系统状态信号送回主控制器。相对于传统分立方案，智能功率模块具有高集成度、高可靠性、自检和保护电路等优势，尤其适合于驱动电机的变频器及各种逆变电源，是变频调速、冶金机械、电力牵引、伺服驱动、变频家电的理想电力电子器件。

相关技术中提出的智能功能模块的电路结构如图1所示，以下以U相为例说明智能功率模块100的工作状态：

在实际工作中，低压区的输入信号ULIN、VLIN、WLIN的0～5V的信号通过低压电平转换电路转换为0～15V的逻辑后直接被传到LO1、LO2、LO3端，而UHIN、VHIN、WHIN的0～5V的信号进入双脉冲发生电路9102后，在信号的上升沿，双脉冲发生电路9102的第一输出端输出一个0～15V的脉冲，在信号的下降沿，双脉冲发生电路9102的第二输出端输出一个0～15V的脉冲；在脉冲的作用下，非门9108的输出端和非门9114的输出端的电平分别发生变化，在高压区输出电路9115中重新整合，在高压区输出电路9115的输出端形成一个与输入信号同相且相对于VS1大小为VS1～VS1+15V的信号，在此，当UVS为接近0V时，将信号转换为0～15V的逻辑信号，当UVS为接近600V时，将信号转换为600V～615V的逻辑信号。

高压DMOS管9104和高压DMOS管9110用于隔离来自VB1的高压与VCC的低压，之所以需要利用双脉冲发生电路9102分别发生脉冲信号是希望高压DMOS管9104和高压DMOS管9110的导通时间尽量短、发热尽量少。一般来说，输入信号的宽度在1μs以上，有时会超过5μs，如果一直让高压DMOS管9104导通，将产生巨大的热量使HVIC(HighVoltageIntegratedCircuit，高压集成电路)管101的主要电参数发生偏移，严重时会引起HVIC管101失控，从而使智能功率模块100处于非正常工作状态而引起系统瘫痪，所以，在现行技术中需要引入双脉冲发生电路9102，在输入信号的上升沿和下降沿各产生一个250ns左右的脉冲信号，分别使高压DMOS管9104和高压DMOS管9110短时间导通，避免了HVIC管101的发热。

但是，因为双脉冲发生电路9102的结构较为复杂，而且对于不同工艺的高压DMOS管，驱动的方式和脉宽都需有所变化才能保证电路设计的健壮性，往往需要进行多次流片尝试才能获得与HVIC应用和HVIC流片工艺都匹配的设计，在时间成本和开发成本上都造成浪费，并且，随着时间的推移，控制脉冲宽度的电容等被动器件发生老化后，有可能造成脉冲宽度过窄的情况，使高压DMOS管未能获得足够的导通时间而造成HVIC管输出异常，降低了智能功率模块的使用寿命，而缺乏寿终保护的智能功率模块更有可能造成失控爆炸能恶劣后果。

因此，如何能够在对智能功能模块内的高压DMOS管的通断时间进行灵活控制的前提下，有效降低智能功率模块内部电路的设计难度成为亟待解决的技术问题。

实用新型内容

本实用新型旨在至少解决现有技术或相关技术中存在的技术问题之一。

为此，本实用新型的一个目的在于提出了一种新的智能功率模块电路，可以在对智能功能模块内的高压DMOS管的通断时间进行灵活控制的前提下，有效降低智能功率模块内部电路的设计难度。

为实现上述目的，根据本实用新型的第一方面的实施例，提出了一种智能功率模块电路，包括：三相同步电平转换电路，所述三相同步电平转换电路中的每一相同步电平转换电路的输入端连接至所述智能功率模块电路中对应相的上桥臂信号输入端，所述每一相同步电平转换电路的输出端连接至所述智能功率模块电路的三相高压区中对应相的信号输出端，所述每一相同步电平转换电路的高压区供电电源正端和负端分别连接至所述智能功率模块电路中对应相的高压区电源的正极和负极，所述每一相同步电平转换电路的低压区供电电源正端和负端分别连接至所述智能功率模块电路中对应相的低压区电源的正极和负极，所述每一相同步电平转换电路的受控端作为所述智能功率模块电路的控制端；其中，所述每一相同步电平转换电路包含有用于隔离所述低压区电源和所述高压区电源的DMOS管，当所述每一相同步电平转换电路的受控端的连接部件不同时，所述DMOS管的导通时间不同。

根据本实用新型的实施例的智能功率模块电路，通过设置同步电平转换电路，且同步电平转换电路的受控端的连接部件不同时，DMOS管的导通时间不同，使得在智能功能模块内部无需进行双脉冲处理，大幅简化了智能功能模块内部电路的设计难度，同时由于可以通过在同步电平转换电路的受控端连接不同的部件来控制DMOS管的导通时间，因此使得智能功率模块的外围电路设计更加灵活，适用性更强，并且能够实现在智能功率模块的外部来对DMOS管的导通时间进行控制。

根据本实用新型的上述实施例的智能功率模块电路，还可以具有以下技术特征：

根据本实用新型的一个实施例，所述每一相同步电平转换电路包括：输入电路，所述输入电路的供电电源正端和负端分别连接至所述每一相同步电平转换电路的低压区供电电源正端和负端，所述输入电路的输入端作为所述每一相同步电平转换电路的输入端，所述输入电路用于升高所述每一相同步电平转换电路的低压区供电电源的电压并输出至后续电路；第一非门，所述第一非门的输入端连接至所述输入电路的输出端；第二非门，所述第二非门的输入端连接至所述第一非门的输出端，所述第二非门的输出端连接至第一或门的第一输入端、第三非门的输入端和第一模拟开关的第一端；第二模拟开关，所述第二模拟开关的第一端连接至所述第一或门的第二输入端，所述第二模拟开关的第二端连接至第四非门的输入端，所述第四非门的输出端连接至第五非门的输入端，所述第二模拟开关的第二端连接至第六非门的输入端，所述第六非门的输出端连接至第三模拟开关的控制端；RS触发器，所述RS触发器的S端连接至所述第三非门的输出端和所述第二模拟开关的控制端，所述RS触发器的R端连接至所述第五非门的输出端，所述RS触发器的Q端连接至所述第一模拟开关的控制端；第一JK触发器，所述第一JK触发器的CP端连接至所述第一或门的输出端，所述第一JK触发器的J端和K端均连接至所述输入电路的供电电源正端，所述JK触发器的Q端连接至所述第三模拟开关的第一端；第二或门，所述第二或门的第一输入端连接至所述第三模拟开关的第二端，所述第二或门的第二输入端连接至所述第一模拟开关的第二端；第一DMOS管，所述第一DMOS管的栅极连接至所述第二或门的输出端，所述第一DMOS管的漏极连接至第一电阻的第一端，所述第一电阻的第二端作为所述每一相同步电平转换电路的高压区供电电源正端，所述第一DMOS管的衬底和源极相连并连接至所述输入电路的供电电源负端；第七非门，所述第七非门的输入端连接至所述第一DMOS管的漏极，所述第七非门的输出端连接至NMOS管的栅极，所述NMOS管的漏极连接至第二电阻的第一端，所述第二电阻的第二端连接至第三电阻的第一端，所述第三电阻的第二端连接至所述第一电阻的第二端，所述NMOS管的衬底和源极相连并连接至第二DMOS管的漏极，所述第二DMOS管的栅极连接至所述第二或门的输出端，所述第二DMOS管的衬底和源极相连并连接至第四电阻的第一端，所述第四电阻的第二端连接至所述输入电路的供电电源负端；第二JK触发器，所述第二JK触发器的CP端连接至所述第七非门的输出端，所述第二JK触发器的J端和K端均连接至所述第一电阻的第二端；电压比较器，所述比较器的输出端连接至所述第六非门的输入端，所述电压比较器的正输入端连接至所述第四电阻的第一端，并作为所述每一相同步电平转换电路的受控端，所述电压比较器的负输入端连接至电压源的正极，所述电压源的负极连接至所述输入电路的供电电源负端；输出电路，所述输出电路的供电电源正端连接至所述第一电阻的第二端，所述输出电路的供电电源负端作为所述每一相同步电平转换电路的高压区供电电源负端，所述输出电路的输入端连接至所述第二JK触发器的Q端，所述输出电路的输出端作为所述每一相同步电平转换电路的输出端，所述输出电路用于将所述输出电路的输入端输入的信号同相位转换到所述输出电路的输出端，所述每一相同步电平转换电路的高压区供电电源负端连接至二极管的阳极，所述二极管的阴极连接至所述第七非门的输入端。

根据本实用新型的另一个实施例，所述每一相同步电平转换电路包括：输入电路，所述输入电路的供电电源正端和负端分别连接至所述每一相同步电平转换电路的低压区供电电源正端和负端，所述输入电路的输入端作为所述每一相同步电平转换电路的输入端，所述输入电路用于升高所述每一相同步电平转换电路的低压区供电电源的电压并输出至后续电路；第一非门，所述第一非门的输入端连接至所述输入电路的输出端；第二非门，所述第二非门的输入端连接至所述第一非门的输出端，所述第二非门的输出端连接至第一或门的第一输入端、第三非门的输入端和第一模拟开关的第一端；第二模拟开关，所述第二模拟开关的第一端连接至所述第一或门的第二输入端，所述第二模拟开关的第二端连接至第四非门的输入端，所述第四非门的输出端连接至第五非门的输入端，所述第二模拟开关的第二端连接至第六非门的输入端，所述第六非门的输出端连接至第三模拟开关的控制端；RS触发器，所述RS触发器的S端连接至所述第三非门的输出端和所述第二模拟开关的控制端，所述RS触发器的R端连接至所述第五非门的输出端，所述RS触发器的Q端连接至所述第一模拟开关的控制端；第一JK触发器，所述第一JK触发器的CP端连接至所述第一或门的输出端，所述第一JK触发器的J端和K端均连接至所述输入电路的供电电源正端，所述JK触发器的Q端连接至所述第三模拟开关的第一端；第二或门，所述第二或门的第一输入端连接至所述第三模拟开关的第二端，所述第二或门的第二输入端连接至所述第一模拟开关的第二端；第一DMOS管，所述第一DMOS管的栅极连接至所述第二或门的输出端，所述第一DMOS管的漏极连接至第一电阻的第一端，所述第一电阻的第二端作为所述每一相同步电平转换电路的高压区供电电源正端，所述第一DMOS管的衬底和源极相连并连接至所述输入电路的供电电源负端；第七非门，所述第七非门的输入端连接至所述第一DMOS管的漏极，所述第七非门的输出端连接至NMOS管的栅极，所述NMOS管的漏极连接至第二电阻的第一端，所述第二电阻的第二端连接至第三电阻的第一端，所述第三电阻的第二端连接至所述第一电阻的第二端，所述NMOS管的衬底和源极相连并连接至第二DMOS管的漏极，所述第二DMOS管的栅极连接至所述第二或门的输出端，所述第二DMOS管的衬底和源极相连并连接至第四电阻的第一端，所述第四电阻的第二端作为所述每一相同步电平转换电路的受控端；第二JK触发器，所述第二JK触发器的CP端连接至所述第七非门的输出端，所述第二JK触发器的J端和K端均连接至所述第一电阻的第二端；电压比较器，所述比较器的输出端连接至所述第六非门的输入端，所述电压比较器的正输入端连接至所述第四电阻的第一端，所述电压比较器的负输入端连接至电压源的正极，所述电压源的负极连接至所述输入电路的供电电源负端；输出电路，所述输出电路的供电电源正端连接至所述第一电阻的第二端，所述输出电路的供电电源负端作为所述每一相同步电平转换电路的高压区供电电源负端，所述输出电路的输入端连接至所述第二JK触发器的Q端，所述输出电路的输出端作为所述每一相同步电平转换电路的输出端，所述输出电路用于将所述输出电路的输入端输入的信号同相位转换到所述输出电路的输出端，所述每一相同步电平转换电路的高压区供电电源负端连接至二极管的阳极，所述二极管的阴极连接至所述第七非门的输入端。

根据本实用新型的一个实施例，所述第二电阻为负温度系数电阻，所述第三电阻为正温度系数电阻。

根据本实用新型的一个实施例，还包括：三相上桥臂电路，所述三相上桥臂电路中的每一相上桥臂电路的输入端连接至所述智能功率模块电路的三相高压区中对应相的信号输出端；三相下桥臂电路，所述三相下桥臂电路中的每一相下桥臂电路的输入端连接至所述智能功率模块电路的三相低压区中对应相的信号输出端。

根据本实用新型的一个实施例，所述每一相上桥臂电路包括：第一功率开关管和第一二极管，所述第一二极管的阳极连接至所述第一功率开关管的发射极，所述第一二极管的阴极连接至所述第一功率开关管的集电极，所述第一功率开关管的集电极连接至所述智能功率模块电路的高电压输入端，所述第一功率开关管的基极作为所述每一相上桥臂电路的输入端。

其中，第一功率开关管可以是IGBT(InsulatedGateBipolarTransistor，绝缘栅双极型晶体管)。

根据本实用新型的一个实施例，所述每一相下桥臂电路包括：第二功率开关管和第二二极管，所述第二二极管的阳极连接至所述第二功率开关管的发射极，所述第二二极管的阴极连接至所述第二功率开关管的集电极，所述第二功率开关管的集电极连接至对应的上桥臂电路中的所述第一二极管的阳极，所述第二功率开关管的基极作为所述每一相下桥臂电路的输入端。

其中，第二功率开关管可以是IGBT(InsulatedGateBipolarTransistor，绝缘栅双极型晶体管)。

根据本实用新型的一个实施例，所述每一相下桥臂电路中的所述第二功率开关管的发射极作为所述智能功率模块电路的对应相的低电压参考端。

根据本实用新型的一个实施例，所述智能功率模块的高电压输入端的电压为300V。

根据本实用新型的一个实施例，所述智能功率模块电路中每一相的高压区供电电源正端和高压区供电电源负端之间连接有滤波电容。

本实用新型的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本实用新型的实践了解到。

附图说明

本实用新型的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：

图1示出了相关技术中的智能功率模块电路的结构示意图；

图2示出了根据本实用新型的实施例的智能功率模块电路的结构示意图；

图3示出了根据本实用新型的一个实施例的同步电平转换电路的结构示意图；

图4示出了根据本实用新型的另一个实施例的同步电平转换电路的结构示意图。

具体实施方式

为了能够更清楚地理解本实用新型的上述目的、特征和优点，下面结合附图和具体实施方式对本实用新型进行进一步的详细描述。需要说明的是，在不冲突的情况下，本申请的实施例及实施例中的特征可以相互组合。

在下面的描述中阐述了很多具体细节以便于充分理解本实用新型，但是，本实用新型还可以采用其他不同于在此描述的其他方式来实施，因此，本实用新型的保护范围并不受下面公开的具体实施例的限制。

图2示出了根据本实用新型的实施例的智能功率模块电路的结构示意图。

如图2所示，根据本实用新型的实施例的智能功率模块电路，包括：HVIC管6101，其中，HVIC管6101的VCC端作为智能功率模块4100的低压区供电电源正端VDD，VDD一般为15V；HVIC管6101的HIN1端作为智能功率模块4100的U相上桥臂输入端UHIN；HVIC管6101的HIN2端作为智能功率模块4100的V相上桥臂输入端VHIN；HVIC管6101的HIN3端作为智能功率模块4100的W相上桥臂输入端WHIN；HVIC管6101的LIN1端作为智能功率模块4100的U相下桥臂输入端ULIN；HVIC管6101的LIN2端作为智能功率模块4100的V相下桥臂输入端VLIN；HVIC管6101的LIN3端作为智能功率模块4100的W相下桥臂输入端WLIN。

智能功率模块4100的U、V、W三相的六路输入接收0V或5V的输入信号。

HVIC管6101的GND端作为智能功率模块4100的低压区供电电源负端COM。

HVIC管6101的各管脚说明如下：

VCC为HVIC管6101的供电电源正端，GND为HVIC管6101的供电电源负端，VCC-GND电压一般为15V；VB1和VS1分别为U相高压区的电源的正极和负极，HO1为U相高压区的输出端；VB2和VS2分别为V相高压区的电源的正极和负极，HO2为V相高压区的输出端；VB3和VS3分别为U相高压区的电源的正极和负极，HO3为W相高压区的输出端；LO1、LO2、LO3分别为U相、V相、W相低压区的输出端。

HVIC管6101的内部电路结构如下所述：

VCC端与U相同步电平转换电路4101、V相同步电平转换电路4201、W相同步电平转换电路4301的低压区供电电源正端相连；COM端与所述U相同步电平转换电路4101、所述V相同步电平转换电路4201、所述W相同步电平转换电路4301的低压区供电电源负端相连；HIN1端与所述U相同步电平转换电路4101的信号输入端相连，HIN2端与所述V相同步电平转换电路4201的信号输入端相连，HIN3端与所述W相同步电平转换电路4301的信号输入端相连；VB1端与所述U相同步电平转换电路4101的高压区供电电源正端相连，VB2端与所述V相同步电平转换电路4201的高压区供电电源正端相连，VB3端与所述W相同步电平转换电路4301的高压区供电电源正端相连；VS1端与所述U相同步电平转换电路4101的高压区供电电源负端相连，VS2端与所述V相同步电平转换电路4201的高压区供电电源负端相连，VS3端与所述W相同步电平转换电路4301的高压区供电电源负端相连。

所述U相同步电平转换电路4101的输出端与HO1端相连，所述V相同步电平转换电路4201的输出端与HO2端相连，所述W相同步电平转换电路4301的输出端与HO3端相连；所述U相同步电平转换电路4101的受控端与UC端相连，所述V相同步电平转换电路4201的受控端与VC端相连，所述W相同步电平转换电路4301的受控端与WC端相连。

HVIC管6101的外部电路结构如下所述：

HVIC管6101的VB1端连接电容4131的一端，并作为智能功率模块4100的U相高压区供电电源正端UVB；HVIC管6101的HO1端与U相上桥臂IGBT管4121的栅极相连；HVIC管6101的VS1端与IGBT管4121的射极、FRD(FastRecoveryDiode，快恢复二极管)管4111的阳极、U相下桥臂IGBT管4124的集电极、FRD管4114的阴极、电容4131的另一端相连，并作为智能功率模块100的U相高压区供电电源负端UVS。

HVIC管6101的VB2端连接电容4132的一端，并作为智能功率模块4100的V相高压区供电电源正端VVB；HVIC管6101的HO2端与V相上桥臂IGBT管4122的栅极相连；HVIC管6101的VS2端与IGBT管4122的射极、FRD管4112的阳极、V相下桥臂IGBT管4125的集电极、FRD管4115的阴极、电容4132的另一端相连，并作为智能功率模块4100的V相高压区供电电源负端VVS。

HVIC管6101的VB3端连接电容4133的一端，并作为智能功率模块4100的W相高压区供电电源正端WVB；HVIC管6101的HO3端与W相上桥臂IGBT管4123的栅极相连；HVIC管6101的VS3端与IGBT管4123的射极、FRD管4113的阳极、W相下桥臂IGBT管4126的集电极、FRD管4116的阴极、电容4133的另一端相连，并作为智能功率模块4100的W相高压区供电电源负端WVS。

HVIC管6101的LO1端与IGBT管4124的栅极相连；HVIC管6101的LO2端与IGBT管4125的栅极相连；HVIC管6101的LO3端与IGBT管4126的栅极相连；IGBT管4124的射极与FRD管4114的阳极相连，并作为智能功率模块4100的U相低电压参考端UN；IGBT管4125的射极与FRD管4115的阳极相连，并作为智能功率模块4100的V相低电压参考端VN；IGBT管4126的射极与FRD管4116的阳极相连，并作为智能功率模块4100的W相低电压参考端WN。

IGBT管4121的集电极、FRD管4111的阴极、IGBT管4122的集电极、FRD管4112的阴极、IGBT管4123的集电极、FRD管4113的阴极相连，并作为智能功率模块4100的高电压输入端P，P一般接300V。

其中，电容4131、电容4132和电容4133主要起滤波作用。

HVIC管6101的作用是：

将输入端HIN1、HIN2、HIN3和LIN1、LIN2、LIN3的0或5V的逻辑输入信号分别传到输出端HO1、HO2、HO3和LO1、LO2、LO3，其中HO1是VS1或VS1+15V的逻辑输出信号、HO2是VS2或VS2+15V的逻辑输出信号、HO3是VS3或VS3+15V的逻辑输出信号，LO1、LO2、LO3是0或15V的逻辑输出信号；同一相的输入信号不能同时为高电平，即HIN1和LIN1、HIN2和LIN2、HIN3和LIN3不能同时为高电平。

U相同步电平转换电路4101、V相同步电平转换电路4201、W相同步电平转换电路4301的功能是：

低压区不对输入信号进行处理，直接控制高压DMOS管通断开始时间，将信号传到高压区，通过高压区的判断电路控制高压DMOS管的通断结束时间，在此，开始时间与结束时间的间隔远小于输入信号的宽度；根据不同的设计需要，UP、VP、WP直接与COM相连就可工作，或UP、VP、WP直接悬空就可工作，也可外部接电容或电阻后再与COM相连，用于调节开始时间与结束时间的间隔，以适应不同应用场合需要。

从以上分析可以看出本实用新型的有益效果：

低压区不需要对输入信号进行双脉冲处理，大幅简化了HVIC管内部电路的设计难度，而对高压DMOS管通断的控制可以外部进行，使智能功率模块的外围电路设计更加灵活，普适性更强，应用部门可根据不同集成电路工艺的特性进行调节，使智能功率模块达到所需的运行效果。

以下结合图3和图4详细说明本实用新型的实施例的同步电平转换电路的结构示意图，其中，U相同步电平转换电路4101、V相同步电平转换电路4201、W相同步电平转换电路4301的结构是完全相同的，因此以下以U相同步电平转换电路4101为例详细说明本实用新型提出的同步电平转换电路的内部结构：

如图3所示，VCC连接输入电路5001的供电正源正端；HIN1连接输入电路5001的输入端；GND连接输入电路5001的供电电源负端；输入电路5001的输出端连接非门5002的输入端，非门5002的输出端与非门5003的输入端相连；非门5003的输出端与模拟开关5009的固定端、或门5004的其中一个输入端、非门5005的输入端相连；

模拟开关5009的活动端与或门5010的其中一个输入端相连；

或门5004的输出端与JK触发器5011的CP端相连，JK触发器5011的J端和K端接VCC，JK触发器5011的供电电源正端接VCC，JK触发器5011的供电电源负端接GND，JK触发器5011的Q输出端连接模拟开关5026的固定端；

模拟开关5026的活动端连接或门5010的另一输入端；

非门5005的输出端连接RS触发器5008的S端和模拟开关5025的控制端；

RS触发器5008的Q端连接模拟开关5009的控制端；

或门5010的输出端与高压DMOS管5012的栅极、高压DMOS管5016的栅极相连；

高压DMOS管5012的衬底与源极相连并接GND，高压DMOS管5016的衬底与源极相连并接GND；

高压DMOS管5012的漏极接电阻5017的一端、二极管5018的阴极和非门5019的输入端；

电阻5017的另一端接VB1；

二极管5018的阳极接VS1；

非门5019的输出端接NMOS管5020的栅极、JK触发器5023的CP端；

NMOS管5020的衬底与源极相连并接高压DMOS管5016的漏极；

NMOS管5020的漏极接电阻5021的一端，电阻5021的另一端接电阻5022的一端，电阻5022的另一端接VB1；

JK触发器5023的J端和K端相连并接VB1；

JK触发器5023的供电电源正端接VB1，JK触发器5023的供电电源负端接VS1；

JK触发器5023的Q端接输出电路5024的输入端；

输出电路5024的供电电源正端接VB1，输出电路5024的供电电源负端接VS1；

输出电路5024的输出端接HO1；

高压DMOS管5016的栅极与衬底相连并接电压比较器5013的正输入端和电阻5015的一端，并作为UC端；

电阻5015的另一端接GND；

电压比较器5013的负输入端接电压源5014的正端，电压源5014的负端接GND；

电压比较器5013的输出端接模拟开关5025的活动端、非门5027的输入端和非门5006的输入端；

非门5027的输出端与模拟开关5026的控制端相连；

非门5006的输出端接非门5007的输入端，非门5007的输出端接RS触发器5008的R端；

模拟开关5025的固定端接或门5004的另一输入端。

以下说明该具体实施例的工作原理：

输入电路5001的作用是将0～5V的HIN1的输入信号在输入电路5001的输出端转换成0～15V的信号。

输出电路5024的作用是将输出电路5024的输入端信号同相位转换到输出电路5024的输出端，但其电流能力根据应用场合需要增大到500mA～2A。

U相同步电平转换电路4101初始上电时，输入电路5001的输入端为低电平，因此输入电路5001的输出端为低电平，从而RS触发器5008的输出端为高电平，模拟开关5009闭合；并且，因为非门5005输出高电平，所以模拟开关5025闭合；

电压比较器5013的输出端为低电平，从而非门5027输出高电平，模拟开关5026闭合；

JK触发器5011的Q输出端初始值为低电平；

JK触发器5023的Q输出端初始值为低电平；

当HIN1的上升沿来临后：

在U相同步电平转换电路4101的输出端输出高电平，此时模拟开关5025断开；

高压DMOS管5012开通，电流从VB1通过电阻5017流过开通的高压DMOS管5012，高压DMOS管5012的漏极电压从VB1降到VS1-0.7V，则非门5019的输入端从相对于VS1的高电平变为低电平，从而使非门5019输出高电平，使NMOS管5020导通，从而，电流经过电阻5022、电阻5021、NMOS管5020、高压DMOS管5016后流过电阻5015，电阻5015产生的压降大于电压源5014，使电压比较器5013的输出端输出高电平，使非门5007输出高电平，RS触发器5008的Q端输出低电平，使模拟开关5009断开；

从而高压DMOS管5012和高压DMOS管5016关断，非门5019的输出端从高电平变为低电平，从而NMOS管5020关断并且，因为JK触发器5023的CP端出现下降沿，使JK触发器5023的Q输出端从输出低电平变为输出高电平；

而这时，电压比较器5013的输出端为低电平，非门5027输出高电平，模拟开关5026闭合。

当HIN1的下降沿来临后：

非门5004的输出端从高电平变为低电平，JK触发器5011的CP端出现下降沿，使JK触发器5023的Q输出端输出高电平；并且由于非门5005输出高电平，模拟开关5025闭合；

高压DMOS管5012开通，电流从VB1通过电阻5017流过开通的高压DMOS管5012，高压DMOS管5012的漏极电压从VB1降到VS1-0.7V，则非门5019的输入端从相对于VS1的高电平变为低电平，从而使非门5019输出高电平，使NMOS管5020导通，从而，电流经过电阻5022、电阻5021、NMOS管5020、高压DMOS管5016后流过电阻5015，电阻5015产生的压降大于电压源5014，使电压比较器5013的输出端输出高电平，使非门5027输出低电平，使模拟开关5026断开；

从而高压DMOS管5012和高压DMOS管5016关断，非门5019的输出端从高电平变为低电平，从而NMOS管5020关断并且，因为JK触发器5023的CP端出现下降沿，使JK触发器5023的Q输出端从输出高电平变为输出低电平；

而这时，电压比较器5013的输出端从高电平变为低电平，使或门5004的输出端从高电平变为低电平，即JK触发器5011的CP端出现下降沿，使JK触发器5011的Q输出端从高电平变为低电平；

即，当HIN1的下降沿来临后，电路各模拟开关和触发器的状态又回到初始状态；如此往复，而JK触发器5023的Q输出端在高压区如实输出了与HIN1同相同宽的波形。

在此，电阻5022和电阻5021分别为正温度系数电阻和负温度系数电阻，用于补偿因温度变化引起的电流漂移，在本实施例中，对电压源5014的设计值和电阻5015的设计值进行控制，即可实现UC悬空也能使电路正常工作，根据不同的BCD工艺或SOI工艺，电压源5014的设计值和电阻5015的设计值可能有所不同，一边来说，典型值为：电压源5014的设计值0.5V，阻5015的设计值50kΩ。

因为应用环境或衰减，若需要增加高压DMOS管5012的导通时间使，可通过在UC端和GND端间接一个电容来实现；若需要减小高压DMOS管5012的导通时间使，可通过在UC端和GND端间接一个电阻来实现。

本实用新型提出的另一个实施例的同步电平转换电路的结构如图4所示，VCC连接输入电路5001的供电正源正端；

HIN1连接输入电路5001的输入端；

GND连接输入电路5001的供电电源负端；

输入电路5001的输出端连接非门5002的输入端，非门5002的输出端与非门5003的输入端相连；

非门5003的输出端与模拟开关5009的固定端、或门5004的其中一个输入端、非门5005的输入端相连；

模拟开关5009的活动端与或门5010的其中一个输入端相连；

或门5004的输出端与JK触发器5011的CP端相连；

JK触发器5011的J端和K端接VCC；

JK触发器5011的供电电源正端接VCC；

JK触发器5011的供电电源负端接GND；

JK触发器5011的Q输出端连接模拟开关5026的固定端；

模拟开关5026的活动端连接或门5010的另一输入端；

非门5005的输出端连接RS触发器5008的S端和模拟开关5025的控制端；

RS触发器5008的Q端连接模拟开关5009的控制端；

或门5010的输出端与高压DMOS管5012的栅极、高压DMOS管5016的栅极相连；

高压DMOS管5012的衬底与源极相连并接GND，高压DMOS管5016的衬底与源极相连并接GND；

高压DMOS管5012的漏极接电阻5017的一端、二极管5018的阴极和非门5019的输入端；

电阻5017的另一端接VB1；

二极管5018的阳极接VS1；

非门5019的输出端接NMOS管5020的栅极、JK触发器5023的CP端；

NMOS管5020的衬底与源极相连并接高压DMOS管5016的漏极；

NMOS管5020的漏极接电阻5021的一端，电阻5021的另一端接电阻5022的一端，电阻5022的另一端接VB1；

JK触发器5023的J端和K端相连并接VB1；

JK触发器5023的供电电源正端接VB1，JK触发器5023的供电电源负端接VS1；

JK触发器5023的Q端接输出电路5024的输入端；

输出电路5024的供电电源正端接VB1，输出电路5024的供电电源负端接VS1；

输出电路5024的输出端接HO1；

高压DMOS管5016的栅极与衬底相连接电压比较器5013的正输入端和电阻5015的一端；

电阻5015的另一端作为UC端；

电压比较器5013的负输入端接电压源5014的正端；

电压源5014的负端接GND；

电压比较器5013的输出端接模拟开关5025的活动端、非门5027的输入端和非门5006的输入端；

非门5027的输出端与模拟开关5026的控制端相连；

非门5006的输出端接非门5007的输入端，非门5007的输出端接RS触发器5008的R端；

模拟开关5025的固定端接或门5004的另一输入端。

在本实施例中，UC端直接接GND即与第一个实施例的结构和工作原理完全相同，所不同的是，若需要增加高压DMOS管5012的导通时间使，是通过在UC端和GND端间接一个电阻或电容来实现，并且不能通过外部控制来减小高压DMOS管5012的导通时间。

以上结合附图详细说明了本实用新型的技术方案，本实用新型提出了一种新的智能功率模块电路，可以在对智能功能模块内的高压DMOS管的通断时间进行灵活控制的前提下，有效降低智能功率模块内部电路的设计难度。

以上所述仅为本实用新型的优选实施例而已，并不用于限制本实用新型，对于本领域的技术人员来说，本实用新型可以有各种更改和变化。凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。

Claims (10)

1.一种智能功率模块电路，其特征在于，包括：

三相同步电平转换电路，所述三相同步电平转换电路中的每一相同步电平转换电路的输入端连接至所述智能功率模块电路中对应相的上桥臂信号输入端，所述每一相同步电平转换电路的输出端连接至所述智能功率模块电路的三相高压区中对应相的信号输出端，所述每一相同步电平转换电路的高压区供电电源正端和负端分别连接至所述智能功率模块电路中对应相的高压区电源的正极和负极，所述每一相同步电平转换电路的低压区供电电源正端和负端分别连接至所述智能功率模块电路中对应相的低压区电源的正极和负极，所述每一相同步电平转换电路的受控端作为所述智能功率模块电路的控制端；

其中，所述每一相同步电平转换电路包含有用于隔离所述低压区电源和所述高压区电源的DMOS管，当所述每一相同步电平转换电路的受控端的连接部件不同时，所述DMOS管的导通时间不同。

2.根据权利要求1所述的智能功率模块电路，其特征在于，所述每一相同步电平转换电路包括：

输入电路，所述输入电路的供电电源正端和负端分别连接至所述每一相同步电平转换电路的低压区供电电源正端和负端，所述输入电路的输入端作为所述每一相同步电平转换电路的输入端，所述输入电路用于升高所述每一相同步电平转换电路的低压区供电电源的电压并输出至后续电路；

第一非门，所述第一非门的输入端连接至所述输入电路的输出端；

第二非门，所述第二非门的输入端连接至所述第一非门的输出端，所述第二非门的输出端连接至第一或门的第一输入端、第三非门的输入端和第一模拟开关的第一端；

第二模拟开关，所述第二模拟开关的第一端连接至所述第一或门的第二输入端，所述第二模拟开关的第二端连接至第四非门的输入端，所述第四非门的输出端连接至第五非门的输入端，所述第二模拟开关的第二端连接至第六非门的输入端，所述第六非门的输出端连接至第三模拟开关的控制端；

RS触发器，所述RS触发器的S端连接至所述第三非门的输出端和所述第二模拟开关的控制端，所述RS触发器的R端连接至所述第五非门的输出端，所述RS触发器的Q端连接至所述第一模拟开关的控制端；

第一JK触发器，所述第一JK触发器的CP端连接至所述第一或门的输出端，所述第一JK触发器的J端和K端均连接至所述输入电路的供电电源正端，所述JK触发器的Q端连接至所述第三模拟开关的第一端；

第二或门，所述第二或门的第一输入端连接至所述第三模拟开关的第二端，所述第二或门的第二输入端连接至所述第一模拟开关的第二端；

第一DMOS管，所述第一DMOS管的栅极连接至所述第二或门的输出端，所述第一DMOS管的漏极连接至第一电阻的第一端，所述第一电阻的第二端作为所述每一相同步电平转换电路的高压区供电电源正端，所述第一DMOS管的衬底和源极相连并连接至所述输入电路的供电电源负端；

第七非门，所述第七非门的输入端连接至所述第一DMOS管的漏极，所述第七非门的输出端连接至NMOS管的栅极，所述NMOS管的漏极连接至第二电阻的第一端，所述第二电阻的第二端连接至第三电阻的第一端，所述第三电阻的第二端连接至所述第一电阻的第二端，所述NMOS管的衬底和源极相连并连接至第二DMOS管的漏极，所述第二DMOS管的栅极连接至所述第二或门的输出端，所述第二DMOS管的衬底和源极相连并连接至第四电阻的第一端，所述第四电阻的第二端连接至所述输入电路的供电电源负端；

第二JK触发器，所述第二JK触发器的CP端连接至所述第七非门的输出端，所述第二JK触发器的J端和K端均连接至所述第一电阻的第二端；

电压比较器，所述比较器的输出端连接至所述第六非门的输入端，所述电压比较器的正输入端连接至所述第四电阻的第一端，并作为所述每一相同步电平转换电路的受控端，所述电压比较器的负输入端连接至电压源的正极，所述电压源的负极连接至所述输入电路的供电电源负端；

输出电路，所述输出电路的供电电源正端连接至所述第一电阻的第二端，所述输出电路的供电电源负端作为所述每一相同步电平转换电路的高压区供电电源负端，所述输出电路的输入端连接至所述第二JK触发器的Q端，所述输出电路的输出端作为所述每一相同步电平转换电路的输出端，所述输出电路用于将所述输出电路的输入端输入的信号同相位转换到所述输出电路的输出端，所述每一相同步电平转换电路的高压区供电电源负端连接至二极管的阳极，所述二极管的阴极连接至所述第七非门的输入端。

3.根据权利要求1所述的智能功率模块电路，其特征在于，所述每一相同步电平转换电路包括：

输入电路，所述输入电路的供电电源正端和负端分别连接至所述每一相同步电平转换电路的低压区供电电源正端和负端，所述输入电路的输入端作为所述每一相同步电平转换电路的输入端，所述输入电路用于升高所述每一相同步电平转换电路的低压区供电电源的电压并输出至后续电路；

第一非门，所述第一非门的输入端连接至所述输入电路的输出端；

第二非门，所述第二非门的输入端连接至所述第一非门的输出端，所述第二非门的输出端连接至第一或门的第一输入端、第三非门的输入端和第一模拟开关的第一端；

第二模拟开关，所述第二模拟开关的第一端连接至所述第一或门的第二输入端，所述第二模拟开关的第二端连接至第四非门的输入端，所述第四非门的输出端连接至第五非门的输入端，所述第二模拟开关的第二端连接至第六非门的输入端，所述第六非门的输出端连接至第三模拟开关的控制端；

RS触发器，所述RS触发器的S端连接至所述第三非门的输出端和所述第二模拟开关的控制端，所述RS触发器的R端连接至所述第五非门的输出端，所述RS触发器的Q端连接至所述第一模拟开关的控制端；

第一JK触发器，所述第一JK触发器的CP端连接至所述第一或门的输出端，所述第一JK触发器的J端和K端均连接至所述输入电路的供电电源正端，所述JK触发器的Q端连接至所述第三模拟开关的第一端；

第二或门，所述第二或门的第一输入端连接至所述第三模拟开关的第二端，所述第二或门的第二输入端连接至所述第一模拟开关的第二端；

第一DMOS管，所述第一DMOS管的栅极连接至所述第二或门的输出端，所述第一DMOS管的漏极连接至第一电阻的第一端，所述第一电阻的第二端作为所述每一相同步电平转换电路的高压区供电电源正端，所述第一DMOS管的衬底和源极相连并连接至所述输入电路的供电电源负端；

第七非门，所述第七非门的输入端连接至所述第一DMOS管的漏极，所述第七非门的输出端连接至NMOS管的栅极，所述NMOS管的漏极连接至第二电阻的第一端，所述第二电阻的第二端连接至第三电阻的第一端，所述第三电阻的第二端连接至所述第一电阻的第二端，所述NMOS管的衬底和源极相连并连接至第二DMOS管的漏极，所述第二DMOS管的栅极连接至所述第二或门的输出端，所述第二DMOS管的衬底和源极相连并连接至第四电阻的第一端，所述第四电阻的第二端作为所述每一相同步电平转换电路的受控端；

第二JK触发器，所述第二JK触发器的CP端连接至所述第七非门的输出端，所述第二JK触发器的J端和K端均连接至所述第一电阻的第二端；

电压比较器，所述比较器的输出端连接至所述第六非门的输入端，所述电压比较器的正输入端连接至所述第四电阻的第一端，所述电压比较器的负输入端连接至电压源的正极，所述电压源的负极连接至所述输入电路的供电电源负端；

输出电路，所述输出电路的供电电源正端连接至所述第一电阻的第二端，所述输出电路的供电电源负端作为所述每一相同步电平转换电路的高压区供电电源负端，所述输出电路的输入端连接至所述第二JK触发器的Q端，所述输出电路的输出端作为所述每一相同步电平转换电路的输出端，所述输出电路用于将所述输出电路的输入端输入的信号同相位转换到所述输出电路的输出端，所述每一相同步电平转换电路的高压区供电电源负端连接至二极管的阳极，所述二极管的阴极连接至所述第七非门的输入端。

4.根据权利要求2或3所述的智能功率模块电路，其特征在于，所述第二电阻为负温度系数电阻，所述第三电阻为正温度系数电阻。

5.根据权利要求1至3中任一项所述的智能功率模块电路，其特征在于，还包括：

三相上桥臂电路，所述三相上桥臂电路中的每一相上桥臂电路的输入端连接至所述智能功率模块电路的三相高压区中对应相的信号输出端；

三相下桥臂电路，所述三相下桥臂电路中的每一相下桥臂电路的输入端连接至所述智能功率模块电路的三相低压区中对应相的信号输出端。

6.根据权利要求5所述的智能功率模块电路，其特征在于，所述每一相上桥臂电路包括：

第一功率开关管和第一二极管，所述第一二极管的阳极连接至所述第一功率开关管的发射极，所述第一二极管的阴极连接至所述第一功率开关管的集电极，所述第一功率开关管的集电极连接至所述智能功率模块电路的高电压输入端，所述第一功率开关管的基极作为所述每一相上桥臂电路的输入端。

7.根据权利要求6所述的智能功率模块电路，其特征在于，所述每一相下桥臂电路包括：

第二功率开关管和第二二极管，所述第二二极管的阳极连接至所述第二功率开关管的发射极，所述第二二极管的阴极连接至所述第二功率开关管的集电极，所述第二功率开关管的集电极连接至对应的上桥臂电路中的所述第一二极管的阳极，所述第二功率开关管的基极作为所述每一相下桥臂电路的输入端。

8.根据权利要求7所述的智能功率模块电路，其特征在于，所述每一相下桥臂电路中的所述第二功率开关管的发射极作为所述智能功率模块电路的对应相的低电压参考端。

9.根据权利要求6至8中任一项所述的智能功率模块电路，其特征在于，所述智能功率模块的高电压输入端的电压为300V。

10.根据权利要求6至8中任一项所述的智能功率模块电路，其特征在于，所述智能功率模块电路中每一相的高压区供电电源正端和高压区供电电源负端之间连接有滤波电容。