CN104953964B - 双通道短波射频预处理系统 - Google Patents

Abstract

本发明公开了双通道短波射频预处理系统，包括带通滤波器、射频衰减器以及高线性放大器，带通滤波器的信号输出端与射频衰减器的信号输入端连接，射频衰减器的信号输出端与高线性放大器的信号输入端连接，射频信号经带通滤波器滤波之后，进入射频衰减器完成衰减，再经高线性放大器进行信号放大后输出。本发明能够大幅度地减小常规预处理系统引入的非线性失真，有效提高射频预处理系统的线性度，实现对射频信号的低失真接收。

Description

双通道短波射频预处理系统

技术领域

本发明涉及射频信号处理领域，具体涉及双通道短波射频预处理系统。

背景技术

对射频信号进行直接采样之前，需要对射频信号进行必要的滤波、放大以及电平控制等，以实现对射频信号的最佳接收。在短波频段，由于信号密集且信号间的电平差异很大，为实现对短波信号的有效接收，对短波信号的射频预处理系统提出了很高的要求。链路中各个单元的设计都需要非常小心，以免造成预处理链路性能的恶化。常规的射频预处理系统动态指标较差，无法满足对短波信号的低失真接收。

发明内容

本发明的目的在于提供一种双通道短波射频预处理系统，解决线性度不高，达不到设计要求的问题。

本发明为实现上述目的，采用以下技术方案实现：

双通道短波射频预处理系统，包括带通滤波器、射频衰减器以及高线性放大器，带通滤波器的信号输出端与射频衰减器的信号输入端连接，射频衰减器的信号输出端与高线性放大器的信号输入端连接，射频信号经带通滤波器滤波之后，进入射频衰减器完成衰减，再经高线性放大器进行信号放大后输出，射频衰减器和高线性放大器由电源进行供电。

进一步地，作为优选方案，所述带通滤波器电感用磁芯为自制镍锌磁芯，磁芯的长*宽*高为3.5*2*2mm，孔径为1mm，磁导率为1k。

进一步地，作为优选方案，所述射频衰减器包括输入变压器T9、输出变压器T10、第一射频数字衰减器U1和第二射频数字衰减器U2，所述输入变压器T9的一路信号输入第一射频数字衰减器U1，输入变压器T9另一路信号输入第二射频数字衰减器U2；

所述第一射频数字衰减器U1的射频输入端RF1串接电容C12后连接到输入变压器T9的输出端，第一射频数字衰减器U1的射频输出端RF2串接电容C14后连接到输出变压器T10的输入端，所述第一射频数字衰减器U1的两个VDD端连接有三个相互并联的电容，分别是电容C15、电容C16及电容C17；所述第一射频数字衰减器U1的5个衰减控制端，分别为衰减控制端C1、衰减控制端C2、衰减控制端C4、衰减控制端C8、衰减控制端C16；还包括电阻R11、电阻R12、电阻R13、电阻R14、电阻R15、电容C11及电容C13，所述电阻R11的一端与第一射频数字衰减器U1的衰减控制端C16连接，另一端接地；所述电阻R12的一端与第一射频数字衰减器U1的衰减控制端C1连接，另一端接地；所述电阻R13的一端与第一射频数字衰减器U1的衰减控制端C2连接，另一端接地；所述电阻R14的一端与第一射频数字衰减器U1的衰减控制端C4连接，另一端接地；所述电阻R15的一端与第一射频数字衰减器U1的衰减控制端C8连接，另一端接地；所述电容C11的一端与第一射频数字衰减器U1的衰减控制端C16连接，另一端接地；所述电容C13的一端与第一射频数字衰减器U1的射频输出端RF2连接，另一端接地；还包括电感L，所述电感L的一端接第一射频数字衰减器U1的VDD端，电感L的另一端接+3.3V；

所述第二射频数字衰减器U2的射频输入端RF1串接电容C22后连接到输入变压器T9的输出端，第二射频数字衰减器U2的射频输出端RF2串接电容C24后连接到输出变压器T10的输入端，所述第二射频数字衰减器U2的两个VDD端连接有三个相互并联的电容，分别是电容C25、电容C26及电容C27；所述第二射频数字衰减器U2的5个衰减控制端，分别为衰减控制端C1、衰减控制端C2、衰减控制端C4、衰减控制端C8、衰减控制端C16；还包括电阻R21、电阻R22、电阻R23、电阻R24、电阻R25、电容C21及电容C23，所述电阻R21的一端与第二射频数字衰减器U2的衰减控制端C16连接，另一端接地；所述电阻R22的一端与第二射频数字衰减器U2的衰减控制端C1连接，另一端接地；所述电阻R23的一端与第二射频数字衰减器U2的衰减控制端C2连接，另一端接地；所述电阻R24的一端与第二射频数字衰减器U2的衰减控制端C4连接，另一端接地；所述电阻R25的一端与第二射频数字衰减器U2的衰减控制端C8连接，另一端接地；所述电容C21的一端与第二射频数字衰减器U2的衰减控制端C16连接，另一端接地；所述电容C23的一端与第二射频数字衰减器U2的射频输出端RF2连接，另一端接地。

作为优选方案，所述第一射频数字衰减器U1和第二射频数字衰减器U2的型号为PE4306。

作为优选方案，所述第一射频数字衰减器U1的并行/串行接口与VDD端之间连接有电阻R16，所述第二射频数字衰减器U2的并行/串行接口与VDD端之间连接有电阻R26。

作为优选方案，所述高线性放大器包括高线性衰减器、第一耦合器、第二耦合器、第一功率合成器、第二功率合成器、第一移相器、第二移相器、主放大器以及误差放大器；

所述第一耦合器、主放大器、第一移相器、第二耦合器、第一功率合成器组成第一环路，第一环路用于提取误差信号；所述第二耦合器、第一功率合成器、误差放大器、第二移相器、第二功率合成器组成第二环路，第二环路用于抵消误差信号；

射频输入信号经高线性衰减器的衰减作用后，进入第一耦合器，将射频信号分为两路信号，分别是信号M和信号N，信号M输入第一移相器，并从第一移相器输出信号M1，信号N输入主放大器，主放大器输出的信号经第二耦合器分成信号N1和信号N2，信号M1与信号N1经第一功率合成器合成之后输入误差放大器，误差放大器输出信号L1，信号N2输入第二移相器，并从第二移相器输出信号L2，信号L1与信号L2经第二功率合成器合成后得到射频输出信号。

所述第一移相器包括电容C42、电容C43、电容C44、电容C45、电容C46、电容C47、电容C48、电容C49、电容C50、电容C51、电感A1、电感A2、电感A3、电感A4和电感A5，电感A1、电感A2、电感A3、电感A4、电感A5依次串联组成支路ZL1，支路ZL1的一端连接第一耦合器的输出端，另一端连接第一功率合成器的输入端；电容C42和电容C51串联后组成支路ZL2，支路ZL2的一端连接第一耦合器的输出端，另一端连接第一功率合成器的输入端；所述电容C43和电容C44并联，且两个并联端分别连接在电感A1与电感A2之间、电容C42与电容C51之间；所述电容C45和电容C46并联，且两个并联端分别连接在电感A2与电感A3之间、电容C42与电容C51之间；所述电容C47和电容C48并联，且两个并联端分别连接在电感A3与电感A4之间、电容C42与电容C51之间；所述电容C49和电容C50并联，且两个并联端分别连接在电感A4与电感A5之间、电容C42与电容C51之间。

还包括电容C52，所述电容C52连接在第一移相器与第一功率合成器之间，信号M1经电容C52输入第一功率合成器。

所述第二移相器包括电容C53、电容C54、电容C55、电容C56、电容C57、电容C58、电容C59、电容C60、电容C61、电容C62、电感A6、电感A7、电感A8、电感A9和电感A10，电感A6、电感A7、电感A8、电感A9、电感A10依次串联组成支路B1，支路B1的一端连接第二耦合器的输出端，另一端连接第二功率合成器的输入端；电容C53和电容C62串联后组成支路B2，支路B2的一端连接第二耦合器的输出端，另一端连接第二功率合成器的输入端；所述电容C54和电容C55并联，且两个并联端分别连接在电感A6与电感A7之间、电容C53与电容C62之间；所述电容C56和电容C57并联，且两个并联端分别连接在电感A7与电感A8之间、电容C53与电容C62之间；所述电容C58和电容C59并联，且两个并联端分别连接在电感A8与电感A9之间、电容C53与电容C62之间；所述电容C60和电容C61并联，且两个并联端分别连接在电感A9与电感A10之间、电容C53与电容C62之间。

本发明与现有技术相比，具有以下优点及有益效果：

（1）本发明能够减小失真，有效提高带通滤波器的线性度，确保达到设计要求。

（2）本发明通过设置两个射频数字衰减器，输入变压器T9接收到的信号被分成两路分别送入两个射频数字衰减器中，通过同步调节两个衰减的控制量，即可完成对输入信号的衰减控制，完成衰减后的信号输入到输出变压器T2后合成输出。由于两个衰减器特性相同，经过它们的两路反相信号的偶次谐波变为同相信号，经过输出变压器T10的反相合成，最终相消。因此，该衰减电路能够大大减小信号的偶次谐波，这大大提升了数控衰减器的线性度，解决传统衰减器二阶响应不足的问题。

（3）本发明将高线性放大器设计成两个环路的形式，经衰减后的信号由第一耦合器分为两路信号，一路信号经主放大器放大后由第二耦合器耦合出一部分到第一功率合成器，该路信号包含基波和由于主放大器的非线性所产生的失真信号；第一耦合器分出的另一路信号经第一移相器到达第一功率合成器，不考虑功分器的线性度问题，该路信号中只包含基波分量。这两路信号在第一功率合成器中合成后，抵消掉其中的基波分量，输出的失真信号经误差放大器放大到合适的值；另一边，经主放大器、第二耦合器、第二移相器后的包含基波和失真分量的主信号，与经误差放大器输出的失真信号在第二功率合成器中相加，抵消其中的失真分量，输出放大了的基波信号，这样实现了误差信号的提取与抵消，完成了非线性产物的相消，得到了纯净的放大信号。

附图说明

图1为本发明的系统组成图；

图2为本发明的射频衰减器的电路结构图；

图3为本发明的高线性放大器的电路结构图。

具体实施方式

下面结合实施例对本发明作进一步地详细说明，但本发明的实施方式不限于此。

实施例1

如图1所示，本实施例所述的双通道短波射频预处理系统，包括带通滤波器、射频衰减器以及高线性放大器，带通滤波器的信号输出端与射频衰减器的信号输入端连接，射频衰减器的信号输出端与高线性放大器的信号输入端连接，射频信号经带通滤波器滤波之后，进入射频衰减器完成衰减，再经高线性放大器进行信号放大后输出，射频衰减器和高线性放大器由电源进行供电，电源的电压大小为本领域技术人员根据需要可自行选择的。

实施例2

本实施例与实施例1基本相同，不同的地方是，本实施例的带通滤波器电感用磁芯为自制镍锌磁芯，磁芯的长*宽*高为3.5*2*2mm，孔径为1mm，磁导率为1k，经实验证明，该结构的带通滤波器具有很高的线性度。

实施例3

如图2所示，本实施例在实施例1的基础上，对射频衰减器做了如下限定：本实施例的射频衰减器包括输入变压器T9、输出变压器T10、第一射频数字衰减器U1和第二射频数字衰减器U2，所述输入变压器T9的一路信号输入第一射频数字衰减器U1，输入变压器T9另一路信号输入第二射频数字衰减器U2。

本实施例的第一射频数字衰减器U1的射频输入端RF1串接电容C12后连接到输入变压器T9的输出端，第一射频数字衰减器U1的射频输出端RF2串接电容C14后连接到输出变压器T10的输入端，所述第一射频数字衰减器U1的两个VDD端连接有三个相互并联的电容，分别是电容C15、电容C16及电容C17；所述第一射频数字衰减器U1的5个衰减控制端，分别为衰减控制端C1、衰减控制端C2、衰减控制端C4、衰减控制端C8、衰减控制端C16；还包括电阻R11、电阻R12、电阻R13、电阻R14、电阻R15、电容C11及电容C13，所述电阻R11的一端与第一射频数字衰减器U1的衰减控制端C16连接，另一端接地；所述电阻R12的一端与第一射频数字衰减器U1的衰减控制端C1连接，另一端接地；所述电阻R13的一端与第一射频数字衰减器U1的衰减控制端C2连接，另一端接地；所述电阻R14的一端与第一射频数字衰减器U1的衰减控制端C4连接，另一端接地；所述电阻R15的一端与第一射频数字衰减器U1的衰减控制端C8连接，另一端接地；所述电容C11的一端与第一射频数字衰减器U1的衰减控制端C16连接，另一端接地；所述电容C13的一端与第一射频数字衰减器U1的射频输出端RF2连接，另一端接地；还包括电感L，所述电感L的一端接第一射频数字衰减器U1的VDD端，电感L的另一端接+3.3V；

本实施例的第二射频数字衰减器U2的射频输入端RF1串接电容C22后连接到输入变压器T9的输出端，第二射频数字衰减器U2的射频输出端RF2串接电容C24后连接到输出变压器T10的输入端，所述第二射频数字衰减器U2的两个VDD端连接有三个相互并联的电容，分别是电容C25、电容C26及电容C27；所述第二射频数字衰减器U2的5个衰减控制端，分别为衰减控制端C1、衰减控制端C2、衰减控制端C4、衰减控制端C8、衰减控制端C16；还包括电阻R21、电阻R22、电阻R23、电阻R24、电阻R25、电容C21及电容C23，所述电阻R21的一端与第二射频数字衰减器U2的衰减控制端C16连接，另一端接地；所述电阻R22的一端与第二射频数字衰减器U2的衰减控制端C1连接，另一端接地；所述电阻R23的一端与第二射频数字衰减器U2的衰减控制端C2连接，另一端接地；所述电阻R24的一端与第二射频数字衰减器U2的衰减控制端C4连接，另一端接地；所述电阻R25的一端与第二射频数字衰减器U2的衰减控制端C8连接，另一端接地；所述电容C21的一端与第二射频数字衰减器U2的衰减控制端C16连接，另一端接地；所述电容C23的一端与第二射频数字衰减器U2的射频输出端RF2连接，另一端接地。

优选的，本实施例的第一射频数字衰减器U1和第二射频数字衰减器U2的型号为PE4306。

优选的，本实施例的第一射频数字衰减器U1的并行/串行接口与VDD端之间连接有电阻R16，第二射频数字衰减器U2的并行/串行接口与VDD端之间连接有电阻R26。

实施例4

如图3所示，本实施例与实施例1基本相同，不同的地方是，本实施例的高线性放大器包括高线性衰减器、第一耦合器、第二耦合器、第一功率合成器、第二功率合成器、第一移相器、第二移相器、主放大器以及误差放大器；

所述第一耦合器、主放大器、第一移相器、第二耦合器、第一功率合成器组成第一环路，第一环路用于提取误差信号；所述第二耦合器、第一功率合成器、误差放大器、第二移相器、第二功率合成器组成第二环路，第二环路用于抵消误差信号；

射频输入信号经高线性衰减器的衰减作用后，进入第一耦合器，将射频信号分为两路信号，分别是信号M和信号N，信号M输入第一移相器，并从第一移相器输出信号M1，信号N输入主放大器，主放大器输出的信号经第二耦合器分成信号N1和信号N2，信号M1与信号N1经第一功率合成器合成之后输入误差放大器，误差放大器输出信号L1，信号N2输入第二移相器，并从第二移相器输出信号L2，信号L1与信号L2经第二功率合成器合成后得到射频输出信号。

本实施例的第一移相器包括电容C42、电容C43、电容C44、电容C45、电容C46、电容C47、电容C48、电容C49、电容C50、电容C51、电感A1、电感A2、电感A3、电感A4和电感A5，电感A1、电感A2、电感A3、电感A4、电感A5依次串联组成支路ZL1，支路ZL1的一端连接第一耦合器的输出端，另一端连接第一功率合成器的输入端；电容C42和电容C51串联后组成支路ZL2，支路ZL2的一端连接第一耦合器的输出端，另一端连接第一功率合成器的输入端；所述电容C43和电容C44并联，且两个并联端分别连接在电感A1与电感A2之间、电容C42与电容C51之间；所述电容C45和电容C46并联，且两个并联端分别连接在电感A2与电感A3之间、电容C42与电容C51之间；所述电容C47和电容C48并联，且两个并联端分别连接在电感A3与电感A4之间、电容C42与电容C51之间；所述电容C49和电容C50并联，且两个并联端分别连接在电感A4与电感A5之间、电容C42与电容C51之间。

本实施例还包括电容C52，所述电容C52连接在第一移相器与第一功率合成器之间，信号M1经电容C52输入第一功率合成器。

本实施例的第二移相器包括电容C53、电容C54、电容C55、电容C56、电容C57、电容C58、电容C59、电容C60、电容C61、电容C62、电感A6、电感A7、电感A8、电感A9和电感A10，电感A6、电感A7、电感A8、电感A9、电感A10依次串联组成支路B1，支路B1的一端连接第二耦合器的输出端，另一端连接第二功率合成器的输入端；电容C53和电容C62串联后组成支路B2，支路B2的一端连接第二耦合器的输出端，另一端连接第二功率合成器的输入端；所述电容C54和电容C55并联，且两个并联端分别连接在电感A6与电感A7之间、电容C53与电容C62之间；所述电容C56和电容C57并联，且两个并联端分别连接在电感A7与电感A8之间、电容C53与电容C62之间；所述电容C58和电容C59并联，且两个并联端分别连接在电感A8与电感A9之间、电容C53与电容C62之间；所述电容C60和电容C61并联，且两个并联端分别连接在电感A9与电感A10之间、电容C53与电容C62之间。

本发明的射频衰减器单元中，两个衰减器特性相同，经过它们的两路反相信号的偶次谐波变为同相信号，经过输出变压器T10的反相合成，最终相消。因此，该电路能够大大减小信号的偶次谐波，这大大提升了数控衰减器的线性度，解决传统衰减器二阶响应不足的问题。

本发明将高线性放大器设计成两个环路的形式，经衰减后的信号由第一耦合器分为两路信号，一路信号经主放大器放大后由第二耦合器耦合出一部分到第一功率合成器，该路信号包含基波和由于主放大器的非线性所产生的失真信号；第一耦合器分出的另一路信号经第一移相器到达第一功率合成器，不考虑功分器的线性度问题，该路信号中只包含基波分量。这两路信号在第一功率合成器中合成后，抵消掉其中的基波分量，输出的失真信号经误差放大器放大到合适的值；另一边，经主放大器、第二耦合器、第二移相器后的包含基波和失真分量的主信号，与经误差放大器输出的失真信号在第二功率合成器中相加，抵消其中的失真分量，输出放大了的基波信号，这样实现了误差信号的提取与抵消，完成了非线性产物的相消，得到了纯净的放大信号。与常规的放大器相比，本发明的三阶截取点能够提高15dB左右，二阶截取点能够提高30dB左右，线性度得到明显提高。

以上所述，仅是本发明的较佳实施例，并非对本发明做任何形式上的限制，凡是依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化，均落入本发明的保护范围之内。

Claims (7)

1.双通道短波射频预处理系统，其特征在于：包括带通滤波器、射频衰减器以及高线性放大器，带通滤波器的信号输出端与射频衰减器的信号输入端连接，射频衰减器的信号输出端与高线性放大器的信号输入端连接，射频信号经带通滤波器滤波之后，进入射频衰减器完成衰减，再经高线性放大器进行信号放大后输出，射频衰减器和高线性放大器由电源进行供电；

所述带通滤波器电感用磁芯为自制镍锌磁芯，磁芯的长*宽*高为3.5*2*2mm，孔径为1mm，磁导率为1k；

所述射频衰减器包括输入变压器T9、输出变压器T10、第一射频数字衰减器U1和第二射频数字衰减器U2，所述输入变压器T9的一路信号输入第一射频数字衰减器U1，输入变压器T9的另一路信号输入第二射频数字衰减器U2；

所述第一射频数字衰减器U1的射频输入端RF1串接电容C12后连接到输入变压器T9的输出端，第一射频数字衰减器U1的射频输出端RF2串接电容C14后连接到输出变压器T10的输入端，所述第一射频数字衰减器U1的两个VDD端连接有三个相互并联的电容，分别是电容C15、电容C16及电容C17；所述第一射频数字衰减器U1的5个衰减控制端，分别为衰减控制端C1、衰减控制端C2、衰减控制端C4、衰减控制端C8、衰减控制端C16；还包括电阻R11、电阻R12、电阻R13、电阻R14、电阻R15、电容C11及电容C13，所述电阻R11的一端与第一射频数字衰减器U1的衰减控制端C16连接，另一端接地；所述电阻R12的一端与第一射频数字衰减器U1的衰减控制端C1连接，另一端接地；所述电阻R13的一端与第一射频数字衰减器U1的衰减控制端C2连接，另一端接地；所述电阻R14的一端与第一射频数字衰减器U1的衰减控制端C4连接，另一端接地；所述电阻R15的一端与第一射频数字衰减器U1的衰减控制端C8连接，另一端接地；所述电容C11的一端与第一射频数字衰减器U1的衰减控制端C16连接，另一端接地；所述电容C13的一端与第一射频数字衰减器U1的射频输出端RF2连接，另一端接地；还包括电感L，所述电感L的一端接第一射频数字衰减器U1的VDD端，电感L的另一端接+3.3V；

所述第二射频数字衰减器U2的射频输入端RF1串接电容C22后连接到输入变压器T9的输出端，第二射频数字衰减器U2的射频输出端RF2串接电容C24后连接到输出变压器T10的输入端，所述第二射频数字衰减器U2的两个VDD端连接有三个相互并联的电容，分别是电容C25、电容C26及电容C27；所述第二射频数字衰减器U2的5个衰减控制端，分别为衰减控制端C1、衰减控制端C2、衰减控制端C4、衰减控制端C8、衰减控制端C16；还包括电阻R21、电阻R22、电阻R23、电阻R24、电阻R25、电容C21及电容C23，所述电阻R21的一端与第二射频数字衰减器U2的衰减控制端C16连接，另一端接地；所述电阻R22的一端与第二射频数字衰减器U2的衰减控制端C1连接，另一端接地；所述电阻R23的一端与第二射频数字衰减器U2的衰减控制端C2连接，另一端接地；所述电阻R24的一端与第二射频数字衰减器U2的衰减控制端C4连接，另一端接地；所述电阻R25的一端与第二射频数字衰减器U2的衰减控制端C8连接，另一端接地；所述电容C21的一端与第二射频数字衰减器U2的衰减控制端C16连接，另一端接地；所述电容C23的一端与第二射频数字衰减器U2的射频输出端RF2连接，另一端接地。

2.根据权利要求1所述的双通道短波射频预处理系统，其特征在于：所述第一射频数字衰减器U1和第二射频数字衰减器U2的型号为PE4306。

3.根据权利要求2所述的双通道短波射频预处理系统，其特征在于：所述第一射频数字衰减器U1的并行/串行接口与VDD端之间连接有电阻R16，所述第二射频数字衰减器U2的并行/串行接口与VDD端之间连接有电阻R26。

4.根据权利要求1所述的双通道短波射频预处理系统，其特征在于：所述高线性放大器包括高线性衰减器、第一耦合器、第二耦合器、第一功率合成器、第二功率合成器、第一移相器、第二移相器、主放大器以及误差放大器；

所述第一耦合器、主放大器、第一移相器、第二耦合器、第一功率合成器组成第一环路，第一环路用于提取误差信号；所述第二耦合器、第一功率合成器、误差放大器、第二移相器、第二功率合成器组成第二环路，第二环路用于抵消误差信号；

射频输入信号经高线性衰减器的衰减作用后，进入第一耦合器，将射频信号分为两路信号，分别是信号M和信号N，信号M输入第一移相器，并从第一移相器输出信号M1，信号N输入主放大器，主放大器输出的信号经第二耦合器分成信号N1和信号N2，信号M1与信号N1经第一功率合成器合成之后输入误差放大器，误差放大器输出信号L1，信号N2输入第二移相器，并从第二移相器输出信号L2，信号L1与信号L2经第二功率合成器合成后得到射频输出信号。

5.根据权利要求4所述的双通道短波射频预处理系统，其特征在于：所述第一移相器包括电容C42、电容C43、电容C44、电容C45、电容C46、电容C47、电容C48、电容C49、电容C50、电容C51、电感A1、电感A2、电感A3、电感A4和电感A5，电感A1、电感A2、电感A3、电感A4、电感A5依次串联组成支路ZL1，支路ZL1的一端连接第一耦合器的输出端，另一端连接第一功率合成器的输入端；电容C42和电容C51串联后组成支路ZL2，支路ZL2的一端连接第一耦合器的输出端，另一端连接第一功率合成器的输入端；所述电容C43和电容C44并联，且两个并联端分别连接在电感A1与电感A2之间、电容C42与电容C51之间；所述电容C45和电容C46并联，且两个并联端分别连接在电感A2与电感A3之间、电容C42与电容C51之间；所述电容C47和电容C48并联，且两个并联端分别连接在电感A3与电感A4之间、电容C42与电容C51之间；所述电容C49和电容C50并联，且两个并联端分别连接在电感A4与电感A5之间、电容C42与电容C51之间。

6.根据权利要求4所述的双通道短波射频预处理系统，其特征在于：还包括电容C52，所述电容C52连接在第一移相器与第一功率合成器之间，信号M1经电容C52输入第一功率合成器。

7.根据权利要求4所述的双通道短波射频预处理系统，其特征在于：所述第二移相器包括电容C53、电容C54、电容C55、电容C56、电容C57、电容C58、电容C59、电容C60、电容C61、电容C62、电感A6、电感A7、电感A8、电感A9和电感A10，电感A6、电感A7、电感A8、电感A9、电感A10依次串联组成支路B1，支路B1的一端连接第二耦合器的输出端，另一端连接第二功率合成器的输入端；电容C53和电容C62串联后组成支路B2，支路B2的一端连接第二耦合器的输出端，另一端连接第二功率合成器的输入端；所述电容C54和电容C55并联，且两个并联端分别连接在电感A6与电感A7之间、电容C53与电容C62之间；所述电容C56和电容C57并联，且两个并联端分别连接在电感A7与电感A8之间、电容C53与电容C62之间；所述电容C58和电容C59并联，且两个并联端分别连接在电感A8与电感A9之间、电容C53与电容C62之间；所述电容C60和电容C61并联，且两个并联端分别连接在电感A9与电感A10之间、电容C53与电容C62之间。