CN104935252A - 硅基低漏电流固支梁栅的环形振荡器及制备方法 - Google Patents
硅基低漏电流固支梁栅的环形振荡器及制备方法 Download PDFInfo
- Publication number
- CN104935252A CN104935252A CN201510379539.7A CN201510379539A CN104935252A CN 104935252 A CN104935252 A CN 104935252A CN 201510379539 A CN201510379539 A CN 201510379539A CN 104935252 A CN104935252 A CN 104935252A
- Authority
- CN
- China
- Prior art keywords
- clamped beam
- clamped
- grid
- pull
- ring oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Memories (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明是一种硅基低漏电流固支梁栅的环形振荡器及其制备方法,该环形振荡器由三个CMOS倒相器首尾相接而构成,而这三个CMOS倒相器是由具有MEMS固支梁栅的NMOS和PMOS组成。整个环形振荡器基于Si衬底制作,其中的NMOS和PMOS的栅极是悬浮在栅氧化层上方的固支梁,该固支梁由Al制作,在固支梁栅下方有两个下拉电极,其中NMOS固支梁栅下方的下拉电极是接地的,而POMS固支梁栅下方的下拉电极是接电源电压的,固支梁栅NMOS管和固支梁栅PMOS管的阈值电压的绝对值设计为相等,固支梁栅的下拉电压设计为MOS管的阈值电压的绝对值。本发明极大的减小了栅极漏电流,有效的降低了直流功耗。
Description
技术领域
本发明提出了硅基低漏电流固支梁栅的环形振荡器,属于微电子机械系统(MEMS)的技术领域。
背景技术
随着集成电路的不断发展,人们对于集成电路内部的器件要求也越来越高,无论是尺寸、成本方面,还是在速度、功耗等方面,人们都提出了更高的要求。在很多电子设备中,通常都需要产生各种各样频率的时钟波形,在集成电路发展的初期,由MOS器件构成的振荡器逐渐代替了原来的石英振荡器,环形振荡器就是其中的一种,这种振荡器的特点是线路简单、起振容易、体积小、便于集成化,在成本方面也有很大的优势,但是对于由传统MOS管制作的环形振荡器而言,随着集成规模的不断增大,它的功耗问题就变得日益突出,高功耗对集成电路的稳定性提出了巨大的挑战。功耗过高,容易造成振荡器的稳定性下降,工作温度升高,如果散热性能不好,振荡器就可能因为散热不及时而导致损坏,为了避免这种问题,对低功耗振荡器的设计就显得尤为重要。
环形振荡器的直流功耗一直是一个很大的问题,人们研究了很多方法来降低振荡器的功耗,随着MEMS技术的发展,利用MEMS固支梁栅结构的MOS管已经显示出了优良的特性,它可以极大的减小栅极漏电流,本发明就是在Si衬底上设计了一种具有很小的栅极泄漏电流的固支梁式的环形振荡器。
发明内容
技术问题:本发明的目的是提供一种硅基低漏电流固支梁栅的环形振荡器及制备方法,环形振荡器是由奇数个倒相器首尾相接而构成的,当环形振荡器工作时,在理想情况下,这奇数个CMOS倒相器的栅极电流应该为0,但是在实际情况下,由于传统MOS管栅氧化层的厚度很小,部分动能极大的热电子就会穿过栅氧化层从而形成栅极电流。正是由于这种栅极漏电流,环形振荡器才会有比较大的直流功耗,而本发明就极为有效的降低了环形振荡器中的栅极漏电流,从而也可以降低环形振荡器的功耗。
技术方案:本发明的硅基低漏电流固支梁栅的环形振荡器由三个CMOS倒相器构成,它们首尾相接构成环状,整个环形振荡器是基于P型Si衬底制作的,三个CMOS倒相器通过引线实现互连,每个CMOS倒相器又是由固支梁栅NMOS管和固支梁栅PMOS管组成,该NMOS管和PMOS管的栅极是悬浮在栅氧化层上的,通过多晶硅锚区固定,从而形成固支梁栅,固支梁栅是由Al制作的,而栅极的多晶硅锚区淀积在P型Si衬底上,在固支梁栅下方有两个下拉电极,分布在多晶硅锚区与栅氧化层之间,其中NMOS固支梁栅下方的下拉电极是接地的,而POMS固支梁栅下方的下拉电极是接电源的,下拉电极上方覆盖有氮化硅介质层。
固支梁栅NMOS管和固支梁栅PMOS管的阈值电压的绝对值设计为相等,固支梁栅的下拉电压设计为MOS管的阈值电压的绝对值。环形振荡器MOS管的栅极不是贴附在栅氧化层上的,而是悬浮在栅氧化层上方,构成了固支梁结构,当MOS管栅极与下拉电极之间的电压小于阈值电压绝对值的时候,悬浮的固支梁栅不会吸附下来,从而导致MOS管不能够导通,也正因为此,直流漏电流得到了很好的抑制;当MOS管的栅极与下拉电极之间的电压大于阈值电压绝对值的时候,悬浮的固支梁栅就会吸附至栅氧化层上,MOS管才会导通。
当其中某一个CMOS反相器的固支梁栅上有高电平时,则NMOS管的固支梁栅就下拉并使其导通,而PMOS管还是处于截止状态,此时该CMOS倒相器输出低电平,相反的,当该CMOS倒相器的固支梁栅上有低电平时,则NMOS管截止、PMOS管导通,倒相器输出高电平;由于三个倒相器循环相接,前一倒相器的输出就是后一倒相器的输入,因此这三个CMOS倒相器产生自激振荡,从而构成环形振荡器。
这三个CMOS倒相器的输出端和输入端首尾相连构成环状,组成环形振荡器,当CMOS倒相器的栅极产生高电平‘1’时,NMOS的悬浮栅极会被下拉电极吸附并贴至氧化层上,而PMOS的悬浮栅极并不会下拉,从而导致NMOS管导通,PMOS管截止,此时倒相器输出低电平‘0’;而PMOS管的情况恰恰相反,只有当栅极产生低电平‘0’时,PMOS的悬浮栅极才会下拉并贴至氧化层上,从而导致PMOS管导通,NMOS管截止,此时倒相器输出高电平‘1’;所以三个CMOS倒相器首尾相连后输出端交替出现高电平‘1’和低电平‘0’,如此周而复始,便产生了自激振荡。此处的高电平‘1’是大于MOS管的阈值电压绝对值的电源电压,可根据需要设置为相应的值,而低电平‘0’即是地。
本发明的硅基低漏电流固支梁栅的环形振荡器的制备方法如下:
1)准备P型Si衬底;
2)进行P型Si衬底的初始氧化,形成一层SiO2层;
3)进行光刻,刻出N阱注入孔的图形,用于制作PMOS管;
4)对N阱进行掺杂注入,形成N阱;
5)去除表面氧化层,提供平整的硅表面;
6)底氧生长;
7)涂覆光刻胶,去除下拉电极处的光刻胶;
8)淀积一层多晶硅,其厚度约为0.3μm;
9)去除剩余光刻胶以及光刻胶上的多晶硅,形成下拉电极;
10)沉积氮化硅并光刻氮化硅,保留下拉电极上的氮化硅和有源区的氮化硅;
11)进行场氧化;
12)去除底氧层和有源区的氮化硅;
13)进行栅氧化,并对有源区进行氧化,生长一层氧化层;
14)涂覆光刻胶,去除固支梁的锚区位置的光刻胶;
15)淀积一层多晶硅,其厚度约为0.3μm;
16)去除剩余光刻胶以及光刻胶上的多晶硅,形成多晶硅锚区;
17)淀积并光刻聚酰亚胺牺牲层:在Si衬底上涂覆1.6μm厚的聚酰亚胺牺牲层,要求填满凹坑;光刻聚酰亚胺牺牲层,仅保留固支梁下方的牺牲层;
18)蒸发淀积Al,形成固支梁图形;
19)涂覆光刻胶,保留固支梁栅上方的光刻胶;
20)反刻Al,形成固支梁栅极;
21)涂覆光刻胶,光刻出硼的注入孔,注入硼,形成PMOS管有源区;
22)涂覆光刻胶,光刻出磷的注入孔,注入磷,形成NMOS管有源区;
23)光刻并刻蚀接触孔、引线、电源线和地线;
24)释放聚酰亚胺牺牲层,形成悬浮的固支梁栅。
在本发明中,可以直观的看到构成环形振荡器的MOS管的栅极不是贴附在氧化层上的,而是悬浮在氧化层上方,构成了固支梁结构,NMOS管和PMOS管的阈值电压的绝对值设计为相等,固支梁栅的下拉电压设计为MOS管的阈值电压的绝对值。当MOS管栅极与下拉电极间的电压小于阈值电压绝对值的时候,悬浮的栅极不会吸附下来,从而导致MOS管不能够导通,也正因为此,直流漏电流得到了很好的抑制;当MOS管的栅极与下拉电极之间的电压大于阈值电压绝对值的时候,悬浮的栅极就会吸附至氧化层上,MOS管就此导通,开始正常工作。
有益效果:本发明的硅基低漏电流固支梁栅的环形振荡器具有可动的固支梁栅,极大的减小了栅极的直流漏电流,从而很大程度上降低了环形振荡器的功耗,提高了环形振荡器的工作稳定性。
附图说明
图1、图2为本发明的硅基低漏电流固支梁栅的环形振荡器的原理图,
图3为本发明的硅基低漏电流固支梁栅的环形振荡器的俯视图,
图4为图3硅基低漏电流固支梁栅的环形振荡器的P-P’向的剖面图,
图5为图3硅基低漏电流固支梁栅的环形振荡器的A-A’向的剖面图,
图6为图3硅基低漏电流固支梁栅的环形振荡器的B-B’向的剖面图,
图中包括:电源线1,地线2,引线3,多晶硅锚区4,固支梁栅5,接触孔6,NMOS管有源区7,PMOS管有源区8,N阱9,栅氧化层10,P型Si衬底11,下拉电极12,氮化硅介质层13,PMOS管14,NMOS管15。
具体实施方式
本发明的硅基低漏电流固支梁栅的环形振荡器是由三个CMOS倒相器构成的,它们首尾相接构成环状,整个环形振荡器是基于P型Si衬底11制作的,三个CMOS倒相器通过引线3实现互连,每个CMOS倒相器又是由固支梁栅NMOS管和固支梁栅PMOS管组成,该NMOS管和PMOS管的固支梁栅5是悬浮在栅氧化层10上的,而栅极的多晶硅锚区4淀积在P型Si衬底11上,在固支梁栅下方有两个下拉电极12,其中NMOS固支梁栅下方的下拉电极是接地的,而POMS固支梁栅下方的下拉电极是接电源的,下拉电极12上方覆盖有氮化硅介质层13。
在本发明中,NMOS管15和PMOS管14的阈值电压的绝对值设计为相等,固支梁栅5的下拉电压设计为MOS管的阈值电压的绝对值。当MOS管栅极与下拉电极之间的电压小于阈值电压绝对值的时候,悬浮的固支梁栅5不会吸附下来,从而导致MOS管不能够导通,也正因为此,直流漏电流得到了很好的抑制;当MOS管的栅极电压与下拉电极间的电压大于阈值电压绝对值的时候,悬浮的固支梁栅5就会吸附至栅氧化层10上,MOS管就此导通,开始正常工作。
硅基低漏电流固支梁栅的环形振荡器的制备方法包括以下几个步骤:
1)准备P型Si衬底11;
2)进行P型Si衬底11的初始氧化,形成一层SiO2层;
3)进行光刻,刻出N阱9注入孔的图形,用于制作PMOS管;
4)对N阱进行掺杂注入,形成N阱9;
5)去除表面氧化层,提供平整的硅表面;
6)底氧生长;
7)涂覆光刻胶,去除下拉电极处12的光刻胶;
8)淀积一层多晶硅,其厚度约为0.3μm;
9)去除剩余光刻胶以及光刻胶上的多晶硅,形成下拉电极12;
10)沉积氮化硅并光刻氮化硅,保留下拉电极12上的氮化硅介质层13和有源区的氮化硅;
11)进行场氧化;
12)去除底氧层和有源区的氮化硅;
13)进行栅氧化,并对有源区进行氧化,生长一层氧化层;
14)涂覆光刻胶,去除固支梁的锚区位置的光刻胶;
15)淀积一层多晶硅,其厚度约为0.3μm;
16)去除剩余光刻胶以及光刻胶上的多晶硅,形成多晶硅锚区4;
17)淀积并光刻聚酰亚胺牺牲层:在Si衬底上涂覆1.6μm厚的聚酰亚胺牺牲层,要求填满凹坑;光刻聚酰亚胺牺牲层,仅保留固支梁下方的牺牲层;
18)蒸发淀积Al,形成固支梁图形;
19)涂覆光刻胶,保留固支梁栅5上方的光刻胶;
20)反刻Al,形成固支梁栅极5;
21)涂覆光刻胶,光刻出硼的注入孔,注入硼,形成PMOS管有源区8;
22)涂覆光刻胶,光刻出磷的注入孔,注入磷,形成NMOS管有源区7;
23)光刻并刻蚀接触孔6、引线3、电源线1和地线2;
24)释放聚酰亚胺牺牲层,形成悬浮的固支梁栅5;
本发明的不同之处在于:
本发明可以有效的减小环形振荡器中的漏电现象,并能一定程度上减小环形振荡器在工作时的直流功耗,在本发明中,构成环形振荡器的MOS管的栅极并不是如传统MOS管一样贴附在氧化层上的,而是悬浮在氧化层上方,通过多晶硅锚区构成了固支梁结构,固支梁栅NMOS管和固支梁栅PMOS管的阈值电压的绝对值设计为相等,固支梁栅的下拉电压设计为MOS管的阈值电压的绝对值。当MOS管栅极上的电压小于阈值电压绝对值的时候,悬浮的栅极不会吸附下来,从而导致MOS管截止,也正因为此,环形振荡器内部不会出现直流漏电流;当MOS管的栅极电压大于阈值电压绝对值的时候,悬浮的栅极就会吸附至氧化层上,MOS管就此导通,开始正常工作。
满足以上条件的结构即视为本发明的硅基低漏电流固支梁栅的环形振荡器。
Claims (2)
1.一种硅基低漏电流固支梁栅的环形振荡器,其特征在于该振荡器由三个CMOS倒相器构成,它们首尾相接构成环状,整个环形振荡器是基于P型Si衬底(11)制作的,三个CMOS倒相器通过引线(3)实现互连,每个CMOS倒相器又是由固支梁栅NMOS管和固支梁栅PMOS管组成,该NMOS管和PMOS管的栅极是悬浮在栅氧化层(10)上的,通过多晶硅锚区(4)固定,从而形成固支梁栅(5),固支梁栅(5)是由Al制作的,而栅极的多晶硅锚区(4)淀积在P型Si衬底(11)上,在固支梁栅(5)下方有两个下拉电极(12),分布在多晶硅锚区(4)与栅氧化层(10)之间,其中NMOS固支梁栅下方的下拉电极是接地的,而POMS固支梁栅下方的下拉电极是接电源的,下拉电极(12)上方覆盖有氮化硅介质层(13)。
2.一种如权利要求1所述的硅基低漏电流固支梁栅的环形振荡器的制备方法,其特征在于该环形振荡器的制备方法如下:
1).准备P型Si衬底;
2).进行P型Si衬底的初始氧化,形成一层SiO2层;
3).进行光刻,刻出N阱注入孔的图形,用于制作PMOS管;
4).对N阱进行掺杂注入,形成N阱;
5).去除表面氧化层,提供平整的硅表面;
6).底氧生长;
7).涂覆光刻胶,去除下拉电极处的光刻胶;
8).淀积一层多晶硅,其厚度约为0.3μm;
9).去除剩余光刻胶以及光刻胶上的多晶硅,形成下拉电极;
10).沉积氮化硅并光刻氮化硅,保留下拉电极上的氮化硅和有源区的氮化硅;
11).进行场氧化;
12).去除底氧层和有源区的氮化硅;
13).进行栅氧化,并对有源区进行氧化,生长一层氧化层;
14).涂覆光刻胶,去除固支梁的锚区位置的光刻胶;
15).淀积一层多晶硅,其厚度约为0.3μm;
16).去除剩余光刻胶以及光刻胶上的多晶硅,形成多晶硅锚区;
17).淀积并光刻聚酰亚胺牺牲层:在Si衬底上涂覆1.6μm厚的聚酰亚胺牺牲层,
要求填满凹坑;光刻聚酰亚胺牺牲层,仅保留固支梁下方的牺牲层;
18).蒸发淀积Al,形成固支梁图形;
19).涂覆光刻胶,保留固支梁栅上方的光刻胶;
20).反刻Al,形成固支梁栅极;
21).涂覆光刻胶,光刻出硼的注入孔,注入硼,形成PMOS管有源区;
22).涂覆光刻胶,光刻出磷的注入孔,注入磷,形成NMOS管有源区;
23).光刻并刻蚀接触孔、引线、电源线和地线;
24).释放聚酰亚胺牺牲层,形成悬浮的固支梁栅。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510379539.7A CN104935252B (zh) | 2015-07-01 | 2015-07-01 | 硅基低漏电流固支梁栅的环形振荡器及制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510379539.7A CN104935252B (zh) | 2015-07-01 | 2015-07-01 | 硅基低漏电流固支梁栅的环形振荡器及制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104935252A true CN104935252A (zh) | 2015-09-23 |
CN104935252B CN104935252B (zh) | 2018-01-16 |
Family
ID=54122259
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510379539.7A Active CN104935252B (zh) | 2015-07-01 | 2015-07-01 | 硅基低漏电流固支梁栅的环形振荡器及制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104935252B (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1249539A (zh) * | 1998-09-30 | 2000-04-05 | 国际商业机器公司 | 绝缘体基硅传输门干扰的解决方法 |
US6882172B1 (en) * | 2002-04-16 | 2005-04-19 | Transmeta Corporation | System and method for measuring transistor leakage current with a ring oscillator |
CN1694223A (zh) * | 2004-05-07 | 2005-11-09 | 株式会社半导体能源研究所 | 半导体器件的制造方法 |
CN101714522A (zh) * | 2008-10-06 | 2010-05-26 | 台湾积体电路制造股份有限公司 | 制造半导体元件的方法与半导体元件 |
CN102735933A (zh) * | 2012-06-20 | 2012-10-17 | 东南大学 | 基于微机械硅基固支梁的相位检测器及检测方法 |
-
2015
- 2015-07-01 CN CN201510379539.7A patent/CN104935252B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1249539A (zh) * | 1998-09-30 | 2000-04-05 | 国际商业机器公司 | 绝缘体基硅传输门干扰的解决方法 |
US6882172B1 (en) * | 2002-04-16 | 2005-04-19 | Transmeta Corporation | System and method for measuring transistor leakage current with a ring oscillator |
CN1694223A (zh) * | 2004-05-07 | 2005-11-09 | 株式会社半导体能源研究所 | 半导体器件的制造方法 |
CN101714522A (zh) * | 2008-10-06 | 2010-05-26 | 台湾积体电路制造股份有限公司 | 制造半导体元件的方法与半导体元件 |
CN102735933A (zh) * | 2012-06-20 | 2012-10-17 | 东南大学 | 基于微机械硅基固支梁的相位检测器及检测方法 |
Non-Patent Citations (1)
Title |
---|
黄开金: "《纳米材料的制备及应用》", 30 April 2009 * |
Also Published As
Publication number | Publication date |
---|---|
CN104935252B (zh) | 2018-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108389542A (zh) | 一种移位寄存器单元及其驱动方法、栅极驱动电路 | |
CN102739197A (zh) | 一种rc环形振荡器及其电压调节方法 | |
CN101753012A (zh) | 电荷泵电路 | |
CN105161798A (zh) | 硅基低漏电流悬臂梁栅的开关电容滤波器及制备方法 | |
CN104935252A (zh) | 硅基低漏电流固支梁栅的环形振荡器及制备方法 | |
CN103117740B (zh) | 低功耗电平位移电路 | |
CN105141307A (zh) | 硅基低漏电流悬臂梁可动栅的环形振荡器及制备方法 | |
CN104935290B (zh) | 硅基低漏电流固支梁栅的开关电容滤波器及制备方法 | |
CN104992939B (zh) | 氮化镓基低漏电流悬臂梁的环形振荡器及制备方法 | |
CN108933594A (zh) | 压控振荡器及锁相环 | |
CN104992941A (zh) | 硅基低漏电流固支梁栅cmos传输门及制备方法 | |
CN206353779U (zh) | 一种抗参数漂移反相器 | |
CN104935301A (zh) | 硅基低漏电流悬臂梁浮动栅的rs触发器 | |
CN104993793B (zh) | 硅基低漏电流悬臂梁栅mos管交叉耦合振荡器 | |
CN104935298A (zh) | 硅基低漏电流悬臂梁栅mosfet或非门的rs触发器 | |
CN105162419B (zh) | 硅基低漏电流固支梁栅mos管交叉耦合振荡器及制备方法 | |
CN104967410B (zh) | 硅基低漏电流固支梁栅场效应晶体管差分放大器 | |
CN104967437A (zh) | 硅基低漏电流悬臂梁栅cmos传输门及制备方法 | |
CN206864474U (zh) | 包含金属堆叠栅电极的自对准纳米场效应管 | |
CN104935277B (zh) | 硅基低漏电流固支梁栅mos管乙类推挽功率放大器 | |
CN104993819B (zh) | 氮化镓基低漏电流固支梁的环形振荡器及制备方法 | |
CN103809646A (zh) | 分压电路及其控制方法 | |
CN208353321U (zh) | 高速电平转换电路和数据传输装置 | |
CN105024649B (zh) | 硅基低漏电流悬臂梁栅金属氧化物场效应晶体管或非门 | |
CN105140224A (zh) | 硅基低漏电流悬臂梁栅cmos管倒相器及制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |