CN104934073B - 存储器测试系统及方法 - Google Patents

Abstract

本发明实施例提出一种存储器测试系统，所述存储器测试系统包含存储器装置、探针卡与测试器。存储器装置包含具有多个存储库的存储器芯片、数个输入电路与数个输出电路，其中每个输入电路皆具有第一输入接脚与第二输入接脚。输入电路的多个第一输入接脚用以读取多个存储库的多个存储单元中储存的多笔数据，而多个第二输入接脚用以接收一个压缩结果信号。多个输出电路接收由多个输入电路发出的多个压缩信号，而探针卡混合由多个输出电路输出的多个压缩输出信号，以输出一个混合压缩输出信号至测试器。

Description

存储器测试系统及方法

技术领域

本发明是有关于一种存储器装置，且特别是关于一种存储器测试系统与用以测试存储器装置的方法。

背景技术

目前存储器装置技术发展快速，且具有大容量的存储器装置时常被用在我们的生活周边。存储器装置可能具有多种配置以分配存储器装置中的多个存储库(memory bank)，例如16M×4，8M×8，16M×16，或其它种配置。于a×4配置中，有4根输入/输出接脚连接至4条外部的电器引脚(electrical lead)，其中a代表存储库的容量。于a×8配置中，有8根输入/输出接脚连接至4条外部的电器引脚。存储器装置的配置将决定存储器装置的性能、速度以及测试时间。

与使用a×4配置的存储器装置相比，使用a×8配置的存储器装置多了4条的输入/输出接脚。因此，当a×8配置的存储器装置与a×4配置的存储器装置的多个存储库具有相同容量时，a×8配置的存储器装置的速度会比a×4配置的存储器装置快，且a×8配置的存储器装置的测试时间会比a×4配置的存储器装置少。值得注意的是，测试时间与存储器装置的容量密不可分，且因为存储器装置往往具有不同的配置，因此要有效地去测试不同配置的存储器装置是很困难的。

请参阅图1，图1为传统的存储器测试系统的方块图。传统的存储器测试系统1包含存储器装置10、探针卡11(probe card)与测试器12。存储器装置10包含存储器芯片(memorydie)100、N个输入电路101_1～101_N与N个输出电路102_1～102_N，其中N是存储器芯片100内的存储库的数量。存储器芯片100具有N个存储库，此N个存储库分别通过输入/输出接脚IO_1～IO_N电性连接N个输入电路101_1～101_N。再者，输入电路101_1～101_N的输出接脚又分别电性连接输出电路102_1～102_N的N个输入接脚。输出电路102_1～102_N的N个输出接脚又分别电性连接探针卡11的N个输入接脚。最后，探针卡11的N个输出接脚分别电性连接测试器12的N个输入接脚。

输入电路101_1～101_N可以是存储器装置10的多个输入/输出缓冲器，且此多个输入/输出缓冲器可缓存N笔输入/输出数据。输出电路102_1～102_N可以是多个芯片外驱动器(off-chip driver，OCD)，且此多个芯片外驱动器可调整由输入电路101_1～101_N的输出接脚形成的N个输出阻抗。在测试过程中，首先，有N个测试信号输入存储器装置10，并且被储存于N个存储库的存储单元。再者，输入电路101_1～101_N从N个存储库的存储单元中读取N个测试信号，并将此N个测试信号输出给输出电路102_1～102_N。随后，输出电路102_1～102_N根据此N个测试信号分别输出N个输出信号给针探卡11。针探卡11再输出N个输出信号给测试器12。最后，测试器12检查此N个输出信号是否与最初输入至N个存储库的存储单元的N个测试信号一致。

对于低耗能的存储器装置，例如动态存取存储器(DRAM)，需要使用弱芯片外驱动器(weak OCD)以降低耗电量。然而，在晶圆测量程序中，测试器12事实上具有高负载(即大阻抗)。因此，为了完成芯片封装测试，弱芯片外驱动器会被禁止使用。

举例来说，用户可能仅需要5mA的信号去驱动存储器装置10以外的元件(如探针卡)，但需要40mA的信号去驱动测试器12。若芯片外驱动器输出40mA的输出信号，显而易见地，输出电流将会过大。相反地，若芯片外驱动器输出5mA的输出信号，输出电流将无法驱动测试器12进入测试程序。

发明内容

本发明实施例提供一种存储器测试系统，且此存储器测试系统包含存储器装置、探针卡以及测试器。存储器装置包含具有多个存储库的存储器芯片、多个输入电路与多个输出电路。存储库中具有多个存储单元。每个输入电路具有第一输入接脚与第二输入接脚。多个第一输入接脚用以读取多个存储库的多个存储单元中储存的多笔数据，而多个第二输入接脚用以一个接收压缩(compressed)结果信号。探针卡电性连接于多个输出电路与测试器。多个输出电路接收多个输入电路输出的多个压缩信号。探针卡混合由多个输出电路输出的多个压缩输出信号，以输出一个混合压缩输出信号至测试器。

本发明实施例还提供一种存储器测试方法。所述存储器测试方法执行于存储器测试系统。存储器测试系统包含存储器装置、探针卡与测试器。存储器装置包含存储器芯片、多个输入电路与多个输出电路。存储器芯片具有多个存储库，且存储库中具有多个存储单元。每个输入电路具有第一输入接脚与第二输入接脚。多个输出电路分别电性连接多个输入电路电性连接。此存储器测试方法的步骤如下。首先，将一个压缩测试信号输入至多个存储库的多个存储单元。然后，通过多个第二输入接脚输出一个压缩结果信号给多个输入电路，其中压缩结果信号相关于压缩测试信号。自多个输入电路输出多个压缩信号至多个输出电路。自多个输出电路输出多个压缩输出信号给探针卡。于探针卡中，混合接收到的多个压缩输出信号，并产生一混合压缩输出信号。接着，输出混合压缩输出信号至测试器。最后，于测试器中，检查混合压缩输出信号是否与压缩测试信号一致。

综上所述，本发明实施例提供的存储器测试系统及其方法可以使用低耗能的输出电路去驱动高负载的测试器。

为了能更进一步了解本发明为达成既定目的所采取的技术、方法及功效,请参阅以下有关本发明的详细说明、图式，相信本发明的目的、特征与特点,当可由此得以深入且具体的了解,然而所附图式与附件仅提供参考与说明用,并非用来对本发明加以限制者。

附图说明

图1是传统的存储器测试系统的功能方块图。

图2是本发明实施例所提供的一种存储器测试系统的功能方块图。

图3是本发明实施例所提供的一种存储器测试方法的流程图。

[标号说明]

1、2：存储器测试系统

10、20：存储器装置

11、21：探针卡

12、22：测试器

100、200：存储器芯片

101_1～101_N、201_1～201_N：输入电路

102_1～102_N、202_1～202_N：输出电路

IO_1～IO_N：输入/输出接脚

S300～S306：步骤

具体实施方式

[存储器测试系统的实施例]

首先请参阅图2，图2是本发明实施例所提供的一种存储器测试系统的功能方块图。存储器测试系统2用于测试存储器装置20，以检查多个存储库的多个存储单元是否无缺陷。存储器测试系统2包含存储器装置20、探针卡21以及测试器22。测试装置20电性连接于探针卡21，且探针卡电性连接于测试器22。

存储器装置20包含存储器芯片200、N个输入电路201_1～201_N与N个输出电路202_1～202_N，其中N是存储器芯片200内的多个存储库的数量。存储器芯片200的N个存储库分别电性连接于N个输入电路201_1～201_N的第一输入接脚IO_1～IO_N(例如为多个输入/输出接脚)。如此一来，输入电路201_1～201_N可通过第一输入接脚IO_1～IO_N读取多个存储库的多个存储单元中储存的多笔数据。存储器芯片200的N个存储库电性连接于一个输出测试接脚，且此输出测试接脚与输入电路201_1～201_N的第二输入接脚相连接。如此一来，输入电路201_1～201_N可接收一个压缩结果信号。

此外，输入电路201_1～201_N的N个输出接脚分别电性连接于输出电路202_1～202_N的N个输入接脚，且输出电路202_1～202_N的N个输出接脚分别电性连接于探针卡21的N个输入接脚。探针卡21的N探针卡个输入接脚连接到(wired to)探针卡21的一内部端点（亦即，探针卡21混合其N个输入接脚上的N个信号，或者说，探针卡21令其N个输入接脚短路）。此外，探针卡21的输出接脚电性连接于测试器22的输入接脚。如此一来，测试器22可接收探针卡21的输出接脚上的信号。

输入电路201_1～201_N可以是N个输入/输出缓冲器。进一步说，输入电路201_1～201_N可以缓存存储器装置10的N笔输入/输出数据或压缩结果信号，但本发明并不限制输入电路201_1～201_N的类型。举例来说，每个输入电路201_1～201_N可能包含缓冲器、放大器与滤波器。输出电路202_1～202_N可以是N个芯片外驱动器。进一步说，输出电路202_1～202_N可调整由输入电路101_1～101_N的输出接脚形成的N个输出阻抗，但本发明并不限制输出电路202_1～202_N的类型。再举例来说，输出电路202_1～202_N可能包含芯片外驱动器、放大器与滤波器。

在测试程序中，一个压缩测试信号会输入并储存于存储器芯片200的N个存储库的多个存储单元中。接着，通过N个输入电路201_1～201_N的N个第二输入接脚，N个输入电路201_1～201_N接收压缩结果信号，其中压缩结果信号相关于储存于N个存储库的多个存储单元中的压缩测试信号。

接着，输入电路201_1～201_N根据压缩结果信号输出N个压缩信号。N个输出电路202_1～202_N接收N个压缩信号，并根据N个压缩信号输出N个压缩输出信号。探针卡21接收N个压缩输出信号，并混合N个压缩输出信号以输出一个混合压缩输出信号给测试器22。最后，测试器22检查混合压缩输出信号是否与压缩测试信号一致。若混合压缩输出信号与压缩测试信号一致，测试器22输出一个表示多个存储单元并无缺陷的信息。

举例来说，多个存储库的数量为8，用户可能仅需要5mA的信号去驱动存储器装置20以外的元件，且需要40mA的信号去驱动测试器22。若芯片外驱动器输出5mA的输出信号，显而易见地，自探针卡21所输出的具有40mA(8×5mA=40mA)的输出电流的混合压缩输出信号已能够顺利驱动测试器22。如此一来，芯片外驱动器可以是用于低耗能的存储器装置20(例如动态随机存取存储器装置)的弱芯片外驱动器。

[存储器测试方法的实施例]

请参阅图3，图3是本发明实施例所提供的一种存储器测试方法的流程图。此存储器测试方法执行于存储器测试装置，其用以测试多个存储库的多个存储单元是否无缺陷。在步骤S300中，一个压缩测试信号被输入与储存至存储器装置中的多个存储库的多个存储单元。在步骤S301中，相关于压缩测试信号的一个压缩结果信号被输出至存储器装置的数个输入电路的多个第二输入接脚，也就是说，存储器装置的多个输入电路通过其第二输入接脚接收压缩结果信号。附带一提的是，多个输入电路的多个第一输入接脚用以读取多个存储库的多个存储单元中储存的多笔数据。

在步骤S302中，多个输入电路输出多个压缩信号给多个输出电路，其中多个压缩信号相关于压缩结果信号。之后，在步骤S303中，多个输出电路输出压缩输出信号给探针卡，其中多个压缩输出信号相关于多个压缩信号。在步骤S304中，探针卡混合多个压缩输出信号以产生一个混合压缩输出信号。在步骤S305中，探针卡输出混合压缩输出信号给测试器。然后，在步骤S306中，测试器检查混合压缩输出信号是否与压缩测试信号一致。

[实施例的可能功效]

综合以上所述，本发明实施例提供的存储器装置具有多个输入电路，且每个输入电路利用另一根输入接脚接收压缩结果信号。此外，探针卡能将输入的数个压缩输出信号混合成一个混合压缩输出信号。据此，本发明实施例提供的存储器测试系统及方法可以使用低耗能的输出电路去驱动高负载的测试器。

以上所述仅为本发明的实施例,其并非用以限定本发明的权利要求保护范围。任何本领域技术人员，在不脱离本发明的精神与范围内,所作的更动及润饰的等效替换,仍为本发明的权利要求保护范围内。

Claims (10)

1.一种存储器测试系统，包含：

一存储器装置，包括具有多个存储库的一存储器芯片、多个输入电路与多个输出电路，其中每个存储库具有多个存储单元，每个输入电路皆具有一第一输入接脚及一第二输入接脚，该多个输入电路的该等第一输入接脚用以读取储存于该多个存储库的该等存储单元的多笔数据，该等第二输入接脚用以接收自该多个存储库输出的一压缩结果信号，并且该多个输入电路根据该压缩结果信号输出多个压缩信号；

一探针卡，该探针卡电性连接于该输出电路；

一测试器，该测试器电性连接于该探针卡；

其中该等输出电路接收自该等输入电路输出的多个压缩信号，并且该等输出电路根据该多个压缩信号输出多个压缩输出信号，该探针卡混合多个压缩输出信号以输出一混合压缩输出信号至该测试器。

2.根据权利要求1所述的存储器测试系统，其中该等输入电路为多个缓冲器。

3.根据权利要求1所述的存储器测试系统，其中该等第一输入接脚为多个输入/输出接脚。

4.根据权利要求1所述的存储器测试系统，其中该等输出电路为多个芯片外驱动器。

5.根据权利要求1所述的存储器测试系统，其中该存储器装置为一动态随机存取存储器装置。

6.一种存储器测试方法，执行于一存储器测试系统，该存储器测试系统包含一存储器装置、一探针卡与一测试器，其中该存储器装置包含具有多个存储库的一存储器芯片、多个输入电路与多个输出电路，该存储库中具有数个存储单元，每个输入电路皆具有一第一输入接脚及一第二输入接脚，该等输出电路分别电性连接于该等输入电路，且该存储器测试方法的步骤包含：

将一压缩测试信号输入与储存至该等存储库的该等存储单元；

通过该等第二输入接脚，该等存储库输出一压缩结果信号至该等输入电路，其中该压缩结果信号相关于该压缩测试信号；

自该等输入电路根据该压缩结果信号输出多个压缩信号至该等输出电路；

自该等输出电路根据该多个压缩信号输出多个压缩输出信号至该探针卡；

于该探针卡中，混合该等压缩输出信号，以产生一混合压缩输出信号；

该探针卡输出该混合压缩输出信号至该测试器；

于该测试器中，检查该混合压缩输出信号是否与该压缩测试信号一致。

7.根据权利要求6所述的存储器测试方法，其中该等输入电路为多个缓冲器。

8.根据权利要求6所述的存储器测试方法，其中该等第一输入接脚为多个输入/输出接脚。

9.根据权利要求6所述的存储器测试方法，其中该等输出电路为多个芯片外驱动器。

10.根据权利要求6所述的存储器测试方法，其中该存储器装置为一动态随机存取存储器装置。