CN104916296A - 半导体集成电路及其操作方法 - Google Patents

半导体集成电路及其操作方法 Download PDF

Info

Publication number
CN104916296A
CN104916296A CN201510111910.1A CN201510111910A CN104916296A CN 104916296 A CN104916296 A CN 104916296A CN 201510111910 A CN201510111910 A CN 201510111910A CN 104916296 A CN104916296 A CN 104916296A
Authority
CN
China
Prior art keywords
value
detection signal
sic
semiconductor integrated
gain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510111910.1A
Other languages
English (en)
Other versions
CN104916296B (zh
Inventor
小山秀穗
黑泽稔
板垣吉弥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to CN201910223030.1A priority Critical patent/CN110033794B/zh
Publication of CN104916296A publication Critical patent/CN104916296A/zh
Application granted granted Critical
Publication of CN104916296B publication Critical patent/CN104916296B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/48—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed
    • G11B5/54—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed with provision for moving the head into or out of its operative position or across tracks
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P6/00—Arrangements for controlling synchronous motors or other dynamo-electric motors using electronic commutation dependent on the rotor position; Electronic commutators therefor
    • H02P6/14—Electronic commutators
    • H02P6/16—Circuit arrangements for detecting position
    • H02P6/18—Circuit arrangements for detecting position without separate position detecting elements
    • H02P6/182—Circuit arrangements for detecting position without separate position detecting elements using back-emf in windings
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B19/00—Driving, starting, stopping record carriers not specifically of filamentary or web form, or of supports therefor; Control thereof; Control of operating function ; Driving both disc and head
    • G11B19/02—Control of operating function, e.g. switching from recording to reproducing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B19/00—Driving, starting, stopping record carriers not specifically of filamentary or web form, or of supports therefor; Control thereof; Control of operating function ; Driving both disc and head
    • G11B19/20—Driving; Starting; Stopping; Control thereof
    • G11B19/24—Arrangements for providing constant relative speed between record carrier and head
    • G11B19/247—Arrangements for providing constant relative speed between record carrier and head using electrical means
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B21/00—Head arrangements not specific to the method of recording or reproducing
    • G11B21/02—Driving or moving of heads
    • G11B21/12—Raising and lowering; Back-spacing or forward-spacing along track; Returning to starting position otherwise than during transducing operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/48—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed
    • G11B5/54—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed with provision for moving the head into or out of its operative position or across tracks
    • G11B5/55—Track change, selection or acquisition by displacement of the head
    • G11B5/5521—Track change, selection or acquisition by displacement of the head across disk tracks
    • G11B5/5526—Control therefor; circuits, track configurations or relative disposition of servo-information transducers and servo-information tracks for control thereof
    • G11B5/553—Details
    • G11B5/5534—Initialisation, calibration, e.g. cylinder "set-up"
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P6/00—Arrangements for controlling synchronous motors or other dynamo-electric motors using electronic commutation dependent on the rotor position; Electronic commutators therefor
    • H02P6/14—Electronic commutators
    • H02P6/16—Circuit arrangements for detecting position
    • H02P6/17—Circuit arrangements for detecting position and for generating speed information
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/48—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed
    • G11B5/54—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed with provision for moving the head into or out of its operative position or across tracks
    • G11B5/55—Track change, selection or acquisition by displacement of the head
    • G11B5/5521—Track change, selection or acquisition by displacement of the head across disk tracks
    • G11B5/5569—Track change, selection or acquisition by displacement of the head across disk tracks details of specially adapted mobile parts, e.g. electromechanical control devices
    • G11B5/5573—Details of the magnetic circuit, e.g. of actuators
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P25/00—Arrangements or methods for the control of AC motors characterised by the kind of AC motor or by structural details
    • H02P25/02—Arrangements or methods for the control of AC motors characterised by the kind of AC motor or by structural details characterised by the kind of motor
    • H02P25/032—Reciprocating, oscillating or vibrating motors
    • H02P25/034—Voice coil motors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Control Of Linear Motors (AREA)
  • Moving Of Head For Track Selection And Changing (AREA)

Abstract

本发明涉及半导体集成电路及其操作方法。本发明实现了在不采用外部CPU进行数字校正的情况下检测电动机速度的校准操作。当零电流流过电动机时并且当臂固定时，校准操作计算与反EMF检测器电路的反EMF检测信号对应的比较基准值。因此，响应于流过电动机的非零电流，将反EMF检测器电路的反EMF检测信号设置为第一值和第二值，并且半导体集成电路从第一值和第二值计算比较基准值。通过由调节单元调节反EMF检测器电路的内部放大器的增益，减小作为反EMF检测器电路的反EMF检测信号的比较输入值和比较基准值之差。

Description

半导体集成电路及其操作方法
相关申请的交叉引用
包括说明书、附图和摘要的2014年3月14日提交的日本专利申请No.2014-051395的公开的全部内容以引用方式并入本文中。
技术领域
本发明涉及可安装在用于驱动电动机移动硬盘驱动单元的磁头的电动机驱动控制器中的半导体集成电路及其操作方法。特别地，本发明涉及在不使用通过半导体集成电路的外部CPU的数字校正的情况下有效用于针对电动机的速率检测执行校准操作的技术。
背景技术
在硬盘驱动单元(HDD)中，磁盘通过主轴电动机高速旋转，用于读写的磁头在旋转磁盘的介质表面上近距离地悬浮，并且磁头通过音圈电动机在磁盘的直径方向上移动，从而执行磁盘信息的读写。
在硬盘驱动单元(HDD)中，采用加载/卸载系统，在加载/卸载系统中，当不执行数据的读写时，磁头回缩到设置在磁盘外周外部的斜坡机构并且停留在斜坡机构。通过根据来自主机的命令进行加载操作，磁头从斜坡机构的回缩位置移动到盘介质表面并且执行读/写操作。在完成读/写操作之后，相反地，通过根据来自主机的命令进行卸载操作，磁头从盘介质表面移动到斜坡机构的回缩位置。
另一方面，随着硬盘驱动单元的高记录密度的不断进步，磁头在盘介质表面上方的飞行高度变小，并且需要提高在加载磁头时进行速率控制的精度。加载磁头时的速率是磁头从斜坡机构的回缩位置到盘介质表面的移动速率。传统上，通过检测移动时音圈电动机中产生的反电动势，控制在加载磁头时的速率。
以下引用的专利文献1描述了音圈电动机(VCM)的端子间电压和与音圈电动机串联耦合的感测电阻器的端子间电压被两级负反馈差分放大器放大，从而检测音圈电动机的反电动势。专利文献1还描述了为了补偿因由于温度变化导致的VCM的寄生电阻(VCM电阻)的变化而引起的反电动势的检测值中涉及的误差而执行的校准操作。也就是说，当在支架压贴外周限位器时，在VCM的实际速率的零状态下开始加载控制时，在使VCM电流值的两个阶跃流过VCM时读取从VCM检测电路检测的VCM速率检测值，然后，通过CPU进行软件处理，补偿VCM电流值和VCM速率检测值之间的关系。此外，当计时器值超过规定时间时，在执行卸载控制的过程中，执行回缩操作，以将磁头向着磁盘的向内方向回缩，并且支架压贴内周限位器。在本状态下，使VCM电流值的两个阶跃在对支架的驱动力向着内周作用的方向上流动，类似地，通过CPU进行软件处理，补偿VCM电流值和VCM速率检测值之间的关系。
(专利文献1)公开的日本未经审查的专利申请No.2000-163901
发明内容
在本发明之前，本发明的发明人从事开发被称为音圈电动机驱动器IC的半导体集成电路，该音圈电动机驱动器IC用于驱动将磁头在硬盘驱动单元(HDD)中移动的音圈电动机(VCM)。具体地讲，这个驱动器IC是被称为COMBO驱动器的高集成密度的半导体集成电路，其集成了用于驱动主轴电动机以高速率旋转磁盘的主轴电动机驱动器和用于驱动音圈电动机的音圈电动机驱动器。
另一方面，在被称为COMBO驱动器的高集成密度的本半导体集成电路中，为了检测音圈电动机(VCM)的反电动势，必须补偿在开始磁头的加载控制时VCM电流值和VCM速率检测值之间的关系，如专利文献1中描述的。
图18图示了其中安装有被称为COMBO驱动器的高集成密度的半导体集成电路2的硬盘驱动单元(HDD)的构造。
如图18中所示，硬盘驱动单元(HDD)包括由片上系统(SoC)构成的控制器1、COMBO驱动器的半导体集成电路2、和磁盘单元3。
磁盘单元3包括磁盘单元31、主轴电动机32、磁头33、支臂(支架)34、音圈电动机(下文中被称为VCM)35和斜坡机构36。驱动执行信息读写的磁盘单元31以通过主轴电动机32旋转并且由VCM 35驱动上面安装有用于信息读写的磁头35的支臂34。当不执行信息读写时，磁头33回缩到斜坡机构36。通过根据来自主机装置的命令进行加载操作LOAD，将磁头33从斜坡机构36向着磁盘单元31的向内方向移动，从而执行信息读写。在完成信息读写之后，通过根据来自主机装置的命令进行卸载操作UNLOAD，磁头33另外从磁盘单元31的斜坡机构36的向内方向移动到回缩位置。
COMBO驱动器的半导体集成电路2包括逻辑电路21、数模转换器22、模数转换器23、音圈电动机驱动器电路(下文中被称为VCM驱动器电路)24、反电动势检测器电路(下文中被称为反EMF检测器电路)25。尽管在图18中未示出，但COMBO驱动器的半导体集成电路2包含用于驱动图18中示出的硬盘驱动单元(HDD)的主轴电动机32的主轴驱动器电路。
由片上系统(SoC)构成的控制器1将目前使用的硬盘控制器(HDC)和目前使用的读/写通道LSI集成为高集成密度的一个芯片半导体集成电路。也就是说，硬盘控制器包括主机接口、时钟发生器、伺服电路、高速缓存存储器、误差校正电路(ECC)和盘接口。读/写通道LSI包括信号处理电路，信号处理电路用于对数据执行编码调制以将其写入磁盘并且用于对从磁盘、磁头位置信息产生单元等读取的再现信号执行PRML(部分响应最大似然)信号处理。
由控制器1产生的数字音圈电动机电流指示值(下文中被称为数字VCM电流指示值)VCMCRNT被COMBO驱动器的半导体集成电路2的数模转换器22转换成模拟输出信号，并且模拟输出信号被供应到VCM驱动器电路24的输入端子。此外，VCM驱动器电路24的驱动输出信号被施加到VCM 35的两端。因此，通过VCM驱动器电路24的驱动输出信号驱动用于驱动上面安装有磁头33的支臂34的VCM35。
通过根据来自主机装置的命令进行加载操作LOAD，在磁头33从斜坡机构36向磁盘单元31的向内方向移动时，与移动速率相对应地在VCM 35中产生反电动势(下文中被称为反EMF)。然后，产生的反EMF从VCM 35的两端供应到反EMF检测器电路25的不同输入端子。反EMF检测器电路25的模拟反EMF检测信号被模数转换器23转换成数字反EMF检测信号，并且数字反EMF检测信号VDEF_D经由逻辑电路21被供应到控制器1。控制器1对数字VCM电流指示值VCMCRNT执行反馈控制，使得数字反EMF检测信号VDEF_D变得恒定。因此，可以控制磁头33的移动速率成为加载操作LOAD中的恒定速率。
图19图示了以下状态：本发明的发明人在本发明之前检查到的被称为COMBO驱动器的高集成密度的半导体集成电路2被安装在图18中示出的硬盘驱动单元(HDD)中。图19中示出的半导体集成电路2还通过控制器1对数字VCM电流指示值VCMCRNT进行反馈控制，控制数字反EMF检测信号VDEF_D成为恒定值，使得加载操作LOAD中的磁头33的移动速率被控制成为恒定速率。
如图19中所示，COMBO驱动器的半导体集成电路2包括逻辑电路21、数模转换器22、模数转换器23、VCM驱动器电路24和反EMF检测器电路25。
逻辑电路21包括串行接口211和调节逻辑电路212。
串行接口211被供应有来自配置有片上系统(SoC)的控制器1的外部控制信号A1_OFF_ADJ、A1_GAIN_ADJ、A2_OFF_ADJ、和A2_GAIN。串行接口211将从控制器1供应的数字VCM电流指示值VCMCRNT供应到数模转换器22的输入端子。另一方面，串行接口211将由模数转换器23产生的数字反EMF检测信号VDEF_D供应到控制器1。
调节逻辑电路212包括四个调节寄存器2121、2122、2123和2124、调节定序器2125、两个反EMF检测信号寄存器2126和2127、和比较器2128。
数字VCM电流指示值VCMCRNT经由串行接口211从控制器1供应到数模转换器22的输入端子。因此，模拟音圈电动机电流指示值(下文中被称为模拟VCM电流指示值)从数模转换器22的输出端子供应到VCM驱动器电路24的输入端子。
VCM驱动器电路24包括非反相放大器241和反相放大器242，以便产生正极性音圈电动机驱动电压(下文中被称为正极性VCM驱动电压)Vvcmp和负极性音圈电动机驱动电压(下文中被称为负极性VCM驱动电压)。模拟VCM电流指示值从数模转换器22的输出端子供应到非反相放大器241的输入端子和反相放大器242的输入端子。用于检测流过VCM 35的音圈电动机电流(下文中被称为VCM电流)Ivcm的检测电阻器Rs的一端被耦合到非反相放大器241的输出端子。检测电阻器Rs的另一端耦合到VCM 35的一端，VCM 35的另一端耦合到反相放大器242的输出端子。线圈L、寄生电阻RL和VCM 35的反EMFVbemf串联耦合在VCM 35的一端和另一端之间。
反EMF检测器电路25包括反相放大器251、减法放大器252和低通滤波器253。反相放大器251包括电阻值R1的第一电阻器、电阻值R2的第二电阻器、和第一差分放大器A1。减法放大器252包括电阻值R3的第三电阻器、电阻值R4的第四电阻器、电阻值R3的第五电阻器、电阻值R4的第六电阻器、和第二差分放大器A2。低通滤波器253包括电阻器R和电容器C。低通滤波器253具有去除VCM 35的线圈L的两端产生的高频电压分量的功能。反相放大器251的电阻值R1的第一电阻器的一端耦合到用于检测VCM电流Ivcm的检测电阻器Rs的一端，电阻值R1的第一电阻器的另一端耦合到第一差分放大器A1的反相输入端子(-)和电阻值R2的第二电阻器的一端，并且电阻值R2的第二电阻器的另一端耦合到第一差分放大器A1的输出端子。检测电阻器Rs的另一端和VCM 35的一端的连接节点处的公共电压Vcom被供应到第一差分放大器A1的非反相输入端子(+)。反相放大器251的输出信号被供应到减法放大器252的电阻值R3的第三电阻器的一端，电阻值R3的第三电阻器的另一端耦合到第二差分放大器A2的反相输入端子(-)和电阻值R4的第四电阻器的一端，并且电阻值R4的第四电阻器的另一端耦合到第二差分放大器A2的输出端子。VCM 35的另一端耦合到电阻值R3的第五电阻器的一端，电阻值R3的第五电阻器的另一端耦合到第二差分放大器A2的非反相输入端子(+)和电阻器R4的第六电阻器的一端，并且基准电压Vref被供应到电阻值R4的第六电阻器的另一端。减法放大器252的输出信号被供应到低通滤波器253的电阻器R的一端，电阻器R的另一端耦合到低通滤波器253的电容器C的一端，并且电容器C的另一端耦合到地电势。从反EMF检测器电路25的低通滤波器253的输出端子产生模拟反EMF检测信号Vdet_A。这个模拟反EMF检测信号Vdet_A被模数转换器23转换成数字反EMF检测信号，并且数字反EMF检测信号VDET_D经由逻辑电路21被供应到控制器1。
假设流过VCM 35的线圈L的电流是Ivcm，反EMF是Vbemf，并且基准电压是Vref，用等式1给出来自反EMF检测器电路25的输出端子的模拟反EMF检测信号Vdet_A。
V det _ A = - R 4 R 3 · { - V bemf + ( R L - R 2 R 1 · R S ) · I vcm } + V ref = R 4 R 3 · V bemf - R 4 R 3 · ( R L - R 2 R 1 · R S ) · ( + I vcm ) + V ref
                             (等式1)
这里，等式1右手侧的第二行第二项中的(+Ivcm)表达了VCM电流Ivcm是正电流值并且在进行加载操作LOAD时磁头33从斜坡机构36向着磁盘单元31的向内方向移动。
逻辑电路21的调节逻辑电路212包括第一增益设定寄存器2121、第一偏移控制寄存器2122、第二增益设定寄存器2123、第二偏移控制寄存器2124、调节定序器2125、第一检测寄存器2126、第二检测寄存器2127和比较器2128。
逻辑电路21的串行接口211被供应来自控制器的反相增益调节指令信号A1_GAIN_ADJ、第一偏移控制指令信号A1_OFF_ADJ、减法增益值A2_GAIN、第二偏移控制指令信号A2_OFF_ADJ和数字VCM电流指示值VCMCRNT。
在随后将说明的校准操作期间，反相增益调节指令信号A1_GAIN_ADJ经由串行接口211从控制器1供应到调节定序器2125。结果，响应于校准操作期间比较器2128的输出信号，调节定序器2125将第一增益设定寄存器2121的反相增益值A1_GAIN校正成正确值。存储在第一增益设定寄存器2121中的反相增益值A1_GAIN建立反EMF检测器电路25的反相放大器251的第一电阻器的电阻值R1。因此，通过按存储在第一增益设定寄存器2121中的反相增益调节指令信号A1_GAIN_ADJ调节的电阻值R1的第一电阻器，建立反EMF检测器电路25的反相放大器251的放大增益。在校准操作之前的准备时段期间，第一偏移控制指令信号A1_OFF_ADJ经由串行接口211从控制器1供应到调节定序器2125。因此，响应于准备时段期间比较器2128的输出信号，调节定序器2125将第一偏移控制寄存器2122的第一偏移值A1_OFF调节成正确值。结果，存储在第一偏移控制寄存器2122中的第一偏移值A1_OFF补偿反EMF检测器电路25的反相放大器251中的第一差分放大器A1的第一差分输入偏移。类似地，在准备时段期间，第二偏移控制指令信号A2_OFF_ADJ经由串行接口211从控制器1供应到调节定序器2125。因此，响应于准备时段期间比较器2128的输出信号，调节定序器2125将第二偏移控制寄存器2124的第二偏移值A2_OFF调节成正确值。结果，存储在第二偏移控制寄存器2124中的第二偏移值A2_OFF补偿反EMF检测器电路25的减法放大器252中的第二差分放大器A2的第二差分输入偏移。此外，在校准操作之前的准备时段期间，减法增益值A2_GAIN经由串行接口211从控制器1供应到第二增益设置寄存器2123。结果，存储在第二增益设置寄存器2123中的减法增益值A2_GAIN在反EMF检测器电路25的减法放大器252中建立电阻值R3的第三电阻器和电阻值R4的第四电阻器的电阻比率、和电阻值R3的第五电阻器和电阻值R4的第六电阻器的电阻比率。也就是说，按存储在第二增益设置寄存器2123中的减法增益值A2_GAIN建立反EMF检测器电路25的减法放大器252的减法放大增益。
从模数转换器23产生的数字反EMF检测信号VDET_D被供应到第一检测寄存器2126的信号输入端子和第二检测寄存器2127的信号输入端子。基准值锁存控制信号LAT_REF从调节定序器2125被供应到第一检测寄存器2126的锁存控制端，并且检测值锁存控制信号LAT_DET从调节定序器2125被供应到第二检测寄存器2127的锁存控制端。来自第一检测寄存器2126的信号输出端子的输出信号作为比较基准值VCMP_REF被供应到比较器2128的一个输入端子，来自第二检测寄存器2127的信号输出端子的输出信号作为比较输入值VCMP_IN被供应到比较器2128的另一个输入端子，并且比较器2128的比较输出信号VCMP_OUT被供应到调节定序器2125。
图20是本发明的发明人在本发明之前检查到的、图19中示出的半导体集成电路2中为了进行加载操作LOAD补偿VCM 35的反EMFVbemf的检测值中涉及的误差的校准操作的说明图。通过进行加载操作LOAD，磁头33从斜坡机构36向着磁盘单元31的向内方向移动。
在校准操作中，即使VCM 35的寄生电阻RL的电阻值和音圈电动机电流感测电阻器(下文中被称为VCM电流感测值)Rs的电阻值的比率由于温度变化而变化，也可以通过变化反EMF检测器电路25的反相放大器251的增益(＝R2/R1)，保持满足上述等式1右手侧的第二行第二项中的关系(RL-R2·Rs/R1)≈0的增益补偿条件。以此方式，独立于温度变化保持增益补偿条件。因此，等式1右手侧的第二行第二项大致变成零，并且反EMF检测器电路25的模拟反EMF检测信号Vdet_A不取决于VCM电流Ivcm的电流值，只取决于反EMFVbemf和基准电压Vref。反EMF检测器电路25的减法放大器252的增益(＝R4/R3)实质上保持不变，对抗温度变化。原因如下。在减法放大器252中，在半导体集成电路2的制造过程的相同条件下，同时形成电阻值R3的第三电阻器、电阻值R4的第四电阻器、电阻值R3的第五电阻器和电阻值R4的第六电阻器。因此，这些电阻器的电阻温度相关性变得实质上相同。相反，VCM 35的线圈L的寄生电阻RL和VCM电流感测电阻器Rs由不同的电阻材料制成。因此，这两个电阻器的电阻温度相关性大大不同。
在图20的第一步骤S1，当从控制器1供应的反相增益调节指令信号A1_GAIN_ADJ从低电平Lo变成高电平Hi时，开始校准操作。
在第二步骤S2，通过为逻辑电路21的调节逻辑电路212中的第一增益设定寄存器2121所存储的数据的所有位设置“0”，将第一增益设定寄存器2121初始化。
在第三步骤S3，为了将流过VCM 35的VCM电流Ivcm的电流值设置成零(≈0mA)，建立将从控制器1产生数字VCM电流指示值VCMCRNT的数值。第三步骤S3，目前的零电流值(≈0mA)的建立是为了产生模拟反EMF检测信号Vdet_A，模拟反EMF检测信号Vdet_A与进行校准操作的增益补偿条件满足等式1右手侧的第二行第二项中的关系(RL-R2·Rs/R1)≈0的情况下相同。
在将磁头33从斜坡机构36向着磁盘31的向内方向移动的加载操作LOAD之前执行的校准操作中，磁头33回缩到斜坡机构36。因此，即使VCM电流Ivcm的电流值被设置为零(≈0mA)，磁头33也不移动。因此，没有产生可能会充当校准操作中的干扰的反EMF Vbem，并且反EMF Vbem是零。因此，在第三步骤S3得到的模拟反EMF检测信号Vdet_A变成等于等式1右手侧的第二行第三项的Vref。
在第四步骤S4，响应于在第三步骤S3被设置其数值的数字VCM电流指示值VCMCRNT，该流程等待安排从反EMF检测器电路25的低通滤波器253的输出端子产生的模拟反EMF检测信号Vdet_A的电压电平。
在第五步骤S5，在第四步骤S4安排的模拟反EMF检测信号Vdet_A被模数转换器23转换成数字反EMF检测信号VDET_D，并且转换后的数字反EMF检测信号VDET_D作为用于满足增益补偿条件的基准值被存储在第一检测寄存器2126中。结果，作为第一检测寄存器2126的输出信号的补偿基准值VCMP_REF被供应到比较器2128的一个输入端子。
在第六步骤S6，VCM电流Ivcm的电流值被设置为-Ivcm。以此方式将VCM电流Ivcm的电流值设置为负值，以便使等式1右手侧的第二行第一项的反EMF Vbemf实质上为零。也就是说，通过在加载操作LOAD之前执行的校准操作中将VCM电流Ivcm的电流值设置为负值，磁头33往往会从磁盘单元31的向内方向移动到向外方向。然而，在加载操作LOAD之前的校准操作中，上面安装有磁头33的支臂34被固定于斜坡机构36或外周限位器，因此，磁头33、支臂34和VCM35不能移动或旋转，并且反EMF Vbemf变成实质上为零。
由于VCM电流Ivcm的电流值被设置为负值，因此等式1被修改成等式2。
V det _ A = - R 4 R 3 · { - V bemf + ( R L - R 2 R 1 · R S ) · I vcm } + V ref = R 4 R 3 · V bemf - R 4 R 3 · ( R L - R 2 R 1 · R S ) · ( - I vcm ) + V ref
                              (等式2)
在第七步骤S7，流程等待安排在第六步骤S6从反EMF检测器电路25的输出端子产生的模拟反EMF检测信号Vdet_A的电压电平。
在第八步骤S8，为了校正反EMF检测器电路25的反相放大器251的增益(＝R2/R1)，为逻辑电路21的调节逻辑电路212中的第一增益设定寄存器2121的第N位设置高电平“1”。第一次第八步骤S8中的第N位变成最高有效位(MSB)，第二次第八步骤S8中的第N位变成次高位，并且最后一次第八步骤S8中的第N位变成最低有效位(LSB)。
在第九步骤S9，响应于在第六步骤S6设置其数值的数字VCM电流指示值VCMCRNT和在第八步骤S8设置的反相放大器251的增益，该流程等待安排从反EMF检测器电路25的输出端子产生的模拟反EMF检测信号Vdet_A的电压电平。
在第十步骤S10，在第九步骤S9安排的模拟反EMF检测信号Vdet_A被模数转换器23转换成数字反EMF检测信号VDET_D，并且转换后的数字反EMF检测信号VDET_D与温度变化相对应地作为比较输入值被存储在第二检测寄存器2127中。结果，作为第二检测寄存器2127的输出信号的比较输入值VCMP_IN被供应到比较器2128的另一个输入端子。
在第十一步骤S11，比较器2128确定在第十步骤S10中第二检测寄存器2127中存储的比较输入值VCMP_IN是否等于或小于在第五步骤S5在第一检测寄存器2126中存储的比较基准值VCMP_REF。当在第十一步骤S11比较器2128的确定结果是“是”时，表明反EMF检测器电路25的反相放大器251的增益(＝R2/R1)大于上述增益补偿条件的理想增益。因此，在这种情况下，在后面的第十二步骤S12，在第八步骤S8建立的第一增益设定寄存器2121的第N位从高电平“1”变成低电平“0”。
当在第十一步骤S11比较器2128的确定结果是“否”时，表明反EMF检测器电路25的反相放大器251的增益(＝R2/R1)小于上述增益补偿条件的理想增益。因此，在这种情况下，该流程转到第十三步骤S13。
在第十三步骤S13，为了将逻辑电路21的调节逻辑电路212中的第一增益设定寄存器2121的第N调节位位置朝向下方向移动1位，响应于比较器2128的比较输出信号VCMP_OUT的调节定序器2125执行位计数的操作N＝N-1。
在第十四步骤S14，为了确定在第十三步骤S13移位的第一增益设定寄存器2121的第N调节位位置是否是最低有效位(LSB)，调节定序器2125确定位计数N是否是“0”。当在第十四步骤S14确定结果是“否”时，该流程返回到第八步骤S8，并且在第一增益设定寄存器2121中朝向下方向移位1位的第N位被设置为高电平“1”。
当第十四步骤S14中的确定结果是“是”时，该流程转到第十五步骤S15。
在第十五步骤S15，从控制器1供应的反相增益调节指令信号A1_GAIN_ADJ从高电平Hi变成低电平Lo，并且校准操作终止。
在完成本校准操作之后进行加载操作LOAD之前，反EMF检测器电路25的反相放大器251的增益(＝R2/R1)被校正成满足等式1右手侧的第二行第二项中的增益补偿条件(RL-R2·Rs/R1)≈0的理想增益。
图21图示了如图20中所示的、本发明的发明人在本发明之前检查到的根据校准操作的操作流程的半导体集成电路2的各部分的信号波形。
如图21中所示，在进行第一步骤S1时，当从控制器1供应的反相增益调节指令信号A1_GAIN_ADJ从低电平Lo变成高电平Hi时，开始校准操作。
在从第一步骤S1到第五步骤S5的时段中，流过VCM 35的VCM电流Ivcm的电流值被设置成大致为零(≈0mA)，并且从模数转换器23的输出端子产生的数字反EMF检测信号VDET_D变成增益补偿条件下的比较基准值VCMP_REF。
在从第一步骤S1到第六步骤S6的时段中，逻辑电路21的调节逻辑电路212中的第一增益设定寄存器2121所存储的数据的所有位被设置为“0”并且第一增益设定寄存器2121被初始化。在这个时段中，逻辑电路21的调节逻辑电路212中的第一增益设定寄存器2121的位计数N是第九最高有效位。与十进制数0相对应的十六进制000h被存储在第一增益设定寄存器2121中。
在进行第六步骤S6时，VCM电流Ivcm的电流值被设置为-Ivcm。
在第七步骤S7的时段中，响应于VCM电流Ivcm的电流值-Ivcm从模数转换器23的输出端子产生的数字反EMF检测信号VDET_D用作与温度变化相对应的比较输入值VCMP_IN。
在进行第一次第八步骤S8时，逻辑电路21的调节逻辑电路212中的第一增益设定寄存器2121的位计数N所指明的第九最高有效位被因此设置为高电平“1”，与十进制数512(＝29)相对应的十六进制200h被存储在第一增益设定寄存器2121中。结果，响应于作为第一增益设定寄存器2121的增益调节值的十六进制200h，反EMF检测器电路25的反相放大器251的增益(＝R2/R1)被设置为十六进制数512的大值。
在进行第一次第九步骤S9时，响应于VCM电流Ivcm的电流值-Ivcm和反EMF检测器电路25的反相放大器251的增益(＝R2/R1)，从模数转换器23的输出端子产生的数字反EMF检测信号VDET_D用作比较输入值VCMP_IN。在图21中示出的示例中，这个增益(＝R2/R1)过大，因此，通过上述等式2计算的来自反EMF检测器电路25的输出端子的模拟反EMF检测信号Vdet_A变成低电平。因此，在进行第一次第九步骤S9时，从模数转换器23的输出端子产生的作为数字反EMF检测信号VDET_D的比较输入值VCMP_IN变成比增益补偿条件下的比较基准值VCMP_REF更低的电平。结果，通过第一次从第十步骤S10至第十四步骤S14的处理，第一增益设定寄存器2121的第九最高有效位从高电平“1”变成低电平“0”，并且在进行第二次第八步骤S8时，新位计数N所指明的第八位被设置为高电平“1”。因此，与十进制数256(＝28)相对应的十六进制100h被存储在第一增益设定寄存器2121中。结果，响应于作为第一增益设定寄存器2121的增益调节值的十六进制100h，反EMF检测器电路25的反相放大器251的增益(＝R2/R1)被设置为十进制数256的相当小的值。
在进行第二次第九步骤S9时，响应于VCM电流Ivcm的电流值-Ivcm和反EMF检测器电路25的反相放大器251的增益(＝R2/R1)，从模数转换器23的输出端子产生的数字反EMF检测信号VDET_D用作比较输入值VCMP_IN。在图21中示出的示例中，这个增益(＝R2/R1)过小，因此，通过上述等式2计算的来自反EMF检测器电路25的输出端子的模拟反EMF检测信号Vdet_A变成高电平。因此，在进行第一次第九步骤S9时，从模数转换器23的输出端子产生的作为数字反EMF检测信号VDET_D的比较输入值VCMP_IN变成比增益补偿条件下的比较基准值VCMP_REF更高的电平。结果，通过第二次从第十步骤S10至第十四步骤S14的处理，第一增益设定寄存器2121的第八位保持在高电平“1”，并且在进行第三次第八步骤S8时，新位计数N所指明的第七位被设置为高电平“1”。因此，与十进制数384(＝28+27)相对应的十六进制180h被存储在第一增益设定寄存器2121中。结果，响应于作为第一增益设定寄存器2121的增益调节值的十六进制180h，反EMF检测器电路25的反相放大器251的增益(＝R2/R1)被设置为十进制数384的相当大的值。
此后，以相同方式，通过进行从第八步骤S8至第十四步骤S14的处理达高达第十次，根据二分查找算法，反EMF检测器电路25的反相放大器251的增益(＝R2/R1)收敛于与十六进制151相对应的十进制数337的值。结果，即使VCM 35的寄生电阻RL和VCM电流感测电阻器Rs的电阻比率由于温度变化而变化，也对应地改变反EMF检测器电路25的反相放大器251的增益(＝R2/R1)。因此，可以实现等式1右手侧的第二行第二项中的增益补偿条件(RL-R2·Rs/R1)≈0。因此，由于等式1右手侧的第二行第二项实质上保持零，因此反EMF检测器电路25的模拟反EMF检测信号Vdet_A不取决于VCM电流Ivcm的电流值，只取决于反EMF Vbemf和基准电压Vref。
然而，本发明的发明人进行的检查揭示了，在针对卸载操作UNLOAD的校准操作中，不能适用如图19、图20和图21中所示的补偿本发明的发明人在本发明之前检查的加载操作LOAD中反EMF的检测值的误差的校准操作。也就是说，在针对卸载操作UNLOAD的校准操作中，上面安装有磁头33的支臂34没有回缩或固定到斜坡机构36或其它限位器。在这种方式下难以适用的原因如下。也就是说，在图20中示出的校准操作的第三步骤S3，当将流过VCM 35的VCM电流Ivcm的电流值设置成零(≈0mA)时，支臂34没有回缩或固定到斜坡机构36或其它限位器。因此，在携带信息进出磁头33的柔性线缆的张力或驱动以进行旋转的磁盘单元31的旋转风力的影响下，磁头33和支臂34在磁盘单元31的外周或内周的方向上移位。由于这个移动，导致等式1右手侧的第二行第一项的反EMF Vbemf没有变成实质上为零。因此，在校准操作中引起干扰或误差。
另一方面，根据上述专利文献1的描述，补偿VCM电流值和VCM速率检测值之间的关系的校准操作是由CPU(中央处理单元)进行软件处理来执行的，耦合在包括VCM速度检测电路的驱动器IC和硬盘控制器(HDC)之间。
图22解释了本发明的发明人基于专利文献1的描述在本发明之前检查的、通过半导体集成电路的外部CPU进行软件处理来补偿VCM电流值和VCM速率检测值的关系的校准操作。
图22图示了预定温度下满足等式1右手侧的第二行第二项中的增益补偿条件(RL-R2·Rs/R1)≈0，并且模拟反EMF检测信号Vdet_A和数字反EMF检测信号VDET_D并不取决于VCM电流Ivcm的电流值。
如图22的情况一样，图23还解释了本发明的发明人基于专利文献1的描述在本发明之前检查的、通过外部CPU执行的软件处理来补偿VCM电流值和VCM速率检测值的关系的校准操作。
图23图示了由于温度变化，导致VCM 35的寄生电阻RL和VCM电流感测电阻器Rs的电阻比率变化并且不再满足增益补偿条件，并且模拟反EMF检测信号Vdet_A响应于VCM电流Ivcm的变化而变化。如图23中所示，模拟反EMF检测信号Vdet_A具有对VCM电流Ivcm变化的相关性Kdet，并且还具有当VCM电流Ivcm的电流值是零(≈0mA)时观察到的偏移电压Vdet_off。此外，如图23中所示，模拟反EMF检测信号Vdet_A的最大值和最小值分别变成等于图19中示出的COMBO驱动器的半导体集成电路2的操作电源电压VDD和地电压GND。因此，模拟反EMF检测信号Vdet_A的增大和减小分别在最大值和最小值达到饱和。结果，由于饱和，导致不再保持模拟反EMF检测信号Vdet_A的线性。在图23中，模拟反EMF检测信号Vdet_A的线性的保持范围被称为输出范围OUT_RANGE。模拟反EMF检测信号Vdet_A的保持范围内的VCM电流Ivcm的范围被称为输入范围IN_RANGE。
图24图示了以下方式：在图23中示出的本发明的发明人在本发明之前检查的校准操作中，通过外部CPU对相关性Kdet和偏移电压Vdet_off进行软件处理来执行数字校正。
假设满足输出范围OUT_RANGE的条件，直到模拟反EMF检测信号Vdet_A存在于最大值的操作电源电压VDD和最小值的地电压GND之间的电平，如图23的输入范围IN_RANGE所示。在本情况下，通过外部CPU进行软件处理，对来自模数转换器23的数字反EMF检测信号VDET_D执行数字校正。因此，可以实现以下特性：其中数字反EMF检测信号VDET_D不取决于VCM电流Ivcm的电流值，如满足增益补偿条件的图22的情况一样。然而，当模拟反EMF检测信号Vdet_A超过输入范围IN_RANGE或输出范围OUT_RANGE时，即使由外部CPU执行数字校正，这些特性也表现出，数字反EMF检测信号VDET_D取决于VCM电流Ivcm的电流值。
此外，为了提高模拟反EMF检测信号Vdet_A的S/N比，必须依据存储在第二增益设置寄存器2123中的减法增益值A2_GAIN，将反EMF检测器电路25的减法放大器252的减法放大增益设置成大值。然而，当反EMF检测器电路25的减法放大器252的减法放大增益被设置成大值时，引起输入范围IN_RANGE或输出范围OUT_RANGE变窄的问题。通过本发明的发明人在本发明之前执行检查，阐明这个问题。
以下，将解释这些问题的解决方案。根据本发明的描述和附图，本发明的其它问题和新特征将变得清楚。
下面简要解释本申请将公开的典型实施例的概况。
也就是说，典型实施例公开了一种半导体集成电路(2)，其可被安装在用于驱动电动机(35)以移动硬盘驱动单元的磁头(33)的电动机驱动控制器中。
半导体集成电路(2)包括：电动机驱动器电路(24)、反EMF检测器电路(25)、调节反EMF检测器电路(25)的内部放大器(251)的增益的调节单元(2125)。
在通过校准操作使支臂(34)是固定状态以及使实质上具有零电流值的零电流流过电动机(35)的状态下，半导体集成电路(2)产生与从反EMF检测器电路(25)产生的反EMF检测信号对应的比较基准值(VCMP_REF)。
在进行校准操作时，响应于流过电动机(35)的非零电流，半导体集成电路(2)将从反EMF检测器电路(25)产生的反EMF检测信号设置为第一值(VDET_CAL1)和第二值(VDET_CAL2)。
在进行校准操作时，半导体集成电路(2)从第一值(VDET_CAL1)和第二值(VDET_CAL2)，计算比较基准值(VCMP_REF)。
半导体集成电路(2)的调节单元(2125)通过校准操作调节反EMF检测器电路(25)的内部放大器(251)的增益。因此，与增益相对应地从反EMF检测器电路(25)产生作为反EMF检测信号的比较输入值(VCMP_IN)。
半导体集成电路(2)的调节单元(2125)通过校准操作调节反EMF检测器电路(25)的内部放大器(251)的增益，以便减小比较输入值(VCMP_IN)和比较基准值(VCMP_REF)之差(参照图1)。
下面简要解释通过本申请中将公开的典型实施例得到的效果。
也就是说，根据本半导体集成电路(2)，可以在不采用半导体集成电路的外部CPU进行校正过程的情况下，实现对电动机的速度检测的校准操作。
附图说明
图1是图示其中根据实施例1的被称为COMBO驱动器的高集成密度的半导体集成电路2被安装在图18中示出的硬盘驱动单元(HDD)中的构造的图；
图2是图示图1中示出的根据实施例1的半导体集成电路2中的计算单元21212的构造的图，计算单元21212从第一检测校准信号VDET_CAL1、第二检测校准信号VDET_CAL2和除法指示值DIV_NUM计算VCM电流Ivcm的零(≈0mA)电流值的情况下的增益补偿条件下的比较基准值VCMP_REF；
图3是图示图1中示出的根据实施例1的半导体集成电路2中的状态控制单元2120的构造的图，状态控制单元2120产生除法指示值DIV_NUM和数字VCM电流指示值VCMCRNT；
图4是图示图1中示出的根据实施例1的半导体集成电路2中的、在VCM 35的寄生电阻RL和VCM电流感测电阻器Rs的电阻比率由于各种温度变化而变化的情况下数字反EMF检测信号VDET_D与VCM电流Ivcm的相关性的图；
图5是示出以下方式的图：当图1中示出的根据实施例1的半导体集成电路2执行校准操作以使增益补偿条件再满足图4中说明的温度变化时，对于来自第一检测校准信号VDET_CAL1和第二检测校准信号VDET_CAL2的VCM电流Ivcm的零(≈0mA)电流值的增益补偿条件，计算比较基准值VCMP_REF；
图6是图1中示出的根据实施例1的半导体集成电路2进行卸载操作UNLOAD时补偿VCM 35的反EMF Vbemf的检测值中涉及的误差的校准操作的说明图；
图7是基于图6中示出的根据实施例1的半导体集成电路2进行卸载操作UNLOAD时校准操作的操作流程的、半导体集成电路2的各部分的信号的波形的图；
图8是图1中示出的根据实施例1的半导体集成电路2进行加载操作LOAD时用于补偿VCM 35的反EMF Vbemf的检测值中涉及的误差的校准操作的说明图；
图9是图示基于图8中示出的根据实施例1的半导体集成电路2进行加载操作LOAD时校准操作的操作流程的、半导体集成电路2的各部分的信号的波形的图；
图10是图示其中根据实施例2的被称为COMBO驱动器的高集成密度的半导体集成电路2被安装在图18中示出的硬盘驱动单元(HDD)中的构造的图；
图11是图示图10中示出的根据实施例2的半导体集成电路2中的状态控制单元2120的构造的图，状态控制单元2120产生除法指示值DIV_NUM和减法增益值A2_GAIN；
图12是图示以下方式的图：当图10中示出的根据实施例2的半导体集成电路2执行校准操作以使增益补偿条件再满足温度变化时，对于来自第一检测校准信号VDET_CAL1和第二检测校准信号VDET_CAL2的VCM电流Ivcm的零(≈0mA)电流值的增益补偿条件，计算比较基准值VCMP_REF；
图13是图10中示出的根据实施例2的半导体集成电路2进行卸载操作UNLOAD时用于补偿VCM 35的反EMF Vbemf的检测值中涉及的误差的校准操作的说明图；
图14是图10中示出的根据实施例2的半导体集成电路2进行加载操作LOAD时用于补偿VCM 35的反EMF Vbemf的检测值中涉及的误差的校准操作的说明图；
图15是示出其中根据实施例3的被称为COMBO驱动器的高集成密度的半导体集成电路2被安装在图18中示出的硬盘驱动单元(HDD)中的构造的图；
图16是图示图15中示出的根据实施例3的半导体集成电路2中的状态控制单元2120的构造的图，状态控制单元2120产生除法指示值DIV_NUM和数字VCM电流指示值VCMCRNT；
图17是图示图15中示出的根据实施例3的从半导体集成电路2的模数转换器23产生的数字反EMF检测信号VDET_D的特性的图，半导体集成电路2设置有用于产生图16中示出的数字VCM电流指示值VCMCRNT的状态控制单元2120；
图18是图示其中安装有被称为COMBO驱动器的高集成密度的半导体集成电路2的硬盘驱动单元(HDD)的构造的图；
图19是图示本发明的发明人在本发明之前检查的被称为COMBO驱动器的高集成密度的半导体集成电路2被安装在图18中示出的硬盘驱动单元(HDD)中的状态的图；
图20是本发明的发明人在本发明之前检查的、图19中示出的半导体集成电路2中的补偿加载操作LOAD时VCM 35的反EMF Vbemf的检测值中涉及的误差的校准操作的说明图；
图21是图示如图20中所示的、根据本发明的发明人在本发明之前检查的校准操作的操作流程的半导体集成电路2的各部分的信号的波形的图；
图22是本发明的发明人基于专利文献1的描述在本发明之前检查的、通过半导体集成电路的外部CPU进行软件处理来补偿VCM电流值和VCM速率检测值的关系的校准操作的说明图；
图23是图示如下的图：由于温度变化，导致VCM 35的寄生电阻RL和VCM电流感测电阻器Rs的电阻比率变化并且不再满足增益补偿条件，模拟反EMF检测信号Vdet_A响应于VCM电流Ivcm的变化而变化。
图24是图示以下方式的图：在图23中示出的本发明的发明人在本发明之前检查的校准操作中，通过外部CPU对相关性Kdet和偏移电压Vdet_off进行软件处理来执行数字校正。
具体实施方式
1.实施例的概况
首先，解释了本申请中公开的本发明的典型实施例的概况。关于典型实施例的概况说明中在括号中引用的附图的数字符号只图示了附连数字符号的组件的构思中包括的内容。
<1>典型实施例公开了一种半导体集成电路(2)，该半导体集成电路(2)可被安装在用于驱动电动机(35)以移动硬盘驱动单元的磁头(33)的电动机驱动控制器中。
在针对将磁头(33)从斜坡机构(36)移动到盘介质(31)的表面的加载操作、或者将磁头从盘介质的表面移动到斜坡机构的卸载操作的校准操作中，半导体集成电路(2)使实质上不是零电流的非零电流(Ivcm)流过电动机(35)。
在针对加载操作进行校准操作时，非零电流使安装磁头的支臂(34)压贴外周限位器，或者在针对卸载操作进行校准操作时，非零电流使安装磁头的支臂压贴内周限位器，以便使支臂(34)成为固定状态。
半导体集成电路(2)包括：电动机驱动器电路(24)，该电动机驱动器电路(24)驱动电动机(35)；反EMF检测器电路(25)，该反EMF检测器电路(25)检测电动机中产生的反EMF；调节单元(2125)，该调节单元(2125)调节反EMF检测器电路(25)的内部放大器(251)的增益。
在进行校准操作时，响应于电动机驱动器电路(24)使非零电流通过电动机(35)，从反EMF检测器电路(25)产生反EMF(电动势)检测信号。
在通过校准操作使支臂(34)是固定状态以及实质上具有零电流值的零电流流过电动机(35)的状态下，半导体集成电路(2)产生与从反EMF检测器电路(25)产生的反EMF检测信号对应的比较基准值(VCMP_REF)。
在进行校准操作时，响应于非零电流流过电动机(35)，半导体集成电路(2)将从反EMF检测器电路(25)产生的反EMF检测信号设置为第一值(VDET_CAL1)和第二值(VDET_CAL2)。
在进行校准操作时，半导体集成电路(2)从作为第一值(VDET_CAL1)的反EMF检测信号和作为第二值(VDET_CAL2)的反EMF检测信号，计算比较基准值(VCMP_REF)。
半导体集成电路(2)的调节单元(2125)通过校准操作调节反EMF检测器电路(25)的内部放大器(251)的增益，并且反映经调节增益的反EMF检测器电路(25)产生反EMF检测信号作为比较输入值(VCMP_IN)。
半导体集成电路(2)的调节单元(2125)通过校准操作调节反EMF检测器电路(25)的内部放大器(251)的增益，以便减小比较输入值(VCMP_IN)和比较基准值(VCMP_REF)之差(参照图1)。
根据本实施例，可以在不采用半导体集成电路的外部CPU进行数字校正过程的情况下，实现对电动机的速度检测的校正操作。
根据优选实施例，在进行校准操作时，通过将流过电动机的非零电流分别设置为第一电流值(Ivcm1)和第二电流值(Ivcm2)，半导体集成电路(2)将从反EMF检测器电路(25)产生的反EMF检测信号分别设置为第一值和第二值(参照图1)。
根据另一个优选实施例，反EMF检测器电路(25)包括前级反相放大器(251)和后级减法放大器(252)作为内部放大器。
反EMF检测器电路(25)的前级反相放大器(251)和后级减法放大器(252)放大电动机(35)的端子间电压和与电动机(35)串联耦合的电流感测电阻器(Rs)的端子间电压，因此，从反EMF检测器电路(25)产生反EMF检测信号。
在进行校准操作时，半导体集成电路将后级减法放大器(252)的减法增益值(A2_GAIN)分别设置为第一减法增益值(A2_GAIN1)和第二减法增益值(A2_GAIN2)，并且将从反EMF检测器电路(25)产生的反EMF检测信号分别设置为第一值和第二值(参照图10)。
根据另一个优选实施例，从反EMF检测器电路(25)产生作为模拟反EMF检测信号(Vdet_A)的反EMF检测信号。
模拟反EMF检测信号(Vdet_A)的最大值被控制成比半导体集成电路(2)的操作电源电压(VDD)更低的可容许最大电压(VTH_H)，并且模拟反EMF检测信号(Vdet_A)的最小值被控制成比半导体集成电路(2)的地电压(GND)更高的可容许最小电压(VTH_L)(参照图15至图17)。
根据更优选的实施例，半导体集成电路(2)进一步配置有数模转换器(22)和模数转换器(23)。
数模转换器(22)的输出端子耦合到电动机驱动器电路(24)的输入端子。
由反EMF检测器电路(25)产生的作为反EMF检测信号的模拟反EMF检测信号(Vdet_A)被供应到模数转换器(23)的输入端子，并且从模数转换器(23)的输出端子产生数字反EMF检测信号(VDET_D)。
根据另一个更优选的实施例，半导体集成电路(2)还配置有第一检测寄存器(2126)、第二检测寄存器(2127)、第三检测寄存器(21210)、第四检测寄存器(21211)、计算单元(21212)和比较器(2128)。
在进行校准操作时，与响应于非零电流流过电动机(35)而从反EMF检测器电路(25)产生的反EMF检测信号的第一值(VDET_CAL1)对应的，模数转换器(23)的数字反EMF检测信号(VDET_D)被存储在第三检测寄存器(21210)中。
在进行校准操作时，与响应于非零电流流过电动机(35)而从反EMF检测器电路(25)产生的反EMF检测信号的第二值(VDET_CAL2)对应的，模数转换器(23)的数字反EMF检测信号(VDET_D)被存储在第四检测寄存器(21211)中。
计算单元(21212)从存储在第三检测寄存器(21210)中的第一信息(VDET_CAL1)和存储在第四检测寄存器(21211)中的第二信息(VDET_CAL2)计算比较基准值(VCMP_REF)，并且将计算出的比较基准值存储到第一检测寄存器(2126)中。
与响应于通过校准操作调节的增益产生的比较输入值(VCMP_IN)对应的，模数转换器(23)的数字反EMF检测信号(VDET_D)被存储在第二检测寄存器(2127)中。
比较器(2128)与比较输入值(VCMP_IN)相对应地，比较存储在第一检测寄存器(2126)中的比较基准值(VCMP_REF)与存储在第二检测寄存器(2127)中的模数转换器(23)的数字反EMF检测信号(VDET_D)。
调节单元(2125)通过响应于比较器(2128)的比较结果进行校准操作，调节反EMF检测器电路(25)的内部放大器(251)的增益(参照图1)。
根据另一个更优选的实施例，计算单元(21212)包括减法器(212120)、除法器(212121)和加法器(212122)。
存储在第三检测寄存器(21210)中的第一信息(VDET_CAL1)被供应到减法器(212120)的一个输入端子，存储在第四检测寄存器(21211)中的第二信息(VDET_CAL2)被供应到减法器(212120)的另一个输入端子，并且从减法器的输出端子产生减法结果。
减法器(212120)的减法结果(VDET_CAL1-VDET_CAL2)被供应到除法器(212121)的一个输入端子，除法指示值(DIV_NUM)被供应到除法器的另一个输入端子，并且从除法器的输出端子产生除法结果((VDET_CAL1-VDET_CAL2)/DIV_NUM)。
存储在第三检测寄存器(21210)中的第一信息(VDET_CAL1)被供应到加法器(212122)的一个输入端子，除法器的除法结果被供应到加法器的另一个输入端子，并且从加法器的输出端子产生作为加法结果的比较基准值(VCMP_REF)(参照图2)。
根据又一个更优选的实施例，半导体集成电路(2)还配置有状态控制单元(2120)，用于将在进行校准操作时响应于非零电流流过电动机而从反EMF检测器电路(25)产生的反EMF检测信号设置为第一值(VDET_CAL1)和第二值(VDET_CAL2)。
状态控制单元(2120)至少包括乘法器(21200)和选择器(21202)。
比率指示值(ADJ_RATIO)被供应到乘法器(21200)的一个输入端子，电动机输入电流指示值(VCMCRNT_IN)被供应到乘法器的另一个输入端子，并且从乘法器的输出端子产生乘法结果(ADJ_RATIO·VCMCRNT_IN)。
乘法器的乘法结果(ADJ_RATIO·VCMCRNT_IN)被供应到选择器(21202)的一个输入端子，电动机输入电流指示值(VCMCRNT_IN)被供应到选择器的另一个输入端子，并且选择指令信号(ST_SEL)被供应到选择器的选择控制端子。
当供应到选择器(21202)的选择控制端子的选择指令信号处于第一状态(低电平)时，从选择器的输出端子产生供应到选择器的另一个输入端子的电动机输入电流指示值(VCMCRNT_IN)作为电动机电流指示值(VCMCRNT)。
当供应到选择器(21202)的选择控制端子的选择指令信号处于第二状态(高电平)时，从选择器的输出端子产生供应到选择器的一个输入端子的乘法器的乘法结果(ADJ_RATIO·VCMCRNT_IN)作为电动机电流指示值(VCMCRNT)。
响应于第一状态的选择指令信号而从选择器(21202)的输出端子产生的电动机电流指示值(VCMCRNT)将反EMF检测信号设置为第一值(VDET_CAL1)。
响应于第二状态的选择指令信号而从选择器(21202)的输出端子产生的电动机电流指示值(VCMCRNT)将反EMF检测信号设置为第二值(VDET_CAL2)。
状态控制单元(2120)根据供应到乘法器(21200)的一个输入端子的比率指示值(ADJ_RATIO)产生除法指示值(DIV_NUM)。
从状态控制单元(2120)产生的除法指示值(DIV_NUM)被供应到计算单元(21212)的除法器(212121)的另一个输入端子(参见图1至图3)。
根据再一个更优选的实施例，状态控制单元(2120)进一步配置有减法器(21201)。
比率指示值(ADJ_RATIO)被供应到减法器(21201)的一个输入端子，“1”被供应到减法器的另一个输入端子，并且从减法器的输出端子产生作为减法结果的除法指示值(DIV_NUM)。
从状态控制单元(2120)的减法器(21201)的输出端子产生的除法指示值(DIV_NUM)是从比率指示值(ADJ_RATIO)中减去“1”的减法结果(ADJ_RATIO-1)。
比率指示值(ADJ_RATIO)满足ADJ_RATIO＝2n+1(n是整数)的条件，并且计算单元(21212)的除法器(212121)包括移位寄存器，移位寄存器响应于除法指示值(DIV_NUM)将比率指示值(ADJ_RATIO)的位数据向右移位(参照图2和图3)。
根据具体实施例，半导体集成电路(2)还配置有状态控制单元(2120)，用于在进行校准操作时，响应于非零电流流过电动机，将从反EMF检测器电路(25)产生的反EMF检测信号设置为第一值(VDET_CAL1)和第二值(VDET_CAL2)。
状态控制单元(2120)至少包括乘法器(21200)和选择器(21202)。
比率指示值(ADJ_RATIO)被供应到乘法器(21200)的一个输入端子，增益指示值(A2_GAIN_IN)被供应到乘法器的另一个输入端子，并且从乘法器的输出端子产生乘法结果(ADJ_RATIO·A2_GAIN_IN)。
乘法器的乘法结果(ADJ_RATIO·A2_GAIN_IN)被供应到选择器(21202)的一个输入端子，增益指示值(A2_GAIN_IN)被供应到选择器的另一个输入端子，并且选择指令信号(ST_SEL)被供应到选择器的选择控制端子。
当供应到选择器(21202)的选择控制端子的选择指令信号处于第一状态(低电平)时，从选择器的输出端子产生供应到选择器的另一个输入端子的增益指示值(A2_GAIN_IN)作为减法放大器(251)的减法增益值(A2_GAIN)。
当供应到选择器(21202)的选择控制端子的选择指令信号处于第二状态(高电平)时，从选择器的输出端子产生供应到选择器的一个输入端子的乘法器的乘法结果(ADJ_RATIO·A2_GAIN_IN)作为减法放大器(251)的减法增益值(A2_GAIN)。
响应于第一状态的选择指令信号而从选择器(21202)的输出端子产生的减法放大器(251)的减法增益值(A2_GAIN)将反EMF检测信号设置为第一值(VDET_CAL1)。
响应于第二状态的选择指令信号而从选择器(21202)的输出端子产生的减法放大器(251)的减法增益值(A2_GAIN)将反EMF检测信号设置为第二值(VDET_CAL2)。
状态控制单元(2120)根据供应到乘法器(21200)的一个输入端子的比率指示值(ADJ_RATIO)产生除法指示值(DIV_NUM)。
从状态控制单元(2120)产生的除法指示值(DIV_NUM)被供应到计算单元(21212)的除法器(212121)的另一个输入端子(参照图2、图10和图11)。
根据另一个具体实施例，状态控制单元(2120)还配置有减法器(21201)。
比率指示值(ADJ_RATIO)被供应到减法器(21201)的一个输入端子，“1”被供应到减法器的另一个输入端子，并且从减法器的输出端子产生作为减法结果的除法指示值(DIV_NUM)。
从状态控制单元(2120)的减法器(21201)的输出端子产生的除法指示值(DIV_NUM)是从比率指示值(ADJ_RATIO)中减去“1”的减法结果(ADJ_RATIO-1)。
比率指示值(ADJ_RATIO)满足ADJ_RATIO＝2n+1(n是整数)的条件，并且计算单元(21212)的除法器(212121)包括移位寄存器，移位寄存器响应于除法指示值将比率指示值的位数据向右移位(参照图2和图11)。
根据更具体实施例，状态控制单元(2120)控制模拟反EMF检测信号(Vdet_A)的最大值和最小值分别成为可容许最大电压(VTH_H)和可容许最小电压(VTH_L)。
状态控制单元(2120)还配置有第一比较器(21203)、第二比较器(21204)、OR(或)电路(21205)和限制器(21206)。
模数转换器(23)的数字反EMF检测信号(VDET_D)被共同供应到第一比较器(21203)的一个输入端子和第二比较器(21204)的一个输入端子。
可容许最大电压(VTH_H)被供应到第一比较器(21203)的另一个输入端子，并且可容许最小电压(VTH_L)被供应到第二比较器(21204)的另一个输入端子。
第一比较器(21203)的比较输出信号和第二比较器(21204)的比较输出信号被分别供应到或电路(21205)的一个输入端子和另一个输入端子。
比率指示值(ADJ_RATIO)和从或电路(21205)产生的输出信号(VCMP_LMT)被供应到限制器(21206)。
当共同供应到第一比较器的一个输入端子和第二比较器的一个输入端子的数字反EMF检测信号(VDET_D)高于可容许最大电压或小于可容许最小电压时，限制器(21206)产生限制比率指示值(RATIO_LMT)。
由限制器(21206)产生的限制比率指示值(RATIO_LMT)被设置为比比率指示值(ADJ_RATIO)更小的值，并且被供应到状态控制单元(2120)的减法器(21201)的一个输入端子(参照图16)。
根据另一个更具体的实施例，电动机驱动器电路(24)驱动作为电动机(35)的音圈电动机(VCM)以移动硬盘驱动单元的磁头(33)。
根据最具体的实施例，半导体集成电路(2)集成了用于驱动音圈电动机(VCM)的音圈电动机驱动器和用于驱动主轴电动机以转动盘介质(31)的主轴电动机驱动器。
<2>另一个观点的典型实施例公开了可安装在电动机驱动控制器中的半导体集成电路(2)的操作方法，电动机驱动控制器用于驱动电动机(35)移动硬盘驱动单元的磁头(33)。
在针对将磁头(33)从斜坡机构(36)移动到盘介质(31)的表面的加载操作、或者针对将磁头从盘介质的表面移动到斜坡机构的卸载操作的校准操作中，半导体集成电路(2)使实质上不是零电流的非零电流(Ivcm)流过电动机(35)。
在针对加载操作进行校准操作时，非零电流使安装磁头的支臂(34)压贴外周限位器，或者在针对卸载操作进行校准操作时，非零电流使安装磁头的支臂压贴内周限位器，以便使支臂(34)成为固定状态。
半导体集成电路(2)包括：电动机驱动器电路(24)，该电动机驱动器电路(24)驱动电动机(35)；反EMF检测器电路(25)，该反EMF检测器电路(25)检测电动机中产生的反EMF；以及调节单元(2125)，该调节单元(2125)调节反EMF检测器电路(25)的内部放大器(251)的增益。
在进行校准操作时，响应于电动机驱动器电路(24)使非零电流通过电动机(35)，从反EMF检测器电路(25)产生反EMF(电动势)检测信号。
在通过校准操作使支臂(34)是固定状态和实质上具有零电流值的零电流流过电动机(35)的状态下，半导体集成电路(2)产生与从反EMF检测器电路(25)产生的反EMF检测信号对应的比较基准值(VCMP_REF)。
在进行校准操作时，响应于非零电流流过电动机(35)，半导体集成电路(2)将从反EMF检测器电路(25)产生的反EMF检测信号设置为第一值(VDET_CAL1)和第二值(VDET_CAL2)。
在进行校准操作时，半导体集成电路(2)从作为第一值(VDET_CAL1)的反EMF检测信号和作为第二值(VDET_CAL2)的反EMF检测信号，计算比较基准值(VCMP_REF)。
半导体集成电路(2)的调节单元(2125)通过校准操作调节反EMF检测器电路(25)的内部放大器(251)的增益，并且反映经调节增益的反EMF检测器电路(25)产生反EMF检测信号作为比较输入值(VCMP_IN)。
半导体集成电路(2)的调节单元(2125)通过校准操作调节反EMF检测器电路(25)的内部放大器(251)的增益，以便减小比较输入值(VCMP_IN)和比较基准值(VCMP_REF)之差(参照图1)。
根据本实施例，可以在不采用半导体集成电路的外部CPU进行校正过程的情况下，实现对电动机的速度检测的校正操作。
2.实施例的细节
接下来，充分详细说明实施例。在用于说明本发明的实施例的整个示图中，为拥有与前一示图中相同的功能的元件附连相同符号，省略对其的重复说明。
<实施例1>
<<根据实施例1的半导体集成电路的构造>>
图1图示了其中根据实施例1的被称为COMBO驱动器的高集成密度的半导体集成电路2被安装在图18中示出的硬盘驱动单元(HDD)中的构造。图1中示出的根据实施例1的半导体集成电路2例如通过用控制器1对数字VCM电流指示值VCMCRNT进行反馈控制来控制数字反EMF检测信号VDET_D成为恒定的，在卸载操作UNLOAD和加载操作LOAD中，对磁头33的移动速率执行控制，使其成为恒定速率。
<<根据实施例1的半导体集成电路的概况>>
如图1中所示，如图19中示出的半导体集成电路2的情况一样，根据实施例1的COMBO驱动器的半导体集成电路2包括逻辑电路21、数模转换器22、模数转换器23、VCM驱动器电路24、反EMF检测器电路25。图1中示出的根据实施例1的半导体集成电路2与本发明的发明人在本发明之前检查的并且在图19中示出的半导体集成电路2的不同之处在于下面的一点。
也就是说，在图1中示出的根据实施例1的半导体集成电路2的逻辑电路21的调节逻辑电路212中，添加了在图19的半导体集成电路2中不存在的状态控制单元2120、第三检测寄存器21210、第四检测寄存器21211和计算单元21212。这是与本发明的发明人在本发明之前检查的并且在图19中示出的半导体集成电路2的不同点。
也就是说，图1中示出的根据实施例1的半导体集成电路2的状态控制单元2120在针对卸载操作UNLOAD或加载操作LOAD的校准操作时段期间，将反EMF检测器电路25的模拟反EMF检测信号Vdet_A设置成第一值和第二值，校准操作时段用于校正VCM 35的反EMF Vbemf的检测值中涉及的误差。以此方式，在反EMF检测器电路25的模拟反EMF检测信号Vdet_A被设置为第一值和第二值的时段中，通过将流过VCM 35的VCM电流Ivcm的电流值设置为非零电流(≠0mA)，将磁头33和支臂34压贴内周限位器或外周限位器。结果，使磁头33和支臂34成为固定状态，而不朝磁盘单元31的向内方向或向外方向移动。因此，等式1右手侧的第二行第一项的反EMF Vbemf变得实质上为零，并且变得可以防止在校准操作中出现干扰或误差。
内周限位器是机械构件，其禁止在针对卸载操作UNLOAD进行校准操作的过程中，通过正电流值的VCM电流Ivcm，磁头33和支臂34向内过量移动而超出磁盘31的存储扇区的最内周。
外周限位器是机械构件，其禁止在针对加载操作LOAD进行校准操作的过程中，通过负电流值的VCM电流Ivcm，磁头33和支臂34向外过量移动而超出磁盘31的存储扇区的最外周。
响应于被设置为第一值的模拟反EMF检测信号Vdet_A而从模数转换器23输出的数字反EMF检测信号VDET_D作为第一检测校准信号VDET_CAL1被存储在第三检测寄存器21210中。类似地，响应于被设置为第二值的模拟反EMF检测信号Vdet_A而从模数转换器23输出的数字反EMF检测信号VDET_D作为第二检测校准信号VDET_CAL2被存储在第四检测寄存器21211中。
从存储在第三检测寄存器21210中的第一检测校准信号VDET_CAL1和存储在第四检测寄存器21211中的第二检测校准信号VDET_CAL2，计算单元21212计算在VCM电流Ivcm是零(≈0mA)的情况下的增益补偿条件下的比较基准值VCMP_REF。由计算单元21212计算出的增益补偿条件下的比较基准值VCMP_REF被存储到第一检测寄存器2126中。在校准操作时段期间，增益补偿条件下的比较基准值VCMP_REF从第一检测寄存器2126被供应到比较器2128的一个输入端子，并且响应于数字反EMF检测信号VDET_D的比较输入值VCMP_IN从第二检测寄存器2127被供应到比较器2128的另一个输入端子。结果，响应于比较器2128的比较输出信号VCMP_OUT，例如，在使用二分查找算法的情况下，调节定序器2125将反EMF检测器电路25的反相放大器251的增益(＝R2/R1)收敛于规定值。也就是说，即使VCM 35的寄生电阻RL和VCM电流感测电阻器Rs的电阻比率由于温度变化而变化，反EMF检测器电路25的反相放大器251的增益(＝R2/R1)也相应变化；由此，变得可以实现等式1右手侧的第二行第二项中的增益补偿条件(RL-R2·Rs/R1)≈0。
执行用于得到上述增益补偿条件的校准操作的调节定序器2125可例如配置有被集成到半导体集成电路2的单个半导体芯片中的内部CPU。用于执行校准操作的构成调节定序器2125的内部CPU的操作程序被存储在非易失性存储器中。这个非易失性存储器可被布置在图18中示出的硬盘驱动单元(HDD)中。还可以将非易失性存储器集成到半导体集成电路2的单个半导体芯片中。
以此方式，根据图1中示出的根据实施例1的半导体集成电路2，可以在不采用通过外部CPU进行数字校正的情况下，对电动机的速度检测执行校准操作。根据图1中示出的根据实施例1的半导体集成电路2，特别地通过针对卸载操作UNLOAD或加载操作LOAD进行校准操作，可以满足反EMF检测器电路25的反相放大器251的增益补偿条件。因此，变得可以保持从反EMF检测器电路25产生的模拟反EMF检测信号Vdet_A的线性。此外，根据图1中示出的根据实施例1的半导体集成电路2，在通过校准操作将模拟反EMF检测信号Vdet_A设置为第一值和第二值的时段期间，VCM电流Ivcm被设置为非零电流(≠0mA)。因此，磁头33和支臂34被压贴内周限位器或外周限位器。结果，磁头33和支臂34成为固定状态，而不朝磁盘单元31的向内方向或向外方向移动。因此，等式1右手侧的第二行第一项的反EMFBbemf变成实质上为零，并且变得可以防止在校准操作中出现干扰或误差。
此外，根据图1中示出的根据实施例1的半导体集成电路2，变得可以响应于被设置为第一值和第二值的模拟反EMF检测信号Vdet_A，从第一检测校准信号VDET_CAL1和第二检测校准信号VDET_CAL2，计算在VCM电流Ivcm的电流值是零(≈0mA)的情况下的增益补偿条件下的补偿基准值VCMP_REF。
<<根据实施例1的半导体集成电路的详细构造>>
下面说明了图1中示出的根据实施例1的COMBO驱动器的半导体集成电路2的详细构造。图1中示出的根据实施例1的COMBO驱动器的半导体集成电路2集成了用于驱动图18中示出的VCM 35的音圈电动机驱动器和用于驱动以高速率旋转图18中示出的磁盘单元31的主轴电动机的主轴电动机。然而，集成到图1中示出的根据实施例1的COMBO驱动器的半导体集成电路2中的主轴电动机驱动器与本发明的必要特征无关；因此，省略对其的详细说明。
图1中示出的根据实施例1的半导体集成电路2还通过用控制器1对数字VCM电流指示值VCMCRNT进行反馈控制来控制数字反EMF检测信号VDET_D成为恒定的，使得磁头33的移动速率被控制成在加载操作LOAD和卸载操作UNLOAD中成为大致恒定的。
图1中示出的根据实施例1的COMBO驱动器的半导体集成电路2包括逻辑电路21、数模转换器22、模数转换器23、VCM驱动器电路24和反EMF检测器电路25。通过半导体制造过程将这些电路21、22、23、24和25作为半导体集成电路2的内部电子电路集成到半导体集成电路2的单个半导体芯片中。VCM 35和检测电阻器Rs作为半导体集成电路2的外部组件电耦合到半导体集成电路2。
逻辑电路21包括串行接口211和调节逻辑电路212。
外部控制信号A1_OFF_ADJ、A1_GAIN_ADJ、A2_OFF_ADJ、A2_GAIN和ADJ_RATIO从图18的由片上系统(SoC)构成的控制器1被供应到串行接口211。响应于从控制器1和串行接口211供应的数字音圈电动机输入电流指示值(下文中被称为数字VCM输入电流指示值)VCMCRNT_IN，调节逻辑电路212将数字VCM电流指示值VCMCRNT供应到数模转换器22的输入端子。串行接口211将由模数转换器23产生的数字反EMF检测信号VDET_D供应到控制器1。
调节逻辑电路212包括状态控制单元2120、四个调节寄存器2121、2122、2123和2124、调节定序器2125、四个反EMF检测信号寄存器2126、2127、21210和21211、和比较器2128。
数字VCM电流指示值VCMCRNT从逻辑电路21的调节逻辑电路212被供应到数模转换器22的输入端子，并且模拟VCM电流指示值从数模转换器22的输出端子被供应到VCM驱动器电路24的输入端子。
VCM驱动器电路24包括非反相放大器241和反相放大器242，以便产生正极性VCM驱动电压Vvcmp和负极性VCM驱动电压Vvcmn。数模转换器22的输出端子的模拟VCM电流指示值被供应到非反相放大器241的输入端子和反相放大器242的输入端子。用于检测流过VCM 35的VCM电流Ivcm的检测电阻器Rs的一端耦合到非反相放大器241的输出端子。电阻器Rs的另一端耦合到VCM 35的一端，并且VCM 35的另一端耦合到反相放大器242的输出端子。线圈L、寄生电阻RL和VCM 35的反EMF Vbemf串联耦合在VCM 35的一端和另一端之间。
反EMF检测器电路25包括反相放大器251、减法放大器252和低通滤波器253。反相放大器251包括电阻值R1的第一电阻器、电阻值R2的第二电阻器、和第一差分放大器A1。减法放大器252包括电阻值R3的第三电阻器、电阻值R4的第四电阻器、电阻值R3的第五电阻器、电阻值R4的第六电阻器、和第二差分放大器A2。低通滤波器253包括电阻器R和电容器C。低通滤波器253具有去除VCM 35的线圈L的两端产生的高频电压分量的功能。反相放大器251的电阻值R1的第一电阻器的一端耦合到用于检测VCM电流Ivcm的检测电阻器Rs的一端，电阻值R1的第一电阻器的另一端耦合到第一差分放大器A1的反相输入端子(-)和电阻值R2的第二电阻器的一端，并且电阻值R2的第二电阻器的另一端耦合到第一差分放大器A1的输出端子。检测电阻器Rs的另一端和VCM 35的一端的连接节点处的公共电压Vcom被供应到第一差分放大器A1的非反相输入端子(+)。反相放大器251的输出信号被供应到减法放大器252的电阻值R3的第三电阻器的一端，电阻值R3的第三电阻器的另一端耦合到第二差分放大器A2的反相输入端子(-)和电阻器R4的第四电阻器的一端，并且电阻值R4的第四电阻器的另一端耦合到第二差分放大器A2的输出端子。VCM 35的另一端耦合到电阻值R3的第五电阻器的一端，电阻值R3的第五电阻器的另一端耦合到第二差分放大器A2的非反相输入端子(+)的一端和电阻器R4的第六电阻器的一端，并且基准电压Vref被供应到电阻值R4的第六电阻器的另一端。减法放大器252的输出信号被供应到低通滤波器253的电阻器R的一端，电阻器R的另一端耦合到低通滤波器253的电容器C的一端，并且电容器C的另一端耦合到地电势。从反EMF检测器电路25的低通滤波器253的输出端子产生模拟反EMF检测信号Vdet_A。模拟反EMF检测信号Vdet_A被模数转换器23转换成数字反EMF检测信号，并且数字反EMF检测信号VDET_D经由逻辑电路21被供应到控制器1。
假设流过VCM 35的线圈L的电流是Ivcm，反EMF是Vbemf并且基准电压是Vref，通过上述的等式1和等式2给出来自反EMF检测器电路25的输出端子的模拟反EMF检测信号Vdet_A。
这里，等式1右手侧的第二行第二项中的“+Ivcm”表达了VCM电流Ivcm是正电流值并且在进行加载操作LOAD时磁头33从斜坡机构36向着磁盘单元31的向内方向移动。等式1右手侧的第二行第二项中的“+Ivcm”表达了VCM电流Ivcm是正电流值并且在针对卸载操作UNLOAD进行校准操作时磁头33压贴内周限位器。此外，等式2右手侧的第二行第二项中的“-Ivcm”表达了VCM电流Ivcm是负电流值并且在进行卸载操作UNLOAD时磁头33从磁盘单元31的内周向斜坡机构36的方向移动。另外，等式2右手侧的第二行第二项中的“-Ivcm”表达了VCM电流Ivcm是负电流值并且在针对加载操作LOAD进行校准操作时磁头33压贴外周限位器。
逻辑电路21的调节逻辑电路212包括第一增益设定寄存器2121、第一偏移控制寄存器2122、第二增益设定寄存器2123、第二偏移控制寄存器2124、调节定序器2125。此外，逻辑电路21的调节逻辑电路212包括第一检测寄存器2126、第二检测寄存器2127、比较器2128、第三检测寄存器21210、第四检测寄存器21211、计算单元21212、和状态控制单元2120。
逻辑电路21的串行接口211被供应来自控制器1的反相增益调节指令信号A1_GAIN_ADJ、第一偏移控制指令信号A1_OFF_ADJ、减法增益值A2_GAIN、第二偏移控制指令信号A2_OFF_ADJ、数字VCM电流指示值VCMCRNT和比率指示值ADJ_RATIO。
在针对加载操作LOAD或卸载操作UNLOAD进行的校正VCM 35的反EMF Vbemf的检测值中涉及的误差的校准操作时段期间，反相增益调节指令信号A1_GAIN_ADJ经由串行接口211从控制器1供应到调节定序器2125。结果，响应于校准操作期间比较器2128的输出信号，调节定序器2125将第一增益设定寄存器2121的反相增益值A1_GAIN校正成正确值。存储在第一增益设定寄存器2121中的反相增益值A1_GAIN建立反EMF检测器电路25的反相放大器251的第一电阻器的电阻值R1。因此，通过按存储在第一增益设定寄存器2121中的反相增益调节指令信号A1_GAIN_ADJ调节的电阻值R1的第一电阻器，建立反EMF检测器电路25的反相放大器251的放大增益。在校准操作之前的准备时段期间，第一偏移控制指令信号A1_OFF_ADJ经由串行接口211从控制器1供应到调节定序器2125。因此，响应于准备时段期间比较器2128的输出信号，调节定序器2125将第一偏移控制寄存器2122的第一偏移值A1_OFF调节成正确值。结果，存储在第一偏移控制寄存器2122中的第一偏移值A1_OFF补偿反EMF检测器电路25的反相放大器251中的第一差分放大器A1的第一差分输入偏移。类似地，在准备时段期间，第二偏移控制指令信号A2_OFF_ADJ经由串行接口211从控制器1供应到调节定序器2125。因此，响应于准备时段期间比较器2128的输出信号，调节定序器2125将第二偏移控制寄存器2124的第二偏移值A2_OFF调节成正确值。结果，存储在第二偏移控制寄存器2124中的第二偏移值A2_OFF补偿反EMF检测器电路25的减法放大器252中的第二差分放大器A2的第二差分输入偏移。此外，在校准操作之前的准备时段期间，减法增益值A2_GAIN经由串行接口211从控制器1供应到第二增益设置寄存器2123。结果，存储在第二增益设置寄存器2123中的减法增益值A2_GAIN在反EMF检测器电路25的减法放大器252中建立电阻值R3的第三电阻器和电阻值R4的第四电阻器的电阻比率、和电阻值R3的第五电阻器和电阻值R4的第六电阻器的电阻比率。也就是说，按存储在第二增益设置寄存器2123中的减法增益值A2_GAIN建立反EMF检测器电路25的减法放大器252的减法放大增益。
从模数转换器23产生的数字反EMF检测信号VDET_D被供应到第二检测寄存器2127的信号输入端子、第三检测寄存器21210的信号输入端子和第四检测寄存器21211的信号输入端子。检测值锁存控制信号LAT_DET从调节定序器2125被供应到第二检测寄存器2127的锁存控制端，检测值锁存控制信号LAT_CAL1从调节定序器2125被供应到第三检测寄存器21210的锁存控制端，并且检测值锁存控制信号LAT_CAL2从调节定序器2125被供应到第四检测寄存器21211的锁存控制端。响应于被设置为第一值的模拟反EMF检测信号Vdet_A而从模数转换器23输出的数字反EMF检测信号VDET_D作为第一检测校准信号VDET_CAL1被存储在第三检测寄存器21210中。响应于被设置为第二值的模拟反EMF检测信号Vdet_A而从模数转换器23输出的数字反EMF检测信号VDET_D作为第二检测校准信号VDET_CAL2被存储在第四检测寄存器21211中。
随后充分详细说明的除法指示值DIV_NUM从状态控制单元2120被供应到计算单元21212。结果，计算单元21212通过状态控制单元2120供应的除法指示值DIV_NUM、第三检测寄存器21210的第一检测校准信号VDET_CAL1、第四检测寄存器21211的第二检测校准信号VDET_CAL2，计算VCM电流Ivcm电流值是零(≈0mA)的情况下的增益补偿条件下的比较基准值VCMP_REF。由计算单元21212计算出的增益补偿条件下的比较基准值VCMP_REF被存储在第一检测寄存器2126中。在校准操作时段期间，增益补偿条件下的比较基准值VCMP_REF从第一检测寄存器2126被供应到比较器2128的一个输入端子，并且响应于数字反EMF检测信号VDET_D的比较输入值VCMP_IN从第二检测寄存器2127被供应到比较器2128的另一个输入端子。结果，响应于比较器2128的比较输出信号VCMP_OUT，例如，在使用二分查找算法的情况下，调节定序器2125将反EMF检测器电路25的反相放大器251的增益(＝R2/R1)收敛于规定值。也就是说，即使VCM 35的寄生电阻RL和VCM电流感测电阻器Rs的电阻比率由于温度变化而变化，反EMF检测器电路25的反相放大器251的增益(＝R2/R1)也相应变化。因此，可以实现等式1右手侧的第二行第二项中的增益补偿条件(RL-R2·Rs/R1)≈0。
<<计算比较基准值的计算单元的构造>>
图2图示了图1中示出的根据实施例1的半导体集成电路2中的计算单元21212的构造，计算单元21212从第一检测校准信号VDET_CAL1、第二检测校准信号VDET_CAL2和除法指示值DIV_NM计算VCM电流Ivcm的零(≈0mA)电流值的情况下的增益补偿条件下的比较基准值VCMP_REF。
如图2中所示，计算单元21212包括减法器212120、除法器212121和加法器212122。
第一检测校准信号VDET_CAL1从第三检测寄存器21210被供应到减法器212120的一个输入端子，第二检测校准信号VDET_CAL2从第四检测寄存器21211被供应到减法器212120的另一个输入端子。因此，从减法器212120的输出端子产生减法结果VDET_CAL1-VDET_CAL2。
减法结果VDET_CAL1-VDET_CAL2从减法器212120的输出端子被供应到除法器212121的一个输入端子，并且除法指示值DIV_NUM从状态控制单元2120被供应到除法器212121的另一个输入端子。如将在图3中充分详细说明的，除法指示值DIV_NM等于从比率指示值ADJ_RATIO减去“1”得到的值ADJ_RATIO-1。因此，从除法器的输出端子产生除法结果(VDET_CAL1-VDET_CAL2)/(ADJ_RATIO-1)。
第一检测校准信号VDET_CAL1从第三检测寄存器21210被供应到加法器212122的一个输入端子，并且除法器212121的输出端子的除法结果被供应到加法器212122的另一个输入端子。结果，从作为计算单元21212的输出端子的加法器212122的输出端子，产生作为加法结果的比较基准值VCMP_REF。也就是说，通过下述的等式3给出从计算单元21212产生的比较基准值VCMP_REF。
V CMP _ REF = V DET _ CAL 1 + V DET _ CAL 1 - V DET _ CAL 2 ADJ _ RATIO - 1
                                (等式3)
根据优选实施例，若比率指示值ADJ_RATIO＝2n+1(n是整数)，可以用将位数据向右移位的移位寄存器构造图2中示出的计算单元21212的除法器212121。因此，可以避免使用非常大电路规模的数字除法器。也就是说，当作为被除数从减法器212120供应到除法器212121的一个输入端子的减法结果VDET_CAL1-VDET_CAL2是十进制数256时，对应的二进制数是10位“0100000000”。当作为除数从控制单元2120供应到除法器212121的另一个输入端子的除法指示值DIV_NUM是十进制数4时，对应的二进制数是10位“0000000100”。因此，通过使用被构造为除法器212121的移位寄存器，将10位“0100000000”向右移位2位，如10位二进制除数“0000000100”所指示的。通过向右移位2位，由被构造为除法器212121的移位寄存器产生移位输出信号“0001000000”。10位二进制数中的移位输出信号“0001000000”是十进制数64。因此，理解的是，由被构造为除法器212121的移位寄存器产生作为十进制数256除以十进制数4的除法结果的十进制数64。
然而，在使用非常大电路规模的数字除法器没有变成问题的情况下，还可以采用非常大电路规模的数字除法器，替代执行向右移位的移位寄存器来作为计算单元21212的除法器212121。
<<产生除法指示值和电流指示值的状态控制单元的构造>>
图3图示了图1中示出的根据实施例1的半导体集成电路2中的状态控制单元2120的构造，状态控制单元2120产生除法指示值DIV_NUM和数字VCM电流指示值VCMCRNT。
如图3中所示，状态控制单元2120包括乘法器21200、减法器21201和选择器21202。
比率指示值ADJ_RATIO从逻辑电路21的串行接口211被供应到乘法器21200的一个输入端子，并且数字VCM输入电流指示值VCMCRNT_IN从逻辑电路21的串行接口211被供应到乘法器21200的另一个输入端子。结果，从乘法器21200的输出端子产生乘法结果ADJ_RATIO·VCMCRNT_IN。
比率指示值ADJ_RATIO从逻辑电路21的串行接口211被供应到减法器21201的一个输入端子，并且“1”被供应到减法器21201的另一个输入端子。结果，从减法器21201的输出端子产生作为减法结果的除法指示值DIV_NUM。除法指示值DIV_NUM等于从比率指示值ADJ_RATIO减去“1”得到的值ADJ_RATIO-1。
值ADJ_RATIO·VCMCRNT_IN从乘法器21200被供应到选择器21202的一个输入端子，并且数字VCM输入电流指示值VCMCRNT_IN从逻辑电路21的串行接口211被供应到选择器21202的另一个输入端子。选择指令信号ST_SEL从调节定序器2125被供应到选择器21202的选择控制端子。当选择指令信号ST_SEL处于高电平“1”时，从选择器21202的输出端子产生从乘法器21200供应到选择器21202的一个输入端子的值ADJ_RATIO·VCMCRNT_IN作为数字VCM电流指示值VCMCRNT。当选择指令信号ST_SEL处于低电平“0”时，从选择器21202的另一个输出端子产生供应到选择器21202的另一个输入端子的数字VCM输入电流指示值VCMCRNT_IN作为数字VCM电流指示值VCMCRNT。
图4图示了图1中示出的根据实施例1的半导体集成电路2中的、在VCM 35的寄生电阻RL和VCM电流感测电阻器Rs的电阻比率由于各种温度变化而变化的情况下数字反EMF检测信号VDET_D与VCM电流Ivcm的相关性。
在图4中，R2·Rs/R1＝RL对应于以下状态：温度被设置为上述预定温度的状态，并且满足等式1右手侧的第二行第二项中的增益补偿条件(RL-R2·Rs/R1)≈0。在与预定温度相对应的状态下，满足等式1右手侧的第二行第二项中的增益补偿条件(RL-R2·Rs/R1)≈0，并且模拟反EMF检测信号Vdet_A和数字反EMF检测信号VDET_D不取决于VCM电流Ivcm的电流值，如图4的特征L1中所示的。因此，根据满足增益补偿条件的图4的特征L1，反EMF检测器电路25的模拟反EMF检测信号Vdet_A不取决于VCM电流Ivcm的电流值，只取决于反EMF Vbemf和基准电压Vref。图4的特征L1对应于在本发明的发明人在本发明之前检查的并且在图20中示出的校准操作中、在第三步骤S3中将VCM电流Ivcm的电流设置成零(≈0mA)之后的第五步骤S5中存储在第一检测寄存器2126中的比较基准值VCMP_REF。
在图4中，R2·Rs/R1<RL对应于以下状态：温度从上述预定温度起变化，并且不满足等式1右手侧的第二行第二项中的增益补偿条件(RL-R2·Rs/R1)≈0。在不满足增益补偿条件的状态下，模拟反EMF检测信号Vdet_A和数字反EMF检测信号VDET_D根据VCM电流Ivcm的电流值而变化，如图4的特征L2中所示的。
在图4中，R2·Rs/R1>RL对应于以下状态：温度从上述预定温度起变化，并且不满足等式1右手侧的第二行第二项中的增益补偿条件(RL-R2·Rs/R1)≈0。在不满足增益补偿条件的状态下，模拟反EMF检测信号Vdet_A和数字反EMF检测信号VDET_D根据VCM电流Ivcm的电流值而变化，如图4的特征L3中所示的。
也就是说，根据不满足增益补偿条件的图4的特征L2和L3，反EMF检测器电路25的模拟反EMF检测信号不仅根据反EMF Vbemf和基准电压Vref而且根据VCM电流Ivcm的电流值而变化。因此，如图4的特征L2和L3中所示，当温度从满足增益补偿条件的预定温度起变化时，图1中示出的根据实施例1的半导体集成电路2执行校准操作，使得再通过改变反EMF检测器电路25的反相放大器251的增益(＝R2/R1)来满足增益补偿条件。
图5图示了以下方式：当图1中示出的根据实施例1的半导体集成电路2执行校准操作以使增益补偿条件再满足图4中说明的温度变化时，从第一检测校准信号VDET_CAL1和第二检测校准信号VDET_CAL2针对VCM电流Ivcm的零(≈0mA)电流值的增益补偿条件计算比较基准值VCMP_REF。本比较基准值VCMP_REF对应于VCM电流Ivcm的零(≈0mA)电流值的状态、以及磁头33和支臂34压贴内周限位器或外周限位器或回缩到斜坡机构36的状态。
因此，在等式1和等式2中，比较基准值VCMP_REF对应于反EMF Vbemf实质上为零并且VCM电流Ivcm的电流值是零(≈0mA)的状态下的模拟反EMF检测信号Vdet_A。因此，如下用等式1和等式2推导增益补偿条件下的比较基准值VCMP_REF。
VCMP_REF≡Vref
                                (等式4)
如图3中说明的，响应于处于低电平“0”的选择指令信号ST_SEL，从选择器21202的输出端子产生供应到状态控制单元2120的另一个输入端子的数字VCM输入电流指示值VCMCRNT_IN作为数字VCM电流指示值VCMCRNT。
如图1中说明的，在针对卸载操作UNLOAD或加载操作LOAD进行校正VCM 35的反EMF Vbemf的检测值中涉及的误差的校准操作的时段期间，图1中示出的根据实施例1的半导体集成电路2的状态控制单元2120将反EMF检测器电路25的模拟反EMF检测信号Vdet_A设置为第一值。因此，为了将模拟反EMF检测信号Vdet_A设置为第一值，响应于选择器21202的输出端子响应于处于低电平“0”的选择指令信号ST_SEL产生数字VCM电流指示值VCMCRNT，将VCM电流Ivcm的电流值设置为第一电流值+Ivcm1。也就是说，如图5中所示，响应于作为数字VCM输入电流指示值VCMCRNT_IN的数字VCM电流指示值VCMCRNT，模数转换器23和VCM驱动器电路24使第一电流值+Ivcm1的VCM电流Ivcm流过VCM 35。因此，响应于第一电流值+Ivcm1的VCM电流Ivcm，反EMF检测器电路25和模数转换器23产生第一检测校准信号VDET_CAL1作为数字反EMF检测信号VDET_D。
此外，在针对卸载操作UNLOAD或加载操作LOAD进行校正VCM 35的反EMF Vbemf的检测值中涉及的误差的校准操作的时段期间，图1中示出的根据实施例1的半导体集成电路2的状态控制单元2120将反EMF检测器电路25的模拟反EMF检测信号Vdet_A设置为第二值。如图3中说明的，响应于处于高电平“1”的选择指令信号ST_SEL，从选择器21202的输出端子产生将从乘法器21200供应到状态控制单元2120的一个输入端子的乘法结果ADJ_RATIO·VCMCRNT_IN作为数字VCM电流指示值VCMCRNT。因此，为了将模拟反EMF检测信号Vdet_A设置为第二值，响应于从选择器21202的输出端子响应于处于高电平“1”的选择指令信号ST_SEL产生数字VCM电流指示值VCMCRNT，将VCM电流Ivcm的电流值设置为第二电流值+Ivcm2。也就是说，如图5中所示，响应于作为乘法器21200的乘法结果ADJ_RATIO·VCMCRNT_IN的数字VCM电流指示值VCMCRNT，模数转换器23和VCM驱动器电路24使第二电流值+Ivcm2的VCM电流Ivcm流过VCM 35。因此，响应于第二电流值+Ivcm2的VCM电流Ivcm，反EMF检测器电路25和模数转换器23产生第二检测校准信号VDET_CAL2作为数字反EMF检测信号VDET_D。因此，第二电流值+Ivcm2和第一电流值+Ivcm1之间保持以下关系。
Ivcm2＝ADJ_RATIO·Ivcm1
                        (等式5)
上述的第一检测校准信号VDET_CAL1被存储在第三检测寄存器21210中，并且第二检测校准信号VDET_CAL2被存储在第四检测寄存器21211中。此外，从存储在第三检测寄存器21210中的第一检测校准信号VDET_CAL1和存储在第四检测寄存器21211中的第二检测校准信号VDET_CAL2，计算单元21212计算在VCM电流Ivcm的电流值是零(≈0mA)的情况下的增益补偿条件下的比较基准值VCMP_REF。由计算单元21212计算出的增益补偿条件下的比较基准值VCMP_REF被存储到第一检测寄存器2126中。在校准操作时段期间，增益补偿条件下的比较基准值VCMP_REF从第一检测寄存器2126被供应到比较器2128的一个输入端子，并且响应于数字反EMF检测信号VDET_D的比较输入值VCMP_IN从第二检测寄存器2127被供应到比较器2128的另一个输入端子。
结果，响应于比较器2128的比较输出信号VCMP_OUT，例如，在使用二分查找算法的情况下，调节定序器2125将反EMF检测器电路25的反相放大器251的增益(＝R2/R1)收敛于规定值。也就是说，即使VCM 35的寄生电阻RL和VCM电流感测电阻器Rs的电阻比率由于温度变化而变化，反EMF检测器电路25的反相放大器251的增益(＝R2/R1)也相应变化。因此，可以实现等式1右手侧的第二行第二项中的增益补偿条件(RL-R2·Rs/R1)≈0。
这里执行的校准操作是针对卸载操作UNLOAD的并且通过具有第一电流值+Ivcm1或第二电流值+Ivcm2的VCM电流Ivcm的正极性，使磁头33压贴内周限位器。因此，在磁头33压贴内周限位器的状态下，等式1右手侧的第二行第一项的反EMF Vbemf变成实质上为零。
因此，按照得自等式1、等式2和等式4的以下等式，计算响应于具有第一电流值+Ivcm1的VCM电流Ivcm的作为数字反EMF检测信号VDET_D的第一检测校准信号VDET_CAL1。
V DET _ CAL 1 &equiv; - R 4 R 3 &CenterDot; ( R L - R 2 R 1 &CenterDot; R S ) &CenterDot; ( + I vcm 1 ) + V CMP _ REF
                         (等式6)
以类似方式，按照得自等式1、等式2和等式4的以下等式，计算响应于具有第二电流值+Ivcm2的VCM电流Ivcm的作为数字反EMF检测信号VDET_D的第二检测校准信号VDET_CAL2。
V DET _ CAL 2 &equiv; - R 4 R 3 &CenterDot; ( R L - R 2 R 1 &CenterDot; R S ) &CenterDot; ( + I vcm 2 ) + V CMP _ REF
                         (等式7)
此外，下面的关系得自等式5、等式6和等式7。
V DET _ CAL 2 &equiv; - R 4 R 3 &CenterDot; ( R L - R 2 R 1 &CenterDot; R S ) &CenterDot; ( + ADJ _ RATIO &CenterDot; I vcm 1 ) + V CMP _ REF &equiv; R 4 R 3 &CenterDot; { ( - R L &CenterDot; ( + I vcm 1 ) &CenterDot; ADJ _ RATIO ) - ( - R 2 R 1 &CenterDot; R S &CenterDot; I vcm 1 &CenterDot; ADJ _ RATIO ) } + V CMP _ REF &equiv; ADJ _ RATIO &CenterDot; V DET _ CAL 1 + ( 1 - ADJ _ RATIO ) &CenterDot; V CMP _ REF
                 (等式8)
至于上述增益补偿条件下的比较基准值VCMP_REF，由等式9限定的以下关系得自等式8。
V CMP REF &equiv; V DET _ CAL 2 1 - ADJ _ RATIO - ADJ _ RATIO &CenterDot; V DET _ CAL 1 1 - ADJ _ RATIO &equiv; ADJ _ RATIO ADJ _ RATIO - 1 &CenterDot; V DET _ CAL - V DET _ CAL 2 ADJ _ RATIO - 1 &equiv; ADJ _ RATIO - 1 ADJ _ RATIO - 1 &CenterDot; V DET _ CAL 1 + V DET _ CAL 1 ADJ _ RATIO - 1 - V DET _ CAL 2 ADJ _ RATIO - 1 &equiv; V DET _ CAL 1 + V DET _ CAL 1 - V DET _ CAL 2 ADJ _ RATIO - 1
                      (等式9)
理解的是，由等式9限定的关系与由等式3限定的关系相同。
在优选实施例中，为了提高通过等式9限定的关系计算出的增益补偿条件下的比较基准值VCMP_REF的精度，在图23和图24中说明的输出范围OUT_RANGE内建立第一检测校准信号VDET_CAL1和第二检测校准信号VDET_CAL2。也就是说，如图5中所示，在保持数字反EMF检测信号VDET_D是线性的输出范围OUT_RANGE内建立第一检测校准信号VDET_CAL1和第二检测校准信号VDET_CAL2。如图5中所示，计算单元21212通过采用第一检测校准信号VDET_CAL1和第二检测校准信号VDET_CAL2计算增益补偿条件下的比较基准值VCMP_REF。
<<针对卸载操作的校准操作>>
图6说明图1中示出的根据实施例1的半导体集成电路2进行卸载操作UNLOAD时补偿VCM 35的反EMF Vbemf的检测值中涉及的误差的校准操作。
在图6的第一步骤S1，当从控制器1供应的反相增益调节指令信号A1_GAIN_ADJ从低电平Lo变成高电平Hi时，开始校准操作。
在第二步骤S2，通过为逻辑电路21的调节逻辑电路212中的第一增益设定寄存器2121所存储的数据的所有位设置“0”，将第一增益设定寄存器2121初始化。
在第三步骤S3，为了将流过VCM 35的VCM电流Ivcm的电流值设置为上述的第一电流值+Ivcm1，针对状态控制单元2120将产生的数字VCM电流指示值VCMCRNT，执行数值建立。也就是说，响应于处于低电平“0”的选择指令信号ST_SEL，图3中示出的状态控制单元2120的选择器21202从其输出端子产生供应到选择器21202的另一个输入端子的数字VCM输入电流指示值VCMCRNT_IN作为数字VCM电流指示值VCMCRNT。
在第四步骤S4，响应于在第三步骤S3设置其数值的数字VCM电流指示值VCMCRNT，该流程等待安排从反EMF检测器电路25的低通滤波器253的输出端子产生的作为第一值的模拟反EMF检测信号Vdet_A的电压电平。
在第五步骤S5，在第四步骤S4中安排的作为第一值的模拟反EMF检测信号Vdet_A被模数转换器23转换成数字反EMF检测信号VDET_D。这个数字反EMF检测信号VDET_D作为第一检测校准信号VDET_CAL1被存储在第三检测寄存器21210中。
在第六步骤S6中，为了将流过VCM 35的VCM电流Ivcm的电流值设置为上述的第二电流值+Ivcm2，建立状态控制单元2120将产生的数字VCM电流指示值VCMCRNT的数值。也就是说，响应于处于高电平“1”的选择指令信号ST_SEL，图3中示出的状态控制单元2120的选择器21202从其输出端子产生供应到选择器21202的一个输入端子的乘法结果ADJ_RATIO·VCMCRNT_IN作为数字VCM电流指示值VCMCRNT。
如上所述，在第三步骤S3将VCM电流Ivcm设置为第一电流值+Ivcm1，并且在第六步骤S6将VCM电流Ivcm设置为第二电流值+Ivcm2。以此方式，由于VCM电流Ivcm是正电流值，因此在针对卸载操作UNLOAD进行校准操作时，磁头33压贴内周限位器。因此，磁头33和支臂34成为固定状态，而不朝磁盘单元31的向内方向移动。因此，等式1右手侧的第二行第一项的反EMF Bbemf变成实质上为零，并且变得可以防止在校准操作中出现干扰或误差。
内周限位器是机械构件，其禁止在针对卸载操作UNLOAD进行校准操作的过程中，通过第一电流值+Ivcm1和第二电流值+Ivcm2的正值VCM电流Ivcm，磁头33和支臂34向内过量移动而超出磁盘31的存储扇区的最内周。
在第七步骤S7，响应于在第六步骤S6设置其数值的数字VCM电流指示值VCMCRNT，该流程等待安排从反EMF检测器电路25的低通滤波器253的输出端子产生的作为第二值的模拟反EMF检测信号Vdet_A的电压电平。
在第八步骤S8，在第七步骤S7安排的作为第二值的模拟反EMF检测信号Vdet_A被模数转换器23转换成数字反EMF检测信号VDET_D，并且数字反EMF检测信号VDET_D作为用于第二检测校准信号VDET_CAL2被存储在第四检测寄存器21211中。
在第九步骤S9，通过使用在第五步骤S5存储在第三检测寄存器21210中的第一检测校准信号VDET_CAL1和在第八步骤S8存储在第四检测寄存器21211中的第二检测校准信号VDET_CAL2，计算单元21212计算增益补偿条件下的比较基准值VCMP_REF。计算出的增益补偿条件下的比较基准值VCMP_REF被存储在第一检测寄存器2126中。
在第十步骤S10，为了校正反EMF检测器电路25的反相放大器251的增益(＝R2/R1)，为逻辑电路21的调节逻辑电路212中的第一增益设定寄存器2121的第N位设置高电平“1”。第一次第十步骤S10中的第N位变成最高有效位(MSB)，第二次第十步骤S10的第N位变成次高位，并且最后一次第十步骤S10中的第N位变成最低有效位(LSB)。
在第十一步骤S11，响应于在第六步骤S6设置其数值的数字VCM电流指示值VCMCRNT并且还响应于在第十步骤S10设置的反相放大器251的增益，该流程等待安排从反EMF检测器电路25的输出端子产生的模拟反EMF检测信号Vdet_A的电压电平。
在第十二步骤S12，在第十一步骤S11安排的模拟反EMF检测信号Vdet_A被模数转换器23转换成数字反EMF检测信号VDET_D，并且转换后的数字反EMF检测信号VDET_D与温度变化相对应地作为比较输入值被存储在第二检测寄存器2127中。因此，作为第二检测寄存器2127的输出信号的比较输入值VCMP_IN被供应到比较器2128的另一个输入端子。
在第十三步骤S13，比较器2128确定在第十二步骤S12存储在第二检测寄存器2127中的比较输入值VCMP_IN是否等于或大于在第九步骤S9存储在第一检测寄存器2126中的比较基准值VCMP_REF。当在第十三步骤S13由比较器2128的确定结果是“是”时，表明反EMF检测器电路25的反相放大器251的增益(＝R2/R1)大于上述增益补偿条件的理想增益。因此，在这种情况下，在后面的第十四步骤S14，在第十步骤S10建立的第一增益设定寄存器2121的第N位从高电平“1”变成低电平“0”。
当在第十三步骤S13比较器2128的确定结果是“否”时，表明反EMF检测器电路25的反相放大器251的增益(＝R2/R1)小于上述增益补偿条件的理想增益。因此，在这种情况下，该流程转到第十五步骤S15。
在第十五步骤S15，为了将逻辑电路21的调节逻辑电路212中的第一增益设定寄存器2121的第N调节位位置朝向下方向移动1位，响应于比较器2128的比较输出信号VCMP_OUT，调节定序器2125执行位计数操作N＝N-1。
在第十六步骤S16，为了确定在第十五步骤S15移位的第一增益设定寄存器2121的第N调节位位置是否是最低有效位(LSB)，调节定序器2125确定位计数N是否是“0”。当在第十六步骤S16的确定结果是“否”时，该流程返回到第十步骤S10，并且在第一增益设定寄存器2121中朝向下方向移位1位的第N位被设置为高电平“1”。
当第十六步骤S16的确定结果是“是”时，该流程转到第十七步骤S17。
在第十七步骤S17，当控制器1供应的反相增益调节指令信号A1_GAIN_ADJ从高电平Hi变成低电平Lo时，校准操作终止。
通过完成本校准操作，在加载操作LOAD之前，反EMF检测器电路25的反相放大器251的增益(＝R2/R1)被校正成满足等式1右手侧的第二行第二项中的增益补偿条件(RL-R2·Rs/R1)≈0的理想增益。
在完成校准操作之后，为了将VCM电流Ivcm设置为负电流值(-Ivcm)，建立控制器1将产生的数字VCM电流指示值VCMCRNT的数值，并且变得可以在进行卸载操作UNLOAD时将磁头33从磁盘31的内周向斜坡机构36的方向移动。
图7图示了基于图6中示出的根据实施例1的半导体集成电路2进行卸载操作UNLOAD时校准操作的操作流程的、半导体集成电路2的各部分的信号的波形。
如图7中所示，在进行第一步骤S1时，当从控制器1供应的反相增益调节指令信号A1_GAIN_ADJ从低电平Lo变成高电平Hi时，开始校准操作。
在从第三步骤S3到第五步骤S5的时段中，流过VCM 35的VCM电流Ivcm的电流值被设置为第一电流值+Ivcm1，并且从模数转换器23的输出端子产生的数字反EMF检测信号VDET_D被设置为第一检测校准信号VDET_CAL1。特别地，在第五步骤S5，在第四步骤S4安排的作为第一值的模拟反EMF检测信号Vdet_A被模数转换器23转换成数字反EMF检测信号VDET_D，并且数字反EMF检测信号VDET_D作为第一检测校准信号VDET_CAL1被存储在第三检测寄存器21210中。
在从第一步骤S1到第六步骤S6的时段中，逻辑电路21的调节逻辑电路212中的第一增益设定寄存器2121所存储的数据的所有位被设置成0并且第一增益设定寄存器2121被初始化。在这个时段中，逻辑电路21的调节逻辑电路212中的第一增益设定寄存器2121的位计数N是第九最高有效位。与十进制数0相对应的十六进制000h被存储在第一增益设定寄存器2121中。
在进行第六步骤S6时，VCM电流Ivcm的电流值被设置为第二电流值+Ivcm2。
在第七步骤S7，响应于在第六步骤S6设置其数值的数字VCM电流指示值VCMCRNT，该流程等待安排从反EMF检测器电路25的低通滤波器253的输出端子产生的作为第二值的模拟反EMF检测信号Vdet_A的电压电平。
在第八步骤S8的时段中，响应于VCM电流Ivcm的第二电流值+Ivcm2从模数转换器23的输出端子产生的数字反EMF检测信号VDET_D用作第二检测校准信号VDET_CAL2。数字反EMF检测信号VDET_D作为第二检测校准信号VDET_CAL2被存储在第四检测寄存器21211中。
在第九步骤S9，通过使用在第五步骤S5存储在第三检测寄存器21210中的第一检测校准信号VDET_CAL1和在第八步骤S8存储在第四检测寄存器21211中的第二检测校准信号VDET_CAL2，计算单元21212计算增益补偿条件下的比较基准值VCMP_REF。计算出的增益补偿条件下的比较基准值VCMP_REF被存储在第一检测寄存器2126中。
在进行第十次第十步骤S10时，由逻辑电路21的调节逻辑电路212中的第一增益设定寄存器2121的位计数指定的第九最高有效位被设置为高电平“1”，因此，与十进制数512(＝29)相对应的十六进制200h被存储在第一增益设定寄存器2121中。结果，响应于作为第一增益设定寄存器2121的增益调节值的十六进制200h，反EMF检测器电路25的反相放大器251的增益(＝R2/R1)被设置为十六进制数512的大值。
在第十一步骤S11，响应于在第六步骤S6设置其数值的数字VCM电流指示值VCMCRNT并且还响应于在第十步骤S10建立的反相放大器251的增益，该流程等待安排从反EMF检测器电路25的输出端子产生的模拟反EMF检测信号Vdet_A的电压电平。
在第十二步骤S12，在第十一步骤S11安排的模拟反EMF检测信号Vdet_A被模数转换器23转换成数字反EMF检测信号VDET_D，并且转换后的数字反EMF检测信号VDET_D与温度变化相对应地作为比较输入值被存储在第二检测寄存器2127中。因此，作为第二检测寄存器2127的输出信号的比较输入值VCMP_IN被供应到比较器2128的另一个输入端子。
在进行第一次第十三步骤S13时，从模数转换器23的输出端子产生的数字反EMF检测信号VDET_D变为响应于VCM电流Ivcm的第二电流值+Ivcm2和反EMF检测器电路25的反相放大器251的增益(＝R2/R1)的比较输入值VCMP_IN。在图7中示出的示例中，这个增益(＝R2/R1)过大；因此，上述等式1计算出的来自反EMF检测器电路25的输出端子的模拟反EMF检测信号Vdet_A变为高电平。因此，在进行第一次第十三步骤S13时，从模数转换器23的输出端子产生的作为数字反EMF检测信号VDET_D的比较输入值VCMP_IN变成比增益补偿条件下的比较基准值VCMP_REF高的电平。结果，通过第一次从第十四步骤S14到第十五步骤S15的处理，第一增益设定寄存器2121的第九最高有效位从高电平“1”变成低电平“0”，并且在进行第二次第十步骤S10时，由新的位计数N指明的第八位被设置为高电平“1”。因此，与十进制数256(＝28)相对应的十六进制100h被存储在第一增益设定寄存器2121中。结果，响应于作为第一增益设定寄存器2121的增益调节值的十六进制100h，反EMF检测器电路25的反相放大器251的增益(＝R2/R1)被设置为十进制数256的相当小的值。
在进行第二次第十二步骤S12时，响应于VCM电流Ivcm的第二电流值+Ivcm2和反EMF检测器电路25的减小增益(＝R2/R1)，从模数转换器23的输出端子产生的数字反EMF检测信号VDET_D用作比较输入值VCMP_IN。通过从第一次第十四步骤S14到第二次第十步骤S10的处理，减小反EMF检测器电路25的反相放大器251的增益(＝R2/R1)。
在图7中示出的示例中，这个减小增益(＝R2/R1)过小；因此，通过等式1计算的来自反EMF检测器电路25的输出端子的模拟反EMF检测信号Vdet_A变为低电平。因此，在进行第二次第十三步骤S13时，从模数转换器23的输出端子产生的作为数字反EMF检测信号VDET_D的比较输入值VCMP_IN变成比增益补偿条件下的比较基准值VCMP_REF更低的电平。结果，通过第二次从第十步骤S10至第十六步骤S16的处理，第一增益设定寄存器2121的第八位保持在高电平“1”，由新的位计数N指明的第七位被设置为高电平“1”。因此，与十进制数384(＝28+27)相对应的十六进制180h被存储在第一增益设定寄存器2121中。结果，响应于作为第一增益设定寄存器2121的增益调节值的十六进制180h，反EMF检测器电路25的反相放大器251的增益(＝R2/R1)被设置为十进制数384的相当大的值。
在下文中，以相同方式，通过执行从第十步骤S10至第十六步骤S16的处理达高达第十次，根据二分查找算法，反EMF检测器电路25的反相放大器251的增益(＝R2/R1)收敛于与十六进制151h相对应的十进制数337的值。结果，即使VCM 35的寄生电阻RL和VCM电流感测电阻器Rs的电阻比率由于温度变化而变化，也对应地改变反EMF检测器电路25的反相放大器251的增益(＝R2/R1)。因此，可以实现等式1右手侧的第二行第二项中的增益补偿条件(RL-R2·Rs/R1)≈0。因此，由于等式1右手侧的第二行第二项实质上保持零，因此反EMF检测器电路25的模拟反EMF检测信号Vdet_A不取决于VCM电流Ivcm的电流值，只取决于反EMF Vbemf和基准电压Vref。通过图7中示出的实施例的针对卸载操作UNLOAD进行校准操作，反EMF检测器电路25的反相放大器251的增益收敛于规定值。根据这个收敛，比较输入值VCMP_IN和比较基准值VCMP_REF之差减小，并且比较输入值VCMP_IN和比较基准值VCMP_REF变得大致相等。
<<针对加载操作的校准操作>>
图8说明图1中示出的根据实施例1的半导体集成电路2进行加载操作LOAD时补偿VCM 35的反EMF Vbemf的检测值中涉及的误差的校准操作。
图8中示出的根据实施例1的针对加载操作LOAD的校准操作与图6中示出的根据实施例1的针对卸载操作UNLOAD的校准操作极其近似。因此，下面说明图8中示出的校准操作和图6中示出的校准操作之间的差别。
在图8中示出的第三步骤S3，为了将流过VCM 35的VCM电流Ivcm的电流值设置为上述的第一电流值-Ivcm1，建立由状态控制单元2120产生的数字VCM电流指示值VCMCRNT的数值。
在图8中示出的第六步骤S6中，为了将流过VCM 35的VCM电流Ivcm的电流值设置为上述的第二电流值-Ivcm2，建立由状态控制单元2120产生的数字VCM电流指示值VCMCRNT的数值。
在图8中示出的校准操作中，在第三步骤S3将VCM电流Ivcm设置为第一电流值-Ivcm1，并且在第六步骤S6中将VCM电流Ivcm设置为第二电流值-Ivcm2。以此方式，由于VCM电流Ivcm是负电流值，因此在针对加载操作LOAD进行校准操作时，磁头33压贴外周限位器。因此，磁头33和支臂34成为固定状态，而不朝磁盘单元31的向外方向移动。因此，等式1右手侧的第二行第一项的反EMF Bbemf变成实质上为零，并且变得可以防止在校准操作中出现干扰或误差。
外周限位器是机械构件，其禁止在针对加载操作LOAD进行校准操作的过程中，通过第一电流值-Ivcm1或第二电流值-Ivcm2的负值VCM电流Ivcm，磁头33和支臂34向外过量移动而超出磁盘31的存储扇区的最外周。
在图8中示出的第十三步骤S13，比较器2128确定在第十二步骤S12存储在第二检测寄存器2127中的比较输入值VCMP_IN是否等于或小于在第九步骤S9中存储在第一检测寄存器2126中的比较基准值VCMP_REF。当在第十三步骤S13比较器2128的确定结果是“是”时，表明反EMF检测器电路25的反相放大器251的增益(＝R2/R1)大于上述增益补偿条件的理想增益。因此，在这种情况下，在后面的第十四步骤S14，在第十步骤S10中建立的第一增益设定寄存器2121的第N位从高电平“1”变成低电平“0”。
在完成图8中示出的校准操作之后进行加载操作LOAD之前，反EMF检测器电路25的反相放大器251的增益(＝R2/R1)被校正成满足等式2右手侧的第二行第二项中的增益补偿条件(RL-R2·Rs/R1)≈0的理想增益。
在完成校准操作之后，为了使流过VCM35的VCM电流Ivcm是正电流值(+Ivcm)，建立从控制器1产生的数字VCM电流指示值VCMCRNT的数值。因此，变得可以在进行加载操作LOAD时将磁头33从斜坡机构36向着磁盘单元31的向内方向移动。
图9图示了基于图8中示出的根据实施例1的半导体集成电路2进行加载操作LOAD时校准操作的操作流程的、半导体集成电路2的各部分的信号的波形的图。
图9中示出的根据实施例1的针对加载操作LOAD的校准操作与图7中示出的根据实施例1的针对卸载操作UNLOAD的校准操作极其近似。因此，下面说明图9中示出的校准操作和图7中示出的校准操作之间的差别。
在从图9的第三步骤S3到第五步骤S5的时段中，将流过VCM 35的VCM电流Ivcm的电流值设置为第一电流值-Ivcm1。
在进行图9的第六步骤S6时，VCM电流Ivcm的电流值被设置为第二电流值-Ivcm2。
在进行图9中示出的第一次第十三步骤S13时，从模数转换器23的输出端子产生的数字反EMF检测信号VDET_D变为响应于VCM电流Ivcm的第二电流值-Ivcm2和反EMF检测器电路25的反相放大器251的增益(＝R2/R1)的比较输入值VCMP_IN。在图9中示出的示例中，这个增益(＝R2/R1)过大；因此，由上述等式2计算出的来自反EMF检测器电路25的输出端子的模拟反EMF检测信号Vdet_A变为高电平。因此，在进行图9中示出的第一次第十三步骤S13时，从模数转换器23的输出端子产生的作为数字反EMF检测信号VDET_D的比较输入值VCMP_IN变成比增益补偿条件下的比较基准值VCMP_REF低的电平。结果，通过第一次从图9中示出的第十四步骤S14到第十五步骤S15的处理，第一增益设定寄存器2121的第九最高有效位从高电平“1”变成低电平“0”，此外，在第二次第十步骤S10中，为在第一次第十五步骤S15中的新位计数N指明的第八位设置高电平“1”。因此，与十进制数256(＝28)相对应的十六进制100h被存储在第一增益设定寄存器2121中。结果，响应于作为第一增益设定寄存器2121的增益调节值的十六进制100h，反EMF检测器电路25的反相放大器251的增益(＝R2/R1)被设置为十进制数256的相当小的值。
在进行图9中示出的第二次第十二步骤S12时，响应于VCM电流Ivcm的第二电流值-Ivcm2和反EMF检测器电路25的反相放大器251的减小增益(＝R2/R1)，从模数转换器23的输出端子产生的数字反EMF检测信号VDET_D用作比较输入值VCMP_IN。通过从第一次第十四步骤S14到第二次第十步骤S10的处理，减小反EMF检测器电路25的反相放大器251的增益(＝R2/R1)。在图9中示出的示例中，这个减小增益(＝R2/R1)过小；因此，通过等式2计算的来自反EMF检测器电路25的输出端子的模拟反EMF检测信号Vdet_A变为高电平。因此，在进行图9中示出的第二次第十三步骤S13时，从模数转换器23的输出端子产生的作为数字反EMF检测信号VDET_D的比较输入值VCMP_IN变成比增益补偿条件下的比较基准值VCMP_REF高的电平。结果，通过从图9中示出的第二次第十步骤S10至第三次第十步骤S10的处理，第一增益设定寄存器2121的第八位保持在高电平“1”，由新的位计数N指明的第七位被设置为高电平“1”。因此，与十进制数384(＝28+27)相对应的十六进制180h被存储在第一增益设定寄存器2121中。结果，响应于作为第一增益设定寄存器2121的增益调节值的十六进制180h，反EMF检测器电路25的反相放大器251的增益(＝R2/R1)被设置为十进制数384的相当大的值。
在下文中，以相同方式，通过执行图9中示出的从第十步骤S10至第十六步骤S16的处理达高达第十次，根据二分查找算法，反EMF检测器电路25的反相放大器251的增益(＝R2/R1)收敛于与十六进制151h相对应的十进制数337的值。结果，即使VCM 35的寄生电阻RL和VCM电流感测电阻器Rs的电阻比率由于温度变化而变化，也对应地改变反EMF检测器电路25的反相放大器251的增益(＝R2/R1)。因此，可以实现等式2右手侧的第二行第二项中的增益补偿条件(RL-R2·Rs/R1)≈0。因此，由于等式2右手侧的第二行第二项实质上保持零，因此反EMF检测器电路25的模拟反EMF检测信号Vdet_A不取决于VCM电流Ivcm的电流值，只取决于反EMF Vbemf和基准电压Vref。
<实施例2>
<<根据实施例2的半导体集成电路的构造>>
图10图示了其中根据实施例2的被称为COMBO驱动器的高集成密度的半导体集成电路2被安装在图18中示出的硬盘驱动单元(HDD)中的构造。
恰如图1中示出的根据实施例1的半导体集成电路2，在针对卸载操作UNLOAD或加载操作LOAD进行校正音圈电动机(下文中被称为VCM)35的反EMF Vbemf的检测值中涉及的误差的校准操作时段期间，图10中示出的根据实施例2的半导体集成电路2将反EMF检测器电路25的模拟反EMF检测信号Vdet_A设置成第一值和第二值。相对于已经在上述根据实施例1的半导体集成电路的概况中说明的内容，图10中示出的根据实施例2的半导体集成电路2与图1中示出的根据实施例1的半导体集成电路2相同。然而，图10中示出的根据实施例2的半导体集成电路2与图1中示出的根据实施例1的半导体集成电路2的不同之处在于下面的一点。
<<根据实施例2的半导体集成电路的不同点>>
也就是说，在图1中示出的根据实施例1的半导体集成电路2中，为了在校准操作时段中将反EMF检测器电路25的模拟反EMF检测信号Vdet_A设置成第一值和第二值，流过VCM 35的VCM电流Ivcm的电流值被设置为第一电流值+Ivcm1和第二电流值+Ivcm2。对于这个电流建立，图1中示出的根据实施例1的半导体集成电路2中的状态控制单元2120对供应到数模转换器22的输入端子的数字VCM电流指示值VCMCRNT执行数值建立。也就是说，如图3中说明的，响应于低电平“0”的选择指令ST_SEL，根据实施例1的状态控制单元2120产生作为数字VCM电流指示值VCMCRNT的从选择器21202的输出端子供应到选择器21202的另一个输入端子的数字VCM输入电流指示值VCMCRNT_IN。此外，如图3中说明的，响应于高电平“1”的选择指令ST_SEL，根据实施例1的状态控制单元2120产生作为数字VCM电流指示值VCMCRNT的从选择器21202的输出端子供应到选择器21202的一个输入端子的乘法结果ADJ_RATIO·VCMCRNT_IN。
相反地，在图10中示出的根据实施例2的半导体集成电路2中，为了在校准操作时段中将反EMF检测器电路25的模拟反EMF检测信号Vdet_A设置成第一值和第二值，反EMF检测器电路25的减法放大器252的减法增益值(＝R4/R3)被设置为第一减法增益值A2_GAIN1和第二减法增益值A2_GAIN2。在以此方式将减法放大器252的减法增益值设置为第一减法增益值A2_GAIN1和第二减法增益值A2_GAIN2的时段中，在图10中示出的根据实施例2的半导体集成电路2中，供应到模数转换器22的输入端子的数字VCM电流指示值VCMCRNT的数值保持恒定。
因此，在图10中示出的根据实施例2的半导体集成电路2中，比率指示值ADJ_ARTIO和减法增益输入值A2_GAIN_IN从串行接口211被供应到调节逻辑电路212的状态控制单元2120。此外，选择指令信号ST_SEL从调节定序器2125被供应到状态控制单元2120。当选择指令信号ST_SEL处于低电平“0”时，从串行接口211供应的减法增益输入值A2_GAIN_IN作为第一减法增益值A2_GAIN1从状态控制单元2120被存储到第二增益设定寄存器2123中。结果，响应于存储在第二增益设定寄存器2123中的第一减法增益值A2_GAIN1，建立反EMF检测器电路25的减法放大器252中的第三电阻器的电阻R3和第四电阻器的电阻R4的比率、和第五电阻器的电阻R3和第六电阻器的电阻R4的比率。也就是说，按存储在第二增益设定寄存器2123中的第一减法增益值A2_GAIN1，将反EMF检测器电路25的减法放大器252的减法放大增益设置为第一减法增益值A2_GAIN1。当选择指令信号ST_SEL处于高电平“1”时，比率指示值ADJ_RATIO和减法增益输入值A2_GAIN_IN的乘法结果ADJ_RATIO·A2_GAIN_IN作为第二减法增益值A2_GAIN2从状态控制单元2120被存储到第二增益设定寄存器2123中。结果，响应于存储在第二增益设定寄存器2123中的第二减法增益值A2_GAIN2，建立反EMF检测器电路25的减法放大器252中的第三电阻器的电阻R3和第四电阻器的电阻R4的比率和第五电阻器的电阻R3和第六电阻器的电阻R4的比率。也就是说，按存储在第二增益设定寄存器2123中的第二减法增益值A2_GAIN2，将反EMF检测器电路25的减法放大器252的减法放大增益设置为第二减法增益值A2_GAIN2。
因此，在图10中示出的根据实施例2的半导体集成电路2中，响应于模拟反EMF检测信号Vdet_A具有由反EMF检测器电路25的减法放大器252的第一减法增益值A2_GAIN1确定的反EMF检测器电路25的第一值，模数转换器23产生第一检测校准信号VDET_CAL1作为数字反EMF检测信号VDET_D。此外，在图10中示出的根据实施例2的半导体集成电路2中，响应于模拟反EMF检测信号Vdet_A成为由反EMF检测器电路25的减法放大器252的第二减法增益值A2_GAIN2确定的反EMF检测器电路25的第二值，模数转换器23产生第二检测校准信号VDET_CAL2作为数字反EMF检测信号VDET_D。
而且，在图10中示出的根据实施例2的半导体集成电路2中，响应于被设置为第一值的模拟反EMF检测信号Vdet_A而从模数转换器23输出的数字反EMF检测信号VDET_D作为第一检测校准信号VDET_CAL1被存储在第三检测寄存器21210中。类似地，响应于被设置为第二值的模拟反EMF检测信号Vdet_A而从模数转换器23输出的数字反EMF检测信号VDET_D作为第二检测校准信号VDET_CAL2被存储在第四检测寄存器21211中。
而且，在图10中示出的根据实施例2的半导体集成电路2中，从存储在第三检测寄存器21210中的第一检测校准信号VDET_CAL1和存储在第四检测寄存器21211中的第二检测校准信号VDET_CAL2，计算单元21212计算在VCM电流Ivcm的电流值是零(≈0mA)的情况下的增益补偿条件下的比较基准值VCMP_REF。由计算单元21212计算出的增益补偿条件下的比较基准值VCMP_REF被存储到第一检测寄存器2126中。在校准操作时段期间，增益补偿条件下的比较基准值VCMP_REF从第一检测寄存器2126被供应到比较器2128的一个输入端子，响应于数字反EMF检测信号VDET_D的比较输入值VCMP_IN从第二检测寄存器2127被供应到比较器2128的另一个输入端子。
结果，响应于比较器2128的比较输出信号VCMP_OUT，例如，在使用二分查找算法的情况下，调节定序器2125将反EMF检测器电路25的反相放大器251的反相增益(＝R2/R1)收敛于规定值。也就是说，即使VCM 35的寄生电阻RL和VCM电流感测电阻器Rs的电阻比率由于温度变化而变化，反EMF检测器电路25的反相放大器251的反相增益(＝R2/R1)也相应变化。因此，可以实现等式1和等式2右手侧的第二行第二项中的增益补偿条件(RL-R2·Rs/R1)≈0。
<<产生除法指示值和减法增益值的状态控制单元的构造>>
图11图示了图10中示出的根据实施例2的半导体集成电路2中的状态控制单元2120的构造的图，状态控制单元2120产生除法指示值DIV_NUM和减法增益值A2_GAIN。
如图11中所示，状态控制单元2120包括乘法器21200、减法器21201和选择器21202。
比率指示值ADJ_RATIO从逻辑电路21的串行接口211被供应到乘法器21200的一个输入端子，并且减法增益输入值A2_GAIN_IN从逻辑电路21的串行接口211被供应到乘法器21200的另一个输入端子。结果，从乘法器21200的输出端子产生乘法结果ADJ_RATIO·A2_GAIN_IN。
比率指示值ADJ_RATIO从逻辑电路21的串行接口211被供应到减法器21201的一个输入端子，“1”被供应到减法器21201的另一个输入端子。结果，从减法器21201的输出端子产生作为减法结果的除法指示值DIV_NUM。除法指示值DIV_NUM等于从比率指示值ADJ_RATIO减去“1”得到的值ADJ_RATIO-1。
乘法结果ADJ_RATIO·A2_GAIN_IN从乘法器21200被供应到选择器21202的一个输入端子，并且减法增益输入值A2_GAIN_IN从逻辑电路21的串行接口211被供应到选择器21202的另一个输入端子。此外，选择指令信号ST_SEL被从调节定序器2125供应到选择器21202的选择控制端子。当选择指令信号ST_SEL处于高电平“1”时，从选择器21202的输出端子产生从乘法器21200供应到选择器21202的一个输入端子的乘法结果ADJ_RATIO·A2_GAIN_IN作为减法增益输入值A2_GAIN_IN。此外，当选择指令信号ST_SEL处于低电平“0”时，从选择器21202的输出端子产生供应到选择器21202的另一个输入端子的减法增益输入值A2_GAIN_IN作为减法增益值A2_GAIN。
图12图示了以下方式：当图10中示出的根据实施例2的半导体集成电路2执行校准操作以使增益补偿条件再满足温度变化时，从第一检测校准信号VDET_CAL1和第二检测校准信号VDET_CAL2针对VCM电流Ivcm的零(≈0mA)电流值的增益补偿条件计算比较基准值VCMP_REF。本比较基准值VCMP_REF对应于VCM电流Ivcm的零(≈0mA)电流值的状态、和磁头33和支臂34压贴内周限位器或外周限位器或回缩到斜坡机构36的状态。
因此，在等式1和等式2中，比较基准值VCMP_REF对应于反EMF Vbemf实质上为零并且VCM电流Ivcm的电流值是零(≈0mA)的状态下的模拟反EMF检测信号Vdet_A。因此，如等式4从等式1和等式2推导增益补偿条件下的比较基准值VCMP_REF。
如参照图11说明的，响应于低电平“0”的选择指令信号ST_SEL，从选择器21202的输出端子产生供应到图11中示出的状态控制单元2120的另一个输入端子的减法增益输入值A2_GAIN_IN作为减法增益值A2_GAIN。此外，响应于高电平“1”的选择指令信号ST_SEL，从选择器21202的输出端子产生从图11中示出的状态控制单元2120的乘法器21200供应的乘法结果ADJ_RATIO·A2_GAIN_IN作为减法增益值A2_GAIN。以此方式，根据图10中示出的根据实施例2的半导体集成电路2，为了在校准操作时段中将反EMF检测器电路25的模拟反EMF检测信号Vdet_A设置成第一值和第二值，反EMF检测器电路25的减法放大器252的减法增益值(＝R4/R3)被设置为第一减法增益值A2_GAIN1和第二减法增益值A2_GAIN2。这里，第一减法增益值A2_GAIN1是A2_GAIN_IN，并且第二减法增益值A2_GAIN2是ADJ_RATIO·A2_GAIN_IN。
图12的特征L1图示了在通过低电平“0”的选择指令信号ST_SEL将减法放大器252设置为第一减法增益值A2_GAIN1(A2_GAIN_IN)并且将模拟反EMF检测信号Vdet_A设置为第一值的情况下模数转换器23的数字反EMF检测信号VDET_D和VCM电流Ivcm之间的关系。图2的特征L2图示了在通过高电平“1”的选择指令信号ST_SEL将减法放大器252设置为第二减法增益值A2_GAIN2并且将模拟反EMF检测信号Vdet_A设置为第二值的情况下模数转换器23的数字反EMF检测信号VDET_D和VCM电流Ivcm之间的关系。该情况的减法放大器252的第二减法增益值A2_GAIN2是ADJ_RATIO·A2_GAIN_IN。
此外，在图10中示出的根据实施例2的半导体集成电路2中，在针对卸载操作UNLOAD或加载操作LOAD进行的校正VCM 35的反EMF Vbemf的检测值中涉及的误差的校准操作时段期间，供应到数模转换器22的输入端子的数字VCM电流指示值VCMCRNT的数值保持恒定。因此，由数模转换器22和VCM驱动器电路24产生的VCM电流Ivcm保持第三电流值+Ivcm3。
因此，如图12的特征L1中示出的，当通过低电平“0”的选择指令信号ST_SEL将模拟反EMF检测信号Vdet_A设置为第一值时，响应于具有恒定第三电流值+Ivcm3的VCM电流，反EMF检测器电路25和模数转换器23产生第一检测校准信号VDET_CAL1作为数字反EMF检测信号VDET_D。如图12的特征L2中示出的，当通过高电平“1”的选择指令信号ST_SEL将模拟反EMF检测信号Vdet_A设置为第二值时，响应于具有恒定第三电流值+Ivcm3的VCM电流，反EMF检测器电路25和模数转换器23产生第二检测校准信号VDET_CAL2作为数字反EMF检测信号VDET_D。
此外，在图10中示出的根据实施例2的半导体集成电路2中，在作为反EMF检测器电路25的减法放大器252的减法增益值(＝R4/R3)的第一减法增益值A2_GAIN1(A2_GAIN_IN)和第二减法增益值A2_GAIN2(ADJ_RATIO·A2_GAIN_IN)之间满足下面的关系。
A2_GAIN2＝ADJ_RATIO·A2_GAIN1
                         (等式10)
上述的第一检测校准信号VDET_CAL1被存储在第三检测寄存器21210中，并且第二检测校准信号VDET_CAL2被存储在第四检测寄存器21211中。从第三检测寄存器21210的第一检测校准信号VDET_CAL1和第四检测寄存器21211的第二检测校准信号VDET_CAL2，计算单元21212计算在VCM电流Ivcm的电流值是零(≈0mA)的情况下的增益补偿条件下的比较基准值VCMP_REF。由计算单元21212计算出的增益补偿条件下的比较基准值VCMP_REF被存储在第一检测寄存器2126中。在校准操作时段期间，增益补偿条件下的比较基准值VCMP_REF从第一检测寄存器2126被供应到比较器2128的一个输入端子，并且响应于数字反EMF检测信号VDET_D的比较输入值VCMP_IN从第二检测寄存器2127被供应到比较器2128的另一个输入端子。
结果，响应于比较器2128的比较输出信号VCMP_OUT，例如，在使用二分查找算法的情况下，调节定序器2125将反EMF检测器电路25的反相放大器251的增益(＝R2/R1)收敛于规定值。也就是说，即使VCM 35的寄生电阻RL和VCM电流感测电阻器Rs的电阻比率由于温度变化而变化，反EMF检测器电路25的反相放大器251的增益(＝R2/R1)也相应变化。因此，可以实现等式1右手侧的第二行第二项中的增益补偿条件(RL-R2·Rs/R1)≈0。
这里执行的校准操作是为了进行卸载操作UNLOAD并且通过具有第三电流值+Ivcm3的正极性VCM电流Ivcm将磁头33压贴内周限位器36。因此，在将磁头33压贴内周限位器36的状态下，等式1右手侧的第二行第一项的反EMF Vbemf变成实质上为零。
因此，按照得自等式1、等式2和等式4的以下等式，推导第一检测校准信号VDET_CAL1，即，响应于具有第三电流值+Ivcm3的VCM电流Ivcm和作为反EMF检测器电路25的减法放大器252的减法增益值(＝R4/R3)的第一减法增益值A2_GAIN1的数字反EMF检测信号VDET_D。
V DET _ CAL 1 &equiv; - R 4 R 3 &CenterDot; ( R L - R 2 R 1 &CenterDot; R S ) &CenterDot; ( + I vcm 3 ) + V CMP _ REF &equiv; ( - A 2 _ GAIN 1 ) &CenterDot; ( R L - R 2 R 1 &CenterDot; R S ) &CenterDot; ( + I vcm 3 ) + V CMP _ REF
                       (等式11)
类似地，按照得自等式1、等式2和等式4的以下等式，推导第二检测校准信号VDET_CAL2，即，响应于具有第三电流值+Ivcm3的VCM电流Ivcm和作为反EMF检测器电路25的减法放大器252的减法增益值(＝R4/R3)的第二减法增益值A2_GAIN2的数字反EMF检测信号VDET_D。
V DET _ CAL 2 &equiv; - R 4 R 3 &CenterDot; ( R L - R 2 R 1 &CenterDot; R S ) &CenterDot; ( + I vcm 3 ) + V CMP _ REF &equiv; ( - ADJ _ RATIO &CenterDot; A 2 _ GAIN 1 ) &CenterDot; ( R L - R 2 R 1 &CenterDot; R S ) &CenterDot; ( + I vcm 3 ) + V CMP _ REF
                          (等式12)
此外，用等式10和等式12推导下面的关系。
V DET _ CAL 2 &equiv; - ( ADJ _ RATIO &CenterDot; A 2 _ GAIN 1 ) &CenterDot; ( R L - R 2 R 1 &CenterDot; R S ) &CenterDot; ( + I vcm 3 ) + V CMP _ REF &equiv; ( A 2 _ GAIN 1 ) &CenterDot; { ( - R L &CenterDot; ( + I Ivcm 3 ) &CenterDot; ADJ _ RATIO ) - ( - R 2 R 1 &CenterDot; R S &CenterDot; I vcm 3 &CenterDot; ADJ _ RATIO ) } + V CMP _ REF &equiv; ADJ _ RATIO &CenterDot; V DET _ CAL 1 + ( 1 - ADJ _ RATIO ) &CenterDot; V CMP _ REF
                              (等式13)
至于上述增益补偿条件下的比较基准值VCMP_REF，由等式14限定的以下关系得自等式13。
V CMP _ REF &equiv; V DET _ CAL 2 1 - ADJ _ RATIO - ADJ _ RATIO &CenterDot; V DET _ CAL 1 1 - ADJ _ RATIO &equiv; ADJ _ RATIO ADJ _ RATIO - 1 &CenterDot; V DET _ CAL - V DET _ CAL 2 ADJ _ RATIO - 1 &equiv; ADJ _ RATIO - 1 ADJ _ RATIO - 1 &CenterDot; V DET _ CAL 1 + V DET _ CAL 1 ADJ _ RATIO - 1 - V DET _ CAL 2 ADJ _ RATIO - 1 &equiv; V DET _ CAL 1 + V DET _ CAL 1 - V DET _ CAL 2 ADJ _ RATIO - 1
                                 (等式14)
理解的是，由等式14限定的关系与由等式3限定的关系和由等式9限定的关系相同。
根据优选实施例，为了提高通过等式14限定的关系计算出的增益补偿条件下的比较基准值VCMP_REF的精度，在图23和图24中说明的输出范围OUT_RANGE内建立第一检测校准信号VDET_CAL1和第二检测校准信号VDET_CAL2。也就是说，如图12中所示，在保持数字反EMF检测信号VDET_D是线性的输出范围OUT_RANGE内设置第一检测校准信号VDET_CAL1和第二检测校准信号VDET_CAL2。如图12中所示，计算单元21212通过采用第一检测校准信号VDET_CAL1和第二检测校准信号VDET_CAL2计算增益补偿条件下的比较基准值VCMP_REF。
<<针对卸载操作的校准操作>>
图13说明图10中示出的根据实施例2的半导体集成电路2进行卸载操作UNLOAD时补偿VCM 35的反EMF Vbemf的检测值中涉及的误差的校准操作。
图13中示出的根据实施例2的针对卸载操作UNLOAD的校准操作与图6中示出的根据实施例1的针对卸载操作UNLOAD的校准操作的不同之处在于下面的一点。
也就是说，在图13中示出的根据实施例2的校准操作的第三步骤S3中，为了将流过VCM 35的VCM电流Ivcm的电流值设置为第三电流值+Ivcm3，执行由状态控制单元2120产生的数字VCM电流指示值VCMCRNT的数值建立。此外，在图13中示出的第三步骤S3中，通过低电平“0”的选择指令信号ST_SEL将减法放大器252的增益设置为第一减法增益值A2_GAIN1(A2_GAIN_IN)。
在图13中示出的根据实施例2的校准操作的第六步骤S6中，通过高电平“1”的选择指令信号ST_SEL将减法放大器252的增益设置为第二减法增益值A2_GAIN2(ADJ_RATIO·A2_GAIN_IN)。关于其它处理，图13中示出的根据实施例2的针对卸载操作UNLOAD的校准操作与图8中示出的根据实施例1的针对卸载操作UNLOAD的校准操作完全相同。因此，省略对其的说明。
<<针对加载操作的校准操作>>
图14说明图10中示出的根据实施例2的半导体集成电路2进行加载操作LOAD时补偿VCM 35的反EMF Vbemf的检测值中涉及的误差的校准操作。
也就是说，在图14中示出的根据实施例2的校准操作的第三步骤S3，为了将流过VCM 35的VCM电流Ivcm的电流值设置为第三电流值-Ivcm3，执行由状态控制单元2120产生的数字VCM电流指示值VCMCRNT的数值建立。此外，在图14中示出的第三步骤S3中，通过低电平“0”的选择指令信号ST_SEL将减法放大器252的增益设置为第一减法增益值A2_GAIN1(A2_GAIN_IN)。
在图14中示出的根据实施例2的校准操作的第六步骤S6，通过高电平“1”的选择指令信号ST_SEL将减法放大器252的增益设置为第二减法增益值A2_GAIN2(ADJ_RATIO·A2_GAIN_IN)。关于其它处理，图14中示出的根据实施例2的针对加载操作LOAD的校准操作与图8中示出的根据实施例1的针对加载操作LOAD的校准操作完全相同。因此，省略对其的说明。
在参照图1至图9说明的实施例1中，为了将模拟反EMF检测信号Vdet_A设置为第一值和第二值，VCM电流Ivcm的电流值被设置成第一电流值(+Ivcm1，-Ivcm1)和第二电流值(+Ivcm2，-Ivcm2)。因此，在实施例1中，会引起以下问题：根据VCM电流Ivcm的电流值的差别在VCM 35的热产生中出现差别，并且这个温度变化会使VCM 35的寄生电阻RL和VCM电流感测电阻器Rs的电阻比率稍许改变。结果，在实施例1中，在从第一检测校准信号VDET_CAL1和第二检测校准信号VDET_CAL2计算的比较基准值VCMP_REF中会出现误差。
相反地，在参照图10至图14说明的实施例2中，为了将模拟反EMF检测信号Vdet_A设置为第一值和第二值，将反EMF检测器电路25的减法放大器252的减法增益值(＝R4/R3)设置为第一增益A2_GAIN1和第二增益A2_GAIN2，并且将VCM电流Ivcm保持为具有恒定值的第三电流值+Ivcm3。因此，在实施例2中，VCM 35的寄生电阻RL和VCM电流感测电阻器Rs的电阻比率由于温度变化而变化的可能性降低。结果，在实施例2中，从第一检测校准信号VDET_CAL1和第二检测校准信号VDET_CAL2计算的比较基准值VCMP_REF中涉及误差出现的可能性降低。
此外，在参照图1至图9说明的实施例1中，因为在产生比较基准值VCMP_REF的情况下VCM电流IVcm被设置为第一电流值和第二电流值，所以VCM电流变化。因此，在VCM电流变化时，需要确保在时间常数(诸如，VCM 35的线圈L)的影响之后安排反EMF检测器电路25的模拟反EMF检测信号Vdet_A的电压电平持续的一段等待时间。
相反地，在参照图10至图14说明的实施例2中，VCM电流Ivcm保持为恒定值，以用于产生比较基准值VCMP_REF。因此，变得可以减少安排反EMF检测器电路25的模拟反EMF检测信号Vdet_A的电压电平所持续的等待时间。
<实施例3>
<<根据实施例的半导体集成电路的构造>>
图15图示了其中根据实施例3的被称为COMBO驱动器的高集成密度的半导体集成电路2被安装在图18中示出的硬盘驱动单元(HDD)中的构造。
在上述的根据实施例1或实施例2的半导体集成电路2中，当从反EMF检测器电路25产生的模拟反EMF检测信号Vdet_A的最大值达到操作电源电压VDD或最小值达到地电压GND时，模拟反EMF检测信号Vdet_A出现非线性。图15中示出的根据实施例3的半导体集成电路2可防止模拟反EMF检测信号Vdet_A的这种非线性。如果模拟反EMF检测信号Vdet_A具有非线性，则第一检测校准信号VDET_CAL1和第二检测校准信号VDET_CAL2中出现误差。在上述从等式3计算的比较基准值VCMP_REF中也出现误差。因此，图15中示出的根据实施例3的半导体集成电路2防止模拟反EMF检测信号Vdet_A中出现非线性，从而减少在第一检测校准信号VDET_CAL1和第二检测校准信号VDET_CAL2中和比较基准值VCMP_REF中出现误差。
上述描述的点是图15中示出的根据实施例3的半导体集成电路2不同于上述根据实施例1或实施例2的半导体集成电路2。
<<根据实施例3的半导体集成电路的详细构造>>
也就是说，图15中示出的根据实施例3的半导体集成电路2防止作为示例的图1中示出的根据实施例1的半导体集成电路2中的模拟反EMF检测信号Vdet_A出现非线性，这是产生第一检测校准信号VDET_CAL1、第二检测校准信号VDET_CAL2和比较基准值VCMP_REF的基础。
因此，在图15中示出的根据实施例3的半导体集成电路2中，为了保持模拟反EMF检测信号Vdet_A的线性，从模数转换器23产生的数字反EMF检测信号VDET_D被供应到状态控制单元2120。通过监测数字反EMF检测信号VDET_D的值，状态控制单元2120检测到从反EMF检测器电路25产生的模拟反EMF检测信号Vdet_A已达到稍许比操作电源电压VDD更低的可容许最大电压或者达到稍许比地电压GND更高的可容许最小电压。响应于模拟反EMF检测信号Vdet_A已达到可容许最大电压或可容许最小电压的检测结果，状态控制单元2120通过调节将被供应到数模转换器22的输入端子的数字反EMF检测信号VDET_D来减小流过VCM 35的VCM电流Ivcm的电流值。持续减小VCM电流Ivcm的电流值，直到不再检测到模拟反EMF检测信号Vdet_A已达到可容许最大电压或可容许最小电压。因此，图15中示出的根据实施例3的半导体集成电路2，第一检测校准信号VDET_CAL1和第二检测校准信号VDET_CAL2可保持在使数字反EMF检测信号VDET_D保持线性的输出范围OUT_RANGE内。
<<产生除法指示值和数字VCM电流指示值的状态控制单元的构造>>
图16图示了图15中示出的根据实施例3的半导体集成电路2中的状态控制单元2120的构造，状态控制单元2120产生除法指示值DIV_NUM和数字VCM电流指示值VCMCRNT。
如图16中所示，状态控制单元2120包括乘法器21200、减法器21201、选择器21202、第一比较器21203、第二比较器21204、或电路21205和限制器21206。
比率指示值ADJ_RATIO从逻辑电路21的串行接口被供应到限制器21206的一个输入端子，并且从或电路21205产生的输出信号VCMP_LMT被供应到限制器21206的另一个输入端子。数字反EMF检测信号VDET_D从模数转换器23被共同供应到第一比较器21203的一个输入端子和第二比较器21204的一个输入端子。稍许比操作电源电压VDD更小的可容许最大电压VTH_H被供应到第一比较器21203的另一个输入端子，稍许比地电压GND更高的可容许最小电压VTH_L被供应到第二比较器21204的另一个输入端子。
假设，在第一比较器21203中，供应到一个输入端子的数字反EMF检测信号VDET_D等于或高于供应到另一个输入端子的可容许最大电压VTH_H，或者，在第二比较器21204中，供应到一个输入端子的数字反EMF检测信号VDET_D等于或低于供应到另一个输入端子的可容许最大电压VTH_H。在任一种情况下，从或电路21205产生高电平“1”的输出信号VCMP_LMT。相反地，假设，在第一比较器21203中，供应到一个输入端子的数字反EMF检测信号VDET_D低于供应到另一个输入端子的可容许最大电压VTH_H，或者，在第二比较器21204中，供应到一个输入端子的数字反EMF检测信号VDET_D高于供应到另一个输入端子的可容许最小电压VTH_L。在任一种情况下，从或电路21205产生低电平“0”的输出信号VCMP_LMT。
限制比率指示值RATIO_LMT从限制器21206被供应到图16中示出的状态控制单元2120的减法器21201的一个输入端子，“1”被供应到减法器21201的另一个输入端子。结果，从减法器21201的输出端子产生作为减法结果的除法指示值DIV_NUM。这个除法指示值DIV_NUM等于限制比率指示值RATIO_LMT减去1，或RATIO_LMT-1。
乘法结果RATIO_LMT·VCMCRNT_IN从乘法器21200被供应到选择器21202的一个输入端子，并且数字VCM输入电流指示值VCMCRNT_IN从逻辑电路21的串行接口211被供应到选择器21202的另一个输入端子。选择指令信号ST_SEL从调节定序器2125被供应到选择器21202的选择控制端子。当选择指令信号ST_SEL是高电平“1”时，从选择器21202的输出端子产生从乘法器21200供应到选择器21202的一个输入端子的乘法结果RATIO_LMT·VCMCRNT_IN作为数字VCM电流指示值VCMCRNT。当选择指令信号ST_SEL是低电平“0”时，从选择器21202的输出端子产生供应到选择器21202的另一个输入端子的数字VCM输入电流指示值VCMCRNT_IN作为数字VCM电流指示值VCMCRNT。
为了将反EMF检测器电路25的模拟反EMF检测信号Vdet_A设置为第二值而从调节定序器2125供应到选择器21202的选择控制端子的高电平“1”的选择指令信号ST_SEL也被供应到限制器21206的控制输入端子。限制器21206响应于从逻辑电路21的串行接口211供应的比率指示值ADJ_RATIO、从或电路21205供应的输出信号VCMP_LMT和从调节定序器2125供应的选择指令信号ST_SEL进行操作。
当选择指令信号ST_SEL处于高电平“1”以便将模拟反EMF检测信号Vdet_A设置为第二值并且从或电路21205供应的输出信号VCMP_LMT处于低电平“0”时，限制器21206产生具有被供应到其一个输入端子的比率指示值ADJ_RATIO的值的限制比率指示值RATIO_LMT。在这种情况下，限制器21206向调节定序器2125供应指示模拟反EMF检测信号Vdet_A在线性范围内的高电平“1”的状态输出信号ST_OK。
当选择指令信号ST_SEL处于高电平“1”以便将模拟反EMF检测信号Vdet_A设置为第二值并且从或电路21205供应的输出信号VCMP_LMT处于高电平“1”时，限制器21206产生具有比被供应到其一个输入端子的比率指示值ADJ_RATIO小预定值的值的限制比率指示值RATIO_LMT。在这种情况下，限制器21206向调节定序器2125供应指示模拟反EMF检测信号Vdet_A不在线性范围内的低电平“0”的状态输出信号ST_OK。然后，响应于来自限制器21206的低电平“0”的状态输出信号ST_OK，调节定序器2125产生高电平“1”的选择指令信号ST_SEL并且再将它供应到限制器21206的控制输入端子。当在这种状态下从或电路21205供应的输出信号VCMP_LMT再处于高电平“1”时，限制器21206产生再具有比被供应到一个输入端子的比率指示值ADJ_RATIO小预定值的较小值的限制比率指示值RATIO_LMT。通过重复此操作，数字反EMF检测信号VDET_D变成低于可容许最大电压VTH_H或者变成高于可容许最小电压VTH_L。结果，限制器21206向调节定序器2125供应指示模拟反EMF检测信号Vdet_A在线性范围内的高电平“1”的状态输出信号ST_OK。
图17图示了图15中示出的根据实施例3的半导体集成电路2的模数转换器23产生的数字反EMF检测信号VDET_D的特性，半导体集成电路2设置有用于产生图16中示出的数字VCM电流指示值VCMCRNT的状态控制单元2120。
在图17中示出的示例中，当从或电路21205供应到另一个输入端子的输出信号VCMP_LMT处于高电平“1”时，限制器21206产生从供应到一个输入端子的比率指示值ADJ_RATIO减去预定值“1”得到的限制比率指示值RATIO_LMT。
在图17的第一状态ST1下，用于响应于高电平“1”的选择指令信号ST_SEL产生的作为第二值的模拟反EMF检测信号Vdet_A产生第二检测校准信号VDET_CAL2的数字反EMF检测信号VDET_D高于可容许最大电压VTH_H。在第一状态ST1下，限制器21206产生从逻辑电路21的串行接口211供应到限制器21206的一个输入端子的比率指示值ADJ_RATIO作为限制比率指示值RATIO_LMT。
在上述的第一状态ST1下，用于响应于高电平“1”的选择指令信号ST_SEL产生的作为第二值的模拟反EMF检测信号Vdet_A产生第二检测校准信号VDET_CAL2的数字反EMF检测信号VDET_D高于可容许最大电压VTH_H。结果，从或电路21205产生高电平“1”的输出信号VCMP_LMT并且输出信号VCMP_LMT被供应到限制器21206。因此，响应于或电路21205的高电平“1”的输出信号VCMP_LMT，在图17的第二状态ST2下，限制器21206产生从比率指示值ADJ_RATIO减去预定值“1”得到的限制比率指示值RATIO_LMT(＝ADJ_RATIO-1)。
另外，在图17的第二状态ST2下，用于响应于高电平“1”的选择指令信号ST_SEL产生的作为第二值的模拟反EMF检测信号Vdet_A产生第二检测校准信号VDET_CAL2的数字反EMF检测信号VDET_D高于可容许最大电压VTH_H。结果，从或电路21205产生高电平“1”的输出信号VCMP_LMT并且输出信号VCMP_LMT被供应到限制器21206。因此，响应于或电路21205的高电平“1”的输出信号VCMP_LMT，在图17的第三状态ST3下，限制器21206产生从第二状态ST2下产生的限制比率指示值RATIO_LMT(＝ADJ_RATIO-1)再减去预定值“1”得到的限制比率指示值RATIO_LMT(＝ADJ_RATIO-2)。
另外，在图17的第二状态ST3下，用于响应于高电平“1”的选择指令信号ST_SEL产生的作为第二值的模拟反EMF检测信号Vdet_A产生第二检测校准信号VDET_CAL2的数字反EMF检测信号VDET_D高于可容许最大电压VTH_H。结果，从或电路21205产生高电平“1”的输出信号VCMP_LMT并且输出信号VCMP_LMT被供应到限制器21206。因此，响应于或电路21205的高电平“1”的输出信号VCMP_LMT，在图17的第四状态ST4下，限制器21206产生从第三状态ST3下产生的限制比率指示值RATIO_LMT(＝ADJ_RATIO-2)再减去预定值“1”得到的限制比率指示值RATIO_LMT(＝ADJ_RATIO-3)。
另外，在图17的第四状态ST4下，用于响应于高电平“1”的选择指令信号ST_SEL产生的作为第二值的模拟反EMF检测信号Vdet_A产生第二检测校准信号VDET_CAL2的数字反EMF检测信号VDET_D高于可容许最大电压VTH_H。结果，从或电路21205产生高电平“1”的输出信号VCMP_LMT并且输出信号VCMP_LMT被供应到限制器21206。因此，响应于或电路21205的高电平“1”的输出信号VCMP_LMT，在图17的第五状态ST5下，限制器21206产生从第四状态ST4下产生的限制比率指示值RATIO_LMT(＝ADJ_RATIO-3)再减去预定值“1”得到的限制比率指示值RATIO_LMT(＝ADJ_RATIO-4)。
在图17的第五状态ST5下，用于响应于高电平“1”的选择指令信号ST_SEL产生的作为第二值的模拟反EMF检测信号Vdet_A产生第二检测校准信号VDET_CAL2的数字反EMF检测信号VDET_D低于可容许最大电压VTH_H。
结果，根据图15至图17中示出的实施例3的半导体集成电路2，第一检测校准信号VDET_CAL1和第二检测校准信号VDET_CAL2可保持在使数字反EMF检测信号VDET_D保持线性的输出范围OUT_RANGE内。
注意的是，作为其它示例的根据实施例3的半导体集成电路2是基于图10中示出的根据实施例2的半导体集成电路2。此外，在其它示例中，除了图11中示出的乘法器21200、减法器21201和选择器21202之外，状态控制单元2120还包括图16中示出的第一比较器21203、第二比较器21204、或电路21205和限制器21206。
因此，在作为其它示例的根据实施例3的半导体集成电路2中，为了保持模拟反EMF检测信号Vdet_A的线性，从模数转换器23产生的数字反EMF检测信号VDET_D被供应到状态控制单元2120。通过监测数字反EMF检测信号VDET_D的值，状态控制单元2120检测到，从反EMF检测器电路25产生的模拟反EMF检测信号Vdet_A已达到稍许比操作电源电压VDD更低的可容许最大电压或者达到稍许比地电压GND更高的可容许最小电压。响应于模拟反EMF检测信号Vdet_A已达到可容许最大电压或可容许最小电压的检测结果，状态控制单元2120减小作为反EMF检测器电路25的减法放大器252的减法放大器252的减法增益值(＝R4/R3)的第二减法增益值A2_GAIN2。也就是说，同样，在其它示例中，为了在校准操作时段中将反EMF检测器电路25的模拟反EMF检测信号Vdet_A设置成第一值和第二值，反EMF检测器电路25的减法放大器252的减法增益值(＝R4/R3)被设置为第一减法增益值A2_GAIN1和第二减法增益值A2_GAIN2。响应于模拟反EMF检测信号Vdet_A已达到可容许最大电压或可容许最小电压的检测结果，状态控制单元2120通过减小第二减法增益值A2_GAIN2来减小作为第二值的模拟反EMF检测信号Vdet_A。持续减小反EMF检测器电路25的减法放大器252中的第二减法增益值A2_GAIN2，直到不再检测到模拟反EMF检测信号Vdet_A已达到可容许最大电压或可容许最小电压。因此，根据作为其它示例的根据实施例3的半导体集成电路2，第一检测校准信号VDET_CAL1和第二检测校准信号VDET_CAL2可保持在使数字反EMF检测信号VDET_D保持线性的输出范围OUT_RANGE内。
如上所述，基于各种实施例具体说明本发明的发明人实现的本发明。然而，强调本发明不限于实施例，可在不偏离主旨的范围内进行各种改变。
例如，可以将根据实施例1至实施例3中的一个的半导体集成电路2集成到具有控制器1的内置半导体芯片的树脂密封封装中，控制器1是通过采用如图18中所示的芯片上系统(SoC)形成的。作为集成技术，可以将采用单片半导体集成电路形式的根据实施例1至实施例3中的一个的半导体集成电路2集成到通过采用如图18中所示的芯片上系统(SoC)形成的控制器1的半导体芯片中。作为另一种集成技术，可以将采用多芯片半导体集成电路形式的根据实施例1至实施例3中的一个的半导体集成电路2集成到具有控制器1的内置半导体芯片的树脂密封封装中。也就是说，半导体集成电路2的半导体芯片和控制器1的半导体芯片被集成到采用多芯片模块(MCP)或封装内系统(SiP)形式的一个树脂密封封装中。
此外，在根据实施例1至实施例3中的一个的半导体集成电路2中，用于将反EMFi啊能测器电路25的反相放大器251的增益(＝R2/R1)收敛于规定值的搜索算法不仅限于上述的二分查找算法。例如，还可以采用诸如线性搜索算法的其它搜索算法。
此外，在实施例1至实施例3中的一个中，外周限位器即禁止在针对卸载操作UNLOAD进行校准操作的过程中，通过负电流值的VCM电流Ivcm，磁头33和支臂34向外过量移动而超出磁盘31的存储扇区的最外周的机械构件可被磁盘31外周布置的斜坡机构36共享。

Claims (20)

1.一种半导体集成电路，其被用以安装在用于驱动电动机以移动硬盘驱动单元的磁头的电动机驱动控制器中，
所述半导体集成电路被操作用于：在用于加载操作或卸载操作的校准操作中，使实质上不是零电流的非零电流流过所述电动机，所述加载操作用于将所述磁头从斜坡机构移动到盘介质的表面，所述卸载操作用于将所述磁头从所述盘介质的表面移动到所述斜坡机构，
其中，在用于所述加载操作的所述校准操作时，所述非零电流使安装所述磁头的支臂压贴外周限位器，或者在用于所述卸载操作的所述校准操作时，所述非零电流使安装所述磁头的所述支臂压贴内周限位器，以便使所述支臂成为固定状态，
其中，所述半导体集成电路包括：
电动机驱动器电路，所述电动机驱动器电路被操作用于驱动所述电动机；
反电动势检测器电路，所述反电动势检测器电路被操作用于检测在所述电动机中产生的反电动势；以及
调节单元，所述调节单元被操作用于调节所述反电动势检测器电路的内部放大器的增益，
其中，在进行所述校准操作时，响应于所述电动机驱动器电路使所述非零电流流过所述电动机，来从所述反电动势检测器电路产生反电动势检测信号，
其中，在通过所述校准操作使所述支臂是固定状态并且使实质上具有零电流值的零电流流过所述电动机的状态下，所述半导体集成电路产生与从所述反电动势检测器电路产生的所述反电动势检测信号对应的比较基准值，
其中，在进行所述校准操作时，响应于流过所述电动机的所述非零电流，所述半导体集成电路将从所述反电动势检测器电路产生的所述反电动势检测信号设置为第一值和第二值，
其中，在进行所述校准操作时，所述半导体集成电路从作为所述第一值的所述反电动势检测信号和作为所述第二值的所述反电动势检测信号，来计算所述比较基准值，
其中，所述半导体集成电路的所述调节单元通过所述校准操作来调节所述反电动势检测器电路的所述内部放大器的增益，并且反映出被调节的增益的所述反电动势检测器电路产生所述反电动势检测信号作为比较输入值，以及
其中，所述半导体集成电路的所述调节单元通过所述校准操作来调节所述反电动势检测器电路的所述内部放大器的增益，以便减小所述比较输入值和所述比较基准值之差。
2.根据权利要求1所述的半导体集成电路，
其中，在进行所述校准操作时，通过将流过所述电动机的所述非零电流分别设置为第一电流值和第二电流值，所述半导体集成电路将从所述反电动势检测器电路产生的所述反电动势检测信号分别设置为所述第一值和所述第二值。
3.根据权利要求1所述的半导体集成电路，
其中，所述反电动势检测器电路包括作为内部放大器的：
前级反相放大器；以及
后级减法放大器，
其中，所述反电动势检测器电路的所述前级反相放大器和所述后级减法放大器放大所述电动机的端子间电压和与所述电动机串联耦合的电流感测电阻器的端子间电压，并且从所述反电动势检测器电路产生所述反电动势检测信号，以及
其中，在进行所述校准操作时，所述半导体集成电路将所述后级减法放大器的减法增益值分别设置为第一减法增益值和第二减法增益值，并且将从所述反电动势检测器电路产生的所述反电动势检测信号分别设置为所述第一值和所述第二值。
4.根据权利要求1所述的半导体集成电路，
其中，从所述反电动势检测器电路产生作为模拟反电动势检测信号的所述反电动势检测信号，以及
其中，所述模拟反电动势检测信号的最大值被控制成比所述半导体集成电路的操作电源电压低的可容许最大电压，并且所述模拟反电动势检测信号的最小值被控制成比所述半导体集成电路的接地电压高的可容许最小电压。
5.根据权利要求1所述的半导体集成电路，还包括：
数模转换器；以及
模数转换器，
其中，所述数模转换器的输出端子被耦合到所述电动机驱动器电路的输入端子，以及
其中，由所述反电动势检测器电路产生的作为所述反电动势检测信号的所述模拟反电动势检测信号被供应到所述模数转换器的输入端子，并且从所述模数转换器的输出端子产生数字反电动势检测信号。
6.根据权利要求5所述的半导体集成电路，还包括：
第一检测寄存器；
第二检测寄存器；
第三检测寄存器；
第四检测寄存器；
计算单元；以及
比较器，
其中，在进行所述校准操作时，与响应于流过所述电动机的所述非零电流而从所述反电动势检测器电路产生的所述反电动势检测信号的所述第一值对应的、所述模数转换器的所述数字反电动势检测信号被存储在所述第三检测寄存器中，
其中，在进行所述校准操作时，与响应于流过所述电动机的所述非零电流而从所述反电动势检测器电路产生的所述反电动势检测信号的所述第二值对应的、所述模数转换器的所述数字反电动势检测信号被存储在所述第四检测寄存器中，
其中，所述计算单元从存储在所述第三检测寄存器中的第一信息和存储在所述第四检测寄存器中的第二信息来计算所述比较基准值，并且将计算出的比较基准值存储在所述第一检测寄存器中，
其中，与响应于通过所述校准操作被调节的增益而产生的所述比较输入值对应的、所述模数转换器的所述数字反电动势检测信号被存储在所述第二检测寄存器中，
其中，所述比较器将存储在所述第一检测寄存器中的所述比较基准值与存储在所述第二检测寄存器中的与所述比较输入值相对应的所述模数转换器的所述数字反电动势检测信号进行比较，以及
其中，所述调节单元响应于所述比较器的比较结果，通过所述校准操作来调节所述反电动势检测器电路的所述内部放大器的增益。
7.根据权利要求6所述的半导体集成电路，
其中，所述计算单元包括：
减法器；
除法器；以及
加法器，
其中，存储在所述第三检测寄存器中的所述第一信息被供应到所述减法器的一个输入端子，存储在所述第四检测寄存器中的所述第二信息被供应到所述减法器的另一个输入端子，并且从所述减法器的输出端子产生减法结果，
其中，所述减法器的减法结果被供应到所述除法器的一个输入端子，除法指示值被供应到所述除法器的另一个输入端子，并且从所述除法器的输出端子产生除法结果，以及
其中，存储在所述第三检测寄存器中的所述第一信息被供应到所述加法器的一个输入端子，所述除法器的除法结果被供应到所述加法器的另一个输入端子，并且从所述加法器的输出端子产生作为加法结果的所述比较基准值。
8.根据权利要求7所述的半导体集成电路，还包括：
状态控制单元，所述状态控制单元被操作用于：将响应于在进行所述校准操作时流过所述电动机的所述非零电流而从所述反电动势检测器电路产生的所述反电动势检测信号，设置为所述第一值和所述第二值，
其中，所述状态控制单元至少包括：
乘法器；以及
选择器，
其中，比率指示值被供应到所述乘法器的一个输入端子，电动机输入电流指示值被供应到所述乘法器的另一个输入端子，并且从所述乘法器的输出端子产生乘法结果，
其中，所述乘法器的乘法结果被供应到所述选择器的一个输入端子，所述电动机输入电流指示值被供应到所述选择器的另一个输入端子，并且选择指令信号被供应到所述选择器的选择控制端子，
其中，当被供应到所述选择器的选择控制端子的选择指令信号处于第一状态时，从所述选择器的输出端子产生被供应到所述选择器的所述另一个输入端子的所述电动机输入电流指示值，来作为电动机电流指示值，
其中，当被供应到所述选择器的所述选择控制端子的所述选择指令信号处于第二状态时，从所述选择器的所述输出端子产生被供应到所述选择器的所述一个输入端子的所述乘法器的乘法结果，来作为所述电动机电流指示值，
其中，响应于作为所述第一状态的所述选择指令信号而从所述选择器的所述输出端子产生的所述电动机电流指示值将所述反电动势检测信号设置为所述第一值，
其中，响应于作为所述第二状态的所述选择指令信号而从所述选择器的所述输出端子产生的所述电动机电流指示值将所述反电动势检测信号设置为所述第二值，
其中，所述状态控制单元根据被供应到所述乘法器的所述一个输入端子的比率指示值来产生所述除法指示值，以及
其中，从所述状态控制单元产生的所述除法指示值被供应到所述计算单元的所述除法器的所述另一个输入端子。
9.根据权利要求8所述的半导体集成电路，
其中，所述状态控制单元还包括：
减法器，
其中，所述比率指示值被供应到所述减法器的一个输入端子，“1”被供应到所述减法器的另一个输入端子，并且从所述减法器的输出端子产生作为减法结果的所述除法指示值，
其中，从所述状态控制单元的所述减法器的所述输出端子产生的所述除法指示值是从所述比率指示值中减去“1”的减法结果，以及
其中，所述比率指示值ADJ_RATIO满足ADJ_RATIO＝2n+1的条件，n是整数，并且所述计算单元的所述除法器包括移位寄存器，所述移位寄存器响应于所述除法指示值而将所述比率指示值的位数据向右移位。
10.根据权利要求3所述的半导体集成电路，还包括：
状态控制单元，所述状态控制单元被操作用于：响应于在进行所述校准操作时流过所述电动机的所述非零电流，将从所述反电动势检测器电路产生的所述反电动势检测信号设置为所述第一值和所述第二值，
其中，所述状态控制单元至少包括：
乘法器；以及
选择器，
其中，比率指示值被供应到所述乘法器的一个输入端子，增益指示值被供应到所述乘法器的另一个输入端子，并且从所述乘法器的输出端子产生乘法结果，
其中，所述乘法器的乘法结果被供应到所述选择器的一个输入端子，所述增益指示值被供应到所述选择器的另一个输入端子，并且选择指令信号被供应到所述选择器的选择控制端子，
其中，当被供应到所述选择器的所述选择控制端子的所述选择指令信号处于第一状态时，从所述选择器的输出端子产生被供应到所述选择器的所述另一个输入端子的增益指示值来作为所述减法放大器的所述减法增益值，
其中，当被供应到所述选择器的所述选择控制端子的所述选择指令信号处于第二状态时，从所述选择器的所述输出端子产生被供应到所述选择器的所述一个输入端子的所述乘法器的乘法结果来作为所述减法放大器的所述减法增益值，
其中，响应于作为所述第一状态的所述选择指令信号而从所述选择器的所述输出端子产生的所述减法放大器的所述减法增益值将所述反电动势检测信号设置为所述第一值，
其中，响应于作为所述第二状态的所述选择指令信号而从所述选择器的所述输出端子产生的所述减法放大器的所述减法增益值将所述反电动势检测信号设置为所述第二值，
其中，所述状态控制单元根据被供应到所述乘法器的所述一个输入端子的所述比率指示值，来产生所述除法指示值，以及
其中，从所述状态控制单元产生的所述除法指示值被供应到所述计算单元的所述除法器的所述另一个输入端子。
11.根据权利要求10所述的半导体集成电路，
其中，所述状态控制单元还包括：
减法器，
其中，所述比率指示值被供应到所述减法器的一个输入端子，“1”被供应到所述减法器的另一个输入端子，并且从所述减法器的输出端子产生作为减法结果的除法指示值，
其中，从所述状态控制单元的所述减法器的所述输出端子产生的所述除法指示值是从所述比率指示值中减去“1”的减法结果，以及
其中，所述比率指示值满足ADJ_RATIO＝2n+1的条件，n是整数，并且所述计算单元的所述除法器包括移位寄存器，所述移位寄存器响应于所述除法指示值而将所述比率指示值的位数据向右移位。
12.根据权利要求4所述的半导体集成电路，
其中，所述状态控制单元将所述模拟反电动势检测信号的所述最大值和所述最小值分别控制成所述可容许最大电压和所述可容许最小电压，
其中，所述状态控制单元还包括：
第一比较器；
第二比较器；
或电路；以及
限制器，
其中，所述模数转换器的所述数字反电动势检测信号被共同供应到所述第一比较器的一个输入端子和所述第二比较器的一个输入端子，
其中，所述可容许最大电压被供应到所述第一比较器的另一个输入端子，并且所述可容许最小电压被供应到所述第二比较器的另一个输入端子，
其中，所述第一比较器的比较输出信号和所述第二比较器的比较输出信号被分别供应到所述或电路的一个输入端子和另一个输入端子，
其中，所述比率指示值和从所述或电路产生的输出信号被供应到所述限制器，
其中，当被共同供应到所述第一比较器的所述一个输入端子和所述第二比较器的所述一个输入端子的所述数字反电动势检测信号高于所述可容许最大电压或低于所述可容许最小电压时，所述限制器产生限制比率指示值，以及
其中，由所述限制器产生的所述限制比率指示值被设置为比所述比率指示值小的值，并且被供应到所述状态控制单元的所述减法器的所述一个输入端子。
13.根据权利要求1所述的半导体集成电路，
其中，所述电动机驱动器电路驱动作为所述电动机的音圈电动机，以移动所述硬盘驱动单元的所述磁头。
14.根据权利要求13所述的半导体集成电路，
其中，所述半导体集成电路集成有用于驱动所述音圈电动机的音圈电动机驱动器以及用于驱动所述主轴电动机以转动所述盘介质的主轴电动机驱动器。
15.一种半导体集成电路的操作方法，所述半导体集成电路被用以安装在电动机驱动控制器中，所述电动机驱动控制器用于驱动电动机以移动硬盘驱动单元的磁头，
其中，所述半导体集成电路被操作用于：在用于加载操作或卸载操作的校准操作中，使实质上不是零电流的非零电流流过所述电动机，所述加载操作用于将所述磁头从斜坡机构移动到盘介质的表面，所述卸载操作用于将所述磁头从所述盘介质的表面移动到所述斜坡机构，
其中，在用于所述加载操作的所述校准操作时，所述非零电流使安装所述磁头的支臂压贴外周限位器，或者在用于所述卸载操作的所述校准操作时，所述非零电流使安装所述磁头的所述支臂压贴内周限位器，以便使所述支臂成为固定状态，
其中，所述半导体集成电路包括：
电动机驱动器电路，所述电动机驱动器电路被操作用于驱动所述电动机；
反电动势检测器电路，所述反电动势检测器电路被操作用于检测在所述电动机中产生的反电动势；以及
调节单元，所述调节单元被操作用于调节所述反电动势检测器电路的内部放大器的增益，
其中，在进行所述校准操作时，响应于所述电动机驱动器电路使所述非零电流流过所述电动机，来从所述反电动势检测器电路产生反电动势检测信号，
其中，在通过所述校准操作使所述支臂是固定状态并且使实质上具有零电流值的零电流流过所述电动机的状态下，所述半导体集成电路产生与从所述反电动势检测器电路产生的所述反电动势检测信号对应的比较基准值，
其中，在进行所述校准操作时，响应于流过所述电动机的所述非零电流，所述半导体集成电路将从所述反电动势检测器电路产生的所述反电动势检测信号设置为第一值和第二值，
其中，在进行所述校准操作时，所述半导体集成电路从作为所述第一值的所述反电动势检测信号和作为所述第二值的所述反电动势检测信号，来计算所述比较基准值，
其中，所述半导体集成电路的所述调节单元通过所述校准操作来调节所述反电动势检测器电路的所述内部放大器的增益，并且反映出被调节的增益的所述反电动势检测器电路产生所述反电动势检测信号作为比较输入值，以及
其中，所述半导体集成电路的所述调节单元通过所述校准操作来调节所述反电动势检测器电路的所述内部放大器的增益，以便减小所述比较输入值和所述比较基准值之差。
16.根据权利要求15所述的半导体集成电路的操作方法，
其中，在进行所述校准操作时，通过将流过所述电动机的所述非零电流分别设置为第一电流值和第二电流值，所述半导体集成电路将从所述反电动势检测器电路产生的所述反电动势检测信号分别设置为所述第一值和所述第二值。
17.根据权利要求15所述的半导体集成电路的操作方法，
其中，所述反电动势检测器电路包括作为内部放大器的：
前级反相放大器；以及
后级减法放大器，
其中，所述反电动势检测器电路的所述前级反相放大器和所述后级减法放大器放大所述电动机的端子间电压和与所述电动机串联耦合的电流感测电阻器的端子间电压，并且从所述反电动势检测器电路产生所述反电动势检测信号，以及
其中，在进行所述校准操作时，所述半导体集成电路将所述后级减法放大器的减法增益值分别设置为第一减法增益值和第二减法增益值，并且将从所述反电动势检测器电路产生的所述反电动势检测信号分别设置为所述第一值和所述第二值。
18.根据权利要求15所述的半导体集成电路的操作方法，
其中，从所述反电动势检测器电路产生作为模拟反电动势检测信号的所述反电动势检测信号，以及
其中，所述模拟反电动势检测信号的最大值被控制成比所述半导体集成电路的操作电源电压低的可容许最大电压，并且所述模拟反电动势检测信号的最小值被控制成比所述半导体集成电路的接地电压高的可容许最小电压。
19.根据权利要求15所述的半导体集成电路的操作方法，
其中，所述半导体集成电路包括：
数模转换器；以及
模数转换器，
其中，所述数模转换器的输出端子被耦合到所述电动机驱动器电路的输入端子，以及
其中，由所述反电动势检测器电路产生的作为所述反电动势检测信号的所述模拟反电动势检测信号被供应到所述模数转换器的输入端子，并且从所述模数转换器的输出端子产生数字反电动势检测信号。
20.根据权利要求19所述的半导体集成电路的操作方法，
其中，所述半导体集成电路还包括：
第一检测寄存器；
第二检测寄存器；
第三检测寄存器；
第四检测寄存器；
计算单元；以及
比较器，
其中，在进行所述校准操作时，与响应于流过所述电动机的所述非零电流而从所述反电动势检测器电路产生的所述反电动势检测信号的所述第一值对应的、所述模数转换器的所述数字反电动势检测信号被存储在所述第三检测寄存器中，
其中，在进行所述校准操作时，与响应于流过所述电动机的所述非零电流而从所述反电动势检测器电路产生的所述反电动势检测信号的所述第二值对应的、所述模数转换器的所述数字反电动势检测信号被存储在所述第四检测寄存器中，
其中，所述计算单元从存储在所述第三检测寄存器中的第一信息和存储在所述第四检测寄存器中的第二信息来计算所述比较基准值，并且将计算出的比较基准值存储在所述第一检测寄存器中，
其中，与响应于通过所述校准操作被调节的增益而产生的所述比较输入值对应的、所述模数转换器的所述数字反电动势检测信号被存储在所述第二检测寄存器中，
其中，所述比较器将存储在所述第一检测寄存器中的所述比较基准值与存储在所述第二检测寄存器中的与所述比较输入值相对应的所述模数转换器的所述数字反电动势检测信号进行比较，以及
其中，所述调节单元响应于所述比较器的比较结果，通过所述校准操作来调节所述反电动势检测器电路的所述内部放大器的增益。
CN201510111910.1A 2014-03-14 2015-03-13 半导体集成电路及其操作方法 Active CN104916296B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910223030.1A CN110033794B (zh) 2014-03-14 2015-03-13 半导体集成电路及其操作方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-051395 2014-03-14
JP2014051395A JP6247570B2 (ja) 2014-03-14 2014-03-14 半導体集積回路およびその動作方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201910223030.1A Division CN110033794B (zh) 2014-03-14 2015-03-13 半导体集成电路及其操作方法

Publications (2)

Publication Number Publication Date
CN104916296A true CN104916296A (zh) 2015-09-16
CN104916296B CN104916296B (zh) 2019-04-19

Family

ID=54069510

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201510111910.1A Active CN104916296B (zh) 2014-03-14 2015-03-13 半导体集成电路及其操作方法
CN201910223030.1A Active CN110033794B (zh) 2014-03-14 2015-03-13 半导体集成电路及其操作方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201910223030.1A Active CN110033794B (zh) 2014-03-14 2015-03-13 半导体集成电路及其操作方法

Country Status (4)

Country Link
US (1) US9502060B2 (zh)
JP (1) JP6247570B2 (zh)
KR (1) KR102295395B1 (zh)
CN (2) CN104916296B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110398914A (zh) * 2018-04-25 2019-11-01 半导体组件工业公司 用于控制致动器的致动器控制电路和方法
CN110398913A (zh) * 2018-04-25 2019-11-01 半导体组件工业公司 用于控制致动器的致动器控制电路和方法
CN113678001A (zh) * 2019-03-26 2021-11-19 松下知识产权经营株式会社 信号处理装置、惯性传感器、信号处理方法和程序

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9466330B1 (en) * 2015-11-12 2016-10-11 Kabushiki Kaisha Toshiba Correction value calculating method, manufacturing method of disk drive, and disk drive
CN108873238B (zh) * 2018-08-17 2023-12-22 昆山丘钛微电子科技有限公司 通电马达自动校准装置及方法
US11798587B1 (en) 2022-03-14 2023-10-24 Western Digital Technologies, Inc. Reducing noise in back EMF sensing for data storage

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000163901A (ja) * 1998-11-30 2000-06-16 Toshiba Corp ヘッドロード／アンロード方式のディスク装置に適用される速度補正値キャリブレーション方法
US6229663B1 (en) * 1997-06-27 2001-05-08 International Business Machines Corporation Disk drive loading/unloading apparatus and method for controlling the apparatus
CN101231868A (zh) * 2006-11-15 2008-07-30 日立环球储存科技荷兰有限公司 盘驱动装置及其校准方法
US20140021886A1 (en) * 2012-07-19 2014-01-23 Renesas Electronics Corporation Motor drive control device and operation method thereof

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6690536B1 (en) * 2000-10-31 2004-02-10 Western Digital Technologies, Inc. Disk drive employing VCM demand current to calibrate VCM IR voltage for velocity control of an actuator arm
US7193804B1 (en) * 2001-07-20 2007-03-20 Maxtor Corporation Method and apparatus for controlling head velocity in a disk drive during ramp load/unload
JP4462871B2 (ja) * 2003-08-21 2010-05-12 ローム株式会社 モータドライバ及び磁気ディスク装置
JP2007287290A (ja) * 2006-04-20 2007-11-01 Hitachi Global Storage Technologies Netherlands Bv ディスク・ドライブ装置及びそのキャリブレーション方法
US7421359B2 (en) * 2006-06-05 2008-09-02 Seagate Technology Llc Detecting back electromotive force voltage
KR100800480B1 (ko) * 2006-08-04 2008-02-04 삼성전자주식회사 역기전력 캘리브레이션 방법과 이를 이용한 디스크드라이브의 언로딩 제어 방법 및 디스크 드라이브
US7660067B1 (en) * 2007-09-19 2010-02-09 Western Digital Technologies, Inc. Disk drive initializing a coil temperature estimation algorithm using a resistance of the coil estimated during a load operation
US7800857B1 (en) * 2009-04-30 2010-09-21 Western Digital Technologies, Inc. Disk drive calibrating voice coil resistance for velocity control of voice coil motor
JP5660085B2 (ja) * 2012-08-06 2015-01-28 株式会社デンソー 回転機の制御装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6229663B1 (en) * 1997-06-27 2001-05-08 International Business Machines Corporation Disk drive loading/unloading apparatus and method for controlling the apparatus
JP2000163901A (ja) * 1998-11-30 2000-06-16 Toshiba Corp ヘッドロード／アンロード方式のディスク装置に適用される速度補正値キャリブレーション方法
CN101231868A (zh) * 2006-11-15 2008-07-30 日立环球储存科技荷兰有限公司 盘驱动装置及其校准方法
US20140021886A1 (en) * 2012-07-19 2014-01-23 Renesas Electronics Corporation Motor drive control device and operation method thereof

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110398914A (zh) * 2018-04-25 2019-11-01 半导体组件工业公司 用于控制致动器的致动器控制电路和方法
CN110398913A (zh) * 2018-04-25 2019-11-01 半导体组件工业公司 用于控制致动器的致动器控制电路和方法
CN110398913B (zh) * 2018-04-25 2024-04-05 半导体组件工业公司 用于控制致动器的致动器控制电路和方法
CN110398914B (zh) * 2018-04-25 2024-07-02 半导体组件工业公司 用于控制致动器的致动器控制电路和方法
CN113678001A (zh) * 2019-03-26 2021-11-19 松下知识产权经营株式会社 信号处理装置、惯性传感器、信号处理方法和程序
CN113678001B (zh) * 2019-03-26 2024-05-10 松下知识产权经营株式会社 信号处理装置、惯性传感器、信号处理方法和程序

Also Published As

Publication number Publication date
KR102295395B1 (ko) 2021-08-31
US9502060B2 (en) 2016-11-22
JP2015176618A (ja) 2015-10-05
CN110033794B (zh) 2021-01-01
CN104916296B (zh) 2019-04-19
CN110033794A (zh) 2019-07-19
KR20150107649A (ko) 2015-09-23
JP6247570B2 (ja) 2017-12-13
US20150262599A1 (en) 2015-09-17

Similar Documents

Publication Publication Date Title
CN104916296A (zh) 半导体集成电路及其操作方法
EP2050095B1 (en) Differential voice coil motor control
US7224135B1 (en) Imposed current motor drive
US9496814B2 (en) Motor drive control device and operation method thereof
US7994839B1 (en) Level shifter with boost and attenuation programming
US7667914B2 (en) Direct coupled wide-bandwidth front-end with smart bias control amplifier
CN104347094A (zh) 电机驱动控制设备及其操作方法
US8830618B2 (en) Fly height control for hard disk drives
JP2001273735A (ja) ボイスコイルモータ逆起電圧モニタ回路の温度補償機能を有するディスク記憶装置及びボイスコイルモータ逆起電圧モニタ回路温度補償方法
CN110277107A (zh) 磁盘装置以及头位置的校正方法
KR19990071446A (ko) 반도체장치 및 자기디스크장치
US9099137B2 (en) Analog tunneling current sensors for use with disk drive storage devices
EP2590166A1 (en) Digital input detector and associated adaptive power supply
US7800854B1 (en) Calibration circuit for voltage mode biasing of magnetoresistive heads
JP4711387B2 (ja) 駆動制御用半導体集積回路
US11862202B2 (en) Data storage device with smart ISOFET threshold voltage automatic tuning
US10686427B1 (en) Reconfigurable analog filter with offset compensation
JPH11339205A (ja) 半導体集積回路および磁気記憶装置
US20030223287A1 (en) Virtual Vbias circuit
JP2000293804A (ja) 磁気ディスクメモリ装置
KR20060084119A (ko) 아날로그 디지털 컨버터의 캘리브레이션 방법
KR20130007295A (ko) 하드 디스크 드라이브, 이의 동작 방법, 및 이를 포함하는 데이터 처리 시스템
JPH11232757A (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
CB02 Change of applicant information

Address after: Tokyo, Japan

Applicant after: Renesas Electronics Corporation

Address before: Kanagawa

Applicant before: Renesas Electronics Corporation

COR Change of bibliographic data
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant