CN104902690A - 一种电路板的制作方法 - Google Patents

一种电路板的制作方法 Download PDF

Info

Publication number
CN104902690A
CN104902690A CN201510276159.0A CN201510276159A CN104902690A CN 104902690 A CN104902690 A CN 104902690A CN 201510276159 A CN201510276159 A CN 201510276159A CN 104902690 A CN104902690 A CN 104902690A
Authority
CN
China
Prior art keywords
pattern
resistance
resistive layer
line
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510276159.0A
Other languages
English (en)
Other versions
CN104902690B (zh
Inventor
唐政和
彭胜峰
彭承刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GCI Science and Technology Co Ltd
Original Assignee
GCI Science and Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GCI Science and Technology Co Ltd filed Critical GCI Science and Technology Co Ltd
Priority to CN201510276159.0A priority Critical patent/CN104902690B/zh
Publication of CN104902690A publication Critical patent/CN104902690A/zh
Application granted granted Critical
Publication of CN104902690B publication Critical patent/CN104902690B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

本发明公开了一种电路板的制作方法，包括：对电阻基板的铜层进行蚀刻，获得导电线路图形，并裸露出电阻层；所述电阻基板包括基材、位于所述基材上的电阻层和位于所述电阻层上的铜层；在裸露的电阻层上切割出电阻图形，并使所述电阻图形与所述导电线路图形相连；去处所述电阻图形以外的裸露电阻层，获得电路板。采用本发明实施例，能够提高电路板中埋入电阻的阻值精度，且避免导电线路图形因多次蚀刻导致的变形。

Description

一种电路板的制作方法
技术领域
本发明涉及电路板制造工艺技术领域，尤其涉及一种电路板的制作方法。
背景技术
在制作埋入电阻的电路板时，需要使用专用的电阻基板。电阻基板是在常规基材(如环氧、PTFE、碳氢化合物等)和铜层之间夹有极薄电阻层的基板，其中，电阻层一般为镍磷合金层。在蚀刻出导电的铜层后，再蚀刻掉多余的电阻层，保留下的电阻层即为电路板的埋入电阻。
目前，制作埋入电阻的电路板的常规做法是化学蚀刻法，其具体流程为：蚀刻出铜层线路图形→蚀刻掉裸露的电阻层→蚀刻掉所需电阻图形上覆盖的铜层→获得电路板。
但是，上述化学蚀刻法需用到多次图形转移，而多次图形转移过程中多次采用化学药水腐蚀使得电阻图形的偏差无法避免，即使采用最严格的品质管控，电阻图形的宽度偏差也在±0.5mil(±13um)以上。而电路板埋入电阻的阻值精度与电阻图形的宽度和长度有关，因此，使用该方法导致埋入电阻的阻值精度不高。而且，在蚀刻掉所需电阻图形上覆盖的铜层时，需要对铜层上的线路图形进行第二次对位蚀刻，容易导致线路图形变形，影响高频信号的传递。
发明内容
本发明实施例提出一种电路板的制作方法，能够提高电路板中埋入电阻的阻值精度，且避免导电线路图形因多次蚀刻导致的变形。
本发明实施例提供一种电路板的制作方法，包括：
对电阻基板的铜层进行蚀刻，获得导电线路图形，并裸露出电阻层；所述电阻基板包括基材、位于所述基材上的电阻层和位于所述电阻层上的铜层；
在裸露的电阻层上切割出电阻图形，并使所述电阻图形与所述导电线路图形相连；
去处所述电阻图形以外的裸露电阻层，获得电路板。
进一步地，所述对电阻基板的铜层进行蚀刻，获得导电线路图形，并裸露出电阻层，具体包括：
在所述电阻基板的铜层表面贴上感光干膜；
对所述感光干膜进行曝光，显影出导电线路图形；
对未显影的铜层进行蚀刻，获得所述导电线路图形，并裸露出电阻层；
褪去所述导电线路图形上的感光干膜。
进一步地，所述导电线路图形包括互相平行的第一线路图形和第二线路图形；
所述在裸露的电阻层上切割出电阻图形，并使所述电阻图形与所述导电线路图形相连，具体包括：
在裸露的电阻层上切割出电阻图形，并使所述电阻图形与所述第一线路图形和所述第二线路图形相连。
进一步地，所述在裸露的电阻层上切割出电阻图形，并使所述电阻图形与所述第一线路图形和所述第二线路图形相连，具体包括：
测量所述第一线路图形和所述第二线路图形之间的距离，作为电阻图形的长度；
根据所述电阻图形的长度、预设的阻值和所述电阻层的方阻，计算获得所述电阻图形的宽度；
根据预设的电阻位置，采用激光在所述裸露的电阻层上切割出两条互相平行的沟槽，所述两条沟槽、所述第一线路图形和所述第二线路图形围成的电阻层图形即为所述电阻图形；所述两条沟槽之间的距离为所述电阻图形的宽度；所述两条沟槽均与所述第一线路图形和所述第二线路图形垂直相连。
优选地，所述两条沟槽的槽宽均大于或等于10mil。
进一步地，在所述去处所述电阻图形以外的裸露电阻层，获得电路板之前，还包括：
采用丝网漏印工艺，在所述电阻图形上涂覆阻焊保护层。
优选地，所述阻焊保护层为油墨层。
实施本发明实施例，具有如下有益效果：
本发明实施例提供的电路板的制作方法，能够对电阻基板的铜层进行蚀刻，裸露出电阻层，并在电阻层上直接切割出电阻图形，避免多次图形转移和蚀刻，从而提高电阻图形的精度，而且，铜层蚀刻获得的导电线路图形一次成型，避免导电线路图形多次蚀刻导致的变形；在切割电阻图形时，先蚀刻出电阻图形的长度(即第一线路图形和第二线路图形之间的距离)，再根据电阻图形的长度精细调整其宽度，提高电阻图形的精度，进而减小电阻阻值的误差；在电阻图形上涂覆阻焊油墨，保护电阻图形在后继的加工中不被损伤或腐蚀。
附图说明
图1是本发明提供的电路板的制作方法的一个实施例的流程示意图；
图2是本发明提供的电路板的制作方法的步骤一的一个示意图；
图3是本发明提供的电路板的制作方法的步骤一的另一个示意图；
图4是本发明提供的电路板的制作方法的步骤二的示意图；
图5是本发明提供的电路板的制作方法的步骤三的示意图；
图6是本发明提供的电路板的制作方法的步骤四的示意图；
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
参见图1，是本发明提供的电路板的制作方法的一个实施例的流程示意图，包括：
S1、对电阻基板的铜层进行蚀刻，获得导电线路图形，并裸露出电阻层；所述电阻基板包括基材、位于所述基材上的电阻层和位于所述电阻层上的铜层；
S2、在裸露的电阻层上切割出电阻图形，并使所述电阻图形与所述导电线路图形相连；
S3、去处所述电阻图形以外的裸露电阻层，获得电路板。
需要说明的是，在制作埋入电阻的电路板时，需使用专用的电阻基板。对电阻基板的铜层进行蚀刻，获得所需的导电线路图形，而蚀刻掉铜层后会裸露出里层的电阻层。根据预设的电阻位置，在裸露的电阻层上切割出所需阻值的电阻图形，且电阻图形与导电线路图形连接，实现电阻的串联或并联。保留该电阻图形，采用能蚀刻电阻层的化学药水去除电阻图形以外的裸露的电阻层，即可获得具有所需导电线路图形和所需阻值的电路板。电阻层上直接切割出电阻图形，避免了多次图形转移和蚀刻，从而提高电阻图形的精度，而且，铜层蚀刻获得的导电线路图形一次成型，避免导电线路图形多次蚀刻导致的变形。
进一步地，所述对电阻基板的铜层进行蚀刻，获得导电线路图形，并裸露出电阻层，具体包括：
在所述电阻基板的铜层表面贴上感光干膜；
对所述感光干膜进行曝光，显影出导电线路图形；
对未显影的铜层进行蚀刻，获得所述导电线路图形，并裸露出电阻层；
褪去所述导电线路图形上的感光干膜。
其中，在电阻基板的铜层表面贴上一层光致抗蚀剂，一般使用感光干膜。感光干膜通过UV激光曝光，并采用显影液腐蚀去除未曝光的感光干膜，从而显影出所需的导电线路图形。使用能蚀刻铜的化学药水将无感光干膜覆盖的铜层蚀去，即可获得导电线路图形。最后，褪去导电线路图形上的感光干膜。
进一步地，所述导电线路图形包括互相平行的第一线路图形和第二线路图形；
所述在裸露的电阻层上切割出电阻图形，并使所述电阻图形与所述导电线路图形相连，具体包括：
在裸露的电阻层上切割出电阻图形，并使所述电阻图形与所述第一线路图形和所述第二线路图形相连。
其中，互相平行的第一线路图形和第二线路图形之间通过电阻图形连接，实现电阻的串联或并联。
进一步地，所述在裸露的电阻层上切割出电阻图形，并使所述电阻图形与所述第一线路图形和所述第二线路图形相连，具体包括：
测量所述第一线路图形和所述第二线路图形之间的距离，作为电阻图形的长度；
根据所述电阻图形的长度、预设的阻值和所述电阻层的方阻，计算获得所述电阻图形的宽度；
根据预设的电阻位置，采用激光在所述裸露的电阻层上切割出两条互相平行的沟槽，所述两条沟槽、所述第一线路图形和所述第二线路图形围成的电阻层图形即为所述电阻图形；所述两条沟槽之间的距离为所述电阻图形的宽度；所述两条沟槽均与所述第一线路图形和所述第二线路图形垂直相连。
其中，先用PCB(Printed Circuit Board，印刷电路板)线宽间距测量仪测量出第一线路图形和第二线路图形之间的距离，该距离即为所需电阻图形的长度L。根据所需电阻图形的长度L、所需电阻阻值R和电阻层的方阻R＇，计算获得所需电阻图形的宽度W＝R＇*L/R。
根据预先设定的电阻位置，采用激光在电阻层上切割出两条互相平行且间隔为W的沟槽。其中，两条沟槽均垂直连接第一线路图形和第二线路图形，则两条沟槽、第一线路图形和第二线路图形在电阻层上围成的图形即为所需的电阻图形。需要说明的是，在切割两条沟槽时，需根据电阻层的厚度来调试出适当的激光参数，以能够刚好切割掉电阻层(一般是厚度为0.2-0.5um的镍磷合金层)，而不过多损伤基材(一般厚度在250um以上)。
另外，在制作过程中，可以事先在电路板的空余位置(如板边)设计测试电阻，进行局部加工测试，在测试合格后再批量进行加工。
优选地，所述两条沟槽的槽宽均大于或等于10mil。
进一步地，在所述去处所述电阻图形以外的裸露电阻层，获得电路板之前，还包括：
采用丝网漏印工艺，在所述电阻图形上涂覆阻焊保护层。
优选地，所述阻焊保护层为油墨层。
需要说明的是，在激光切割出的电阻图形上，通过丝网漏印阻焊油墨的方式涂覆一层保护层，使该保护层能够保护电阻图形。其中，保护层的覆盖不得超出激光切割的沟槽的界限。在涂覆的保护层固化后可不用移除，避免后继加工过程中电阻图形的镍磷合金受到腐蚀而阻值偏移。
下面结合图2～图6对本发明提供的电路板的制作方法进行详细描述。
步骤一：线路蚀刻
如图2所示，电阻基板包括基材1、位于基材1上的电阻层2和位于电阻层2上的铜层。在对电阻基板的铜层进行蚀刻时，在电阻基板的铜层表面贴上感光干膜，经曝光后，显影出导电线路图形3，对未曝光的铜层进行蚀刻，获得导电线路图形3，并裸露出电阻层。其中，如图3所示，导电线路图形3包括互相平行的第一线路图形31和第二线路图形32。
步骤二：电阻图形切割
测量出第一线路图形31和第二线路图形32之间的距离L，再根据距离L、所需电阻阻值R和电阻层的方阻R＇，计算获得所需电阻图形的宽度W＝R＇*L/R。根据预设的电阻位置，采用激光在裸露的电阻层2上切割出两条互相平行的沟槽4，如图4所示。其中，两条沟槽4之间的距离为W。两条沟槽4均垂直连接第一线路图形31和第二线路图形32，则两条沟槽4、第一线路图形31和第二线路图形32在电阻层2上围成的图形即为所需的电阻图形6。
步骤三：涂覆保护层
如图5所示，采用丝网漏印工艺，在电阻图形6上涂覆阻焊保护层5，用于保护电阻图形6。其中，保护层5的覆盖不得超出激光切割的沟槽4的界限。优选地，保护层5为油墨层。
步骤四：电阻层蚀刻
如图6所示，采用能蚀刻电阻层的化学药水去除裸露的电阻层2。其中，电阻图形6由于涂覆保护层5而未被蚀刻，从而获得具有导电线路图形3和电阻图形6的电路板。
本发明实施例提供的电路板的制作方法，能够对电阻基板的铜层进行蚀刻，裸露出电阻层，并在电阻层上直接切割出电阻图形，避免多次图形转移和蚀刻，从而提高电阻图形的精度，而且，铜层蚀刻获得的导电线路图形一次成型，避免导电线路图形多次蚀刻导致的变形；在切割电阻图形时，先蚀刻出电阻图形的长度(即第一线路图形和第二线路图形之间的距离)，再根据电阻图形的长度精细调整其宽度，提高电阻图形的精度，进而减小电阻阻值的误差；在电阻图形上涂覆阻焊油墨，保护电阻图形在后继的加工中不被损伤或腐蚀。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本发明的保护范围。

Claims (7)

1.一种电路板的制作方法，其特征在于，包括：
对电阻基板的铜层进行蚀刻，获得导电线路图形，并裸露出电阻层；所述电阻基板包括基材、位于所述基材上的电阻层和位于所述电阻层上的铜层；
在裸露的电阻层上切割出电阻图形，并使所述电阻图形与所述导电线路图形相连；
去处所述电阻图形以外的裸露电阻层，获得电路板。
2.如权利要求1所述的电路板的制作方法，其特征在于，所述对电阻基板的铜层进行蚀刻，获得导电线路图形，并裸露出电阻层，具体包括：
在所述电阻基板的铜层表面贴上感光干膜；
对所述感光干膜进行曝光，显影出导电线路图形；
对未显影的铜层进行蚀刻，获得所述导电线路图形，并裸露出电阻层；
褪去所述导电线路图形上的感光干膜。
3.如权利要求1所述的电路板的制作方法，其特征在于，所述导电线路图形包括互相平行的第一线路图形和第二线路图形；
所述在裸露的电阻层上切割出电阻图形，并使所述电阻图形与所述导电线路图形相连，具体包括：
在裸露的电阻层上切割出电阻图形，并使所述电阻图形与所述第一线路图形和所述第二线路图形相连。
4.如权利要求2所述的电路板的制作方法，其特征在于，所述在裸露的电阻层上切割出电阻图形，并使所述电阻图形与所述第一线路图形和所述第二线路图形相连，具体包括：
测量所述第一线路图形和所述第二线路图形之间的距离，作为电阻图形的长度；
根据所述电阻图形的长度、预设的阻值和所述电阻层的方阻，计算获得所述电阻图形的宽度；
根据预设的电阻位置，采用激光在所述裸露的电阻层上切割出两条互相平行的沟槽，所述两条沟槽、所述第一线路图形和所述第二线路图形围成的电阻层图形即为所述电阻图形；所述两条沟槽之间的距离为所述电阻图形的宽度；所述两条沟槽均与所述第一线路图形和所述第二线路图形垂直相连。
5.如权利要求4所述的电路板的制作方法，其特征在于，所述两条沟槽的槽宽均大于或等于10mil。
6.如权利要求1至5任一项所述的电路板的制作方法，其特征在于，在所述去处所述电阻图形以外的裸露电阻层，获得电路板之前，还包括：
采用丝网漏印工艺，在所述电阻图形上涂覆阻焊保护层。
7.如权利要求6所述的电路板的制作方法，其特征在于，所述阻焊保护层为油墨层。
CN201510276159.0A 2015-05-26 2015-05-26 一种电路板的制作方法 Active CN104902690B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510276159.0A CN104902690B (zh) 2015-05-26 2015-05-26 一种电路板的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510276159.0A CN104902690B (zh) 2015-05-26 2015-05-26 一种电路板的制作方法

Publications (2)

Publication Number Publication Date
CN104902690A true CN104902690A (zh) 2015-09-09
CN104902690B CN104902690B (zh) 2017-12-15

Family

ID=54034993

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510276159.0A Active CN104902690B (zh) 2015-05-26 2015-05-26 一种电路板的制作方法

Country Status (1)

Country Link
CN (1) CN104902690B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111918480A (zh) * 2020-08-17 2020-11-10 景旺电子科技(珠海)有限公司 印刷电路板中电阻的制作方法及印刷电路板
TWI803008B (zh) * 2021-10-05 2023-05-21 艾姆勒科技股份有限公司 一種不使用遮蔽層之基材結構之圖案化方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020125566A1 (en) * 2001-03-05 2002-09-12 Yoshiyuki Tonami High frequency circuit chip and method of producing the same
CN100438723C (zh) * 2003-11-05 2008-11-26 三星电机株式会社 制造具有嵌入电阻的印刷电路板的方法
CN101998770A (zh) * 2009-08-17 2011-03-30 健鼎（无锡）电子有限公司 蚀刻薄膜电阻电路板制作方法
CN103068175A (zh) * 2012-11-08 2013-04-24 东莞生益电子有限公司 提高埋电阻印制线路板电阻值精度的方法
CN103906364A (zh) * 2012-12-25 2014-07-02 上海美维科技有限公司 一种印制电路板中隐埋电阻的加工方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020125566A1 (en) * 2001-03-05 2002-09-12 Yoshiyuki Tonami High frequency circuit chip and method of producing the same
CN100438723C (zh) * 2003-11-05 2008-11-26 三星电机株式会社 制造具有嵌入电阻的印刷电路板的方法
CN101998770A (zh) * 2009-08-17 2011-03-30 健鼎（无锡）电子有限公司 蚀刻薄膜电阻电路板制作方法
CN103068175A (zh) * 2012-11-08 2013-04-24 东莞生益电子有限公司 提高埋电阻印制线路板电阻值精度的方法
CN103906364A (zh) * 2012-12-25 2014-07-02 上海美维科技有限公司 一种印制电路板中隐埋电阻的加工方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111918480A (zh) * 2020-08-17 2020-11-10 景旺电子科技(珠海)有限公司 印刷电路板中电阻的制作方法及印刷电路板
CN111918480B (zh) * 2020-08-17 2021-07-06 景旺电子科技(珠海)有限公司 印刷电路板中电阻的制作方法及印刷电路板
TWI803008B (zh) * 2021-10-05 2023-05-21 艾姆勒科技股份有限公司 一種不使用遮蔽層之基材結構之圖案化方法

Also Published As

Publication number Publication date
CN104902690B (zh) 2017-12-15

Similar Documents

Publication Publication Date Title
CN101318401B (zh) 印刷网版及其制作方法
JP4607612B2 (ja) 配線回路基板およびその製造方法
CN101325844B (zh) 一种印刷电路板的焊盘制作方法
JP4640815B2 (ja) 配線回路基板集合体シートおよびその製造方法
CN104640376A (zh) 电路板塞孔制作方法
CN109168266B (zh) 一种印刷线路板电路图形蚀刻参数评估方法
CN104902690A (zh) 一种电路板的制作方法
CN107734864A (zh) 一种pcb板的直蚀工艺
CN111918480B (zh) 印刷电路板中电阻的制作方法及印刷电路板
CN105282985A (zh) 电路板单面局部镀金方法及其电路板
CN110418509B (zh) 满足pcb特定蚀刻因子要求的线路补偿方法
CN105188279B (zh) 分段金手指的制作方法
CN113556875A (zh) 一种提升埋阻pcb方阻尺寸精度的方法
CN105228358A (zh) 一种杜绝线路板锣槽漏锣的方法
JP6121609B2 (ja) 電気回路および薄膜熱構造に関するカーボンナノチューブ・シート材料をエッチングする方法
JP4311157B2 (ja) 半導体装置用基板の製造方法
JP2005303199A (ja) 電子部品用集合基板及び電子部品の製造方法
CN117156683A (zh) 一种制备线路板的方法、线路板以及电子设备
US20220400556A1 (en) Short or near short etch rework
CN107509315A (zh) 一种pcb银油跳线制作方法
JP2010192530A (ja) 半導体装置用テープキャリアの製造方法
CN102573301B (zh) 在电路板上制作刻槽的方法及电路板
TWI596426B (zh) 檢測底片誤差的方法及其系統
CN204498457U (zh) 一种电路板防偏位及防漏印刷工序结构
CN114501833A (zh) 线路板上阻焊层的加工方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant