CN104900767B - 发光二极管p型掺杂层生长方法 - Google Patents

发光二极管p型掺杂层生长方法 Download PDF

Info

Publication number
CN104900767B
CN104900767B CN201510161411.3A CN201510161411A CN104900767B CN 104900767 B CN104900767 B CN 104900767B CN 201510161411 A CN201510161411 A CN 201510161411A CN 104900767 B CN104900767 B CN 104900767B
Authority
CN
China
Prior art keywords
algan
grown
layer
aln
growing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510161411.3A
Other languages
English (en)
Other versions
CN104900767A (zh
Inventor
焦建军
黄小辉
周德保
康建
梁旭东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JIANGXI EPITOP OPTOELECTRONIC Co.,Ltd.
Original Assignee
EPITOP PHOTOELECTRIC TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by EPITOP PHOTOELECTRIC TECHNOLOGY Co Ltd filed Critical EPITOP PHOTOELECTRIC TECHNOLOGY Co Ltd
Priority to CN201510161411.3A priority Critical patent/CN104900767B/zh
Publication of CN104900767A publication Critical patent/CN104900767A/zh
Application granted granted Critical
Publication of CN104900767B publication Critical patent/CN104900767B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00Manufacture or treatment of nanostructures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02587Structure
    • H01L21/0259Microstructure

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Led Devices (AREA)

Abstract

本发明提供一种发光二极管P型掺杂层生长方法。该方法包括:在衬底上生长核层,在核层上生长非掺杂结构层,在非掺杂结构层上生长N型掺杂层,在N型掺杂层上生长量子阱发光层,在量子阱发光层上生长P型掺杂层,其中,P型掺杂层中包括铝氮化镓ALGaN和氮化铝ALN的超晶格结构。由于P型掺杂层中包括ALGaN和ALN的超晶格结构,可以有效地避免电流直接进入外延量子阱层,有效提高了LED的光电性能。进一步的,还可以有效降低制造成本。

Description

发光二极管P型掺杂层生长方法
技术领域
本发明涉及半导体技术领域,尤其涉及一种发光二极管P型掺杂层生长方法。
背景技术
发光二极管(Light Emitting Diode,简称LED)中当电流得不到铟锑氧ITO电流扩展层的有效扩展,而直接进入外延量子阱发光层,则会引起电流的拥堵现象并会造成局部电流过大降低二极管的亮度,增高电压等影响。
为了解决上述问题,在LED的制造过程中会利用等离子体增强化学气相沉积法(Plasma Enhanced Chemical Vapor Deposition,简称为:PECVD)技术在外延片表面生长电极下端生长一层二氧化硅SiO2薄膜,从而可以有效阻止电流直接与量子阱发光层接触。
但随着竞争的日益激烈,生成上述SiO2薄膜会大大的增加成本,因此,为了进行成本的控制,去掉SiO2电流阻挡层后会有效的降低制造成本,但去掉SiO2电流阻挡层后会造成发光二极管中因为电流得不到有效的扩散,从而导致电流拥堵、电极端温度过高、电极老化等影响,也即,大大降低了LED的光电性能。
发明内容
本发明实施例提供一种发光二极管P型掺杂层生长方法,以克服现有技术中由于去除SiO2薄膜后导致的LED光电性能较差的问题。
本发明第一方面提供一种发光二极管P型掺杂层生长方法,包括:
在衬底上生长核层;
在所述核层上生长非掺杂结构层;
在所述非掺杂结构层上生长N型掺杂层;
在所述N型掺杂层上生长量子阱发光层;
在所述量子阱发光层上生长P型掺杂层;
其中,所述P型掺杂层中包括ALGaN和ALN的超晶格结构。
在第一方面的第一种可能的实现方式中,所述在所述量子阱发光层上生长P型掺杂层包括:
在所述量子阱发光层上生长低温P型氮化镓P-GaN;
在所述低温P-GaN上生长P型铝氮化镓P-AlGaN;
在所述P-AlGaN上生长高温P-GaN;
在所述高温P-GaN上生长至少一对所述ALGaN和ALN的超晶格结构;
在所述ALGaN和ALN的超晶格结构上生长P型铟氮化镓P-InGaN。
结合第一方面的第一种可能的实现方式,在第一方面的第二种可能的实现方式中,所述生长所述ALGaN和ALN的超晶格结构包括:在ALGaN上生长ALN。
结合第一方面的第二种可能的实现方式,在第一方面的第三种可能的实现方式中,所述ALGaN和ALN的超晶格结构中AL的含量为大于等于0.5%且小于等于15%。
结合第一方面的第二种可能的实现方式,在第一方面的第四种可能的实现方式中,所述ALGaN和ALN的超晶格结构中ALGaN的厚度在大于等于1nm且小于等于10nm,ALN的厚度在大于等于1nm且小于等于15nm。
结合第一方面的第二种可能的实现方式,在第一方面的第五种可能的实现方式中,所述ALGaN和ALN的超晶格结构的厚度在大于等于2nm且小于等于50nm。
本发明中,在衬底上生长核层,在核层上生长非掺杂结构层,在非掺杂结构层上生长N型掺杂层,在N型掺杂层上生长量子阱发光层,在量子阱发光层上生长P型掺杂层,其中,P型掺杂层中包括ALGaN和ALN的超晶格结构。由于P型掺杂层中包括铝ALGaN和ALN的超晶格结构,可以有效地避免电流直接进入外延量子阱发光层,有效提高了LED的光电性能。进一步的,还可以有效降低制造成本。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1所示为本发明实施例提供的发光二极管P型掺杂层生长方法的流程示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
下面通过具体的实施例及附图,对本发明的技术方案做进一步的详细描述。
本发明实施例提供一种发光二极管P型掺杂层生长方法,该方法具体可以包括:
在衬底上生长核层;
在核层上生长非掺杂结构层;
在非掺杂结构层上生长N型掺杂层;
在N型掺杂层上生长量子阱发光层;
在量子阱发光层上生长P型掺杂层;
其中,P型掺杂层中包括铝氮化镓ALGaN和氮化铝ALN的超晶格结构。
具体的,本实施例中衬底可以为蓝宝石Al2O3、硅Si或碳化硅SiC等,核层、非掺杂结构层、N型掺杂层、量子阱发光层可以为氮化镓GaN等。并且可以采用现有技术中的各种方法在衬底上生长核层、非掺杂结构层、N型掺杂层和量子阱发光层,而最终生长P型掺杂层时则包括ALGaN和ALN的和超晶格结构。
具体的,图1所述为本发明实施例提供的发光二极管P型掺杂层生长方法的流程示意图,如图1所示,该方法包括:
步骤101:在量子阱发光层上生长低温P型氮化镓P-GaN。
步骤102:在低温P-GaN上生长P型铝氮化镓P-AlGaN。
步骤103:在P-AlGaN上生长高温P-GaN。
步骤104:在高温P-GaN上生长至少一对ALGaN和ALN的超晶格结构。
步骤105:在ALGaN和ALN的超晶格结构上生长P型铟氮化镓P-InGaN。
在量子阱发光层表面从下至上依次生长低温P型氮化镓P-GaN、P型铝氮化镓P-AlGaN、高温P-GaN、至少一对ALGaN和ALN的超晶格结构、P型铟氮化镓P-InGaN。
和其中,生长ALGaN和ALN超晶格结构包括:从下至上依次生长ALGaN、ALN。
具体的,生长第一层ALGaN和和ALN超晶格结构包括:在高温P-GaN上先生长一层ALGaN,然后在生成的ALGaN上生长一层ALN。
基于上述,在ALN上生长P-InGaN。
进一步的,生长第二层ALGaN和ALN超晶格结构包括:在第一层生成的ALN上生长一层ALGaN,然后在生成的ALGaN上生长一层ALN。
基于上述,可以在第二层ALGaN和ALN超晶格结构中的ALN上生长P-InGaN。
在具体应用中可以生长1-10层ALGaN和ALN的超晶格结构。
其中,ALGaN和ALN的超晶格结构中AL的含量为0.5%-15%之间,并且所述ALGaN和ALN超晶格结构中ALGaN的厚度在1nm-10nm之间,ALN的厚度在1nm-15nm之间,最终生成的所述ALGaN和ALN的超晶格结构的厚度在2nm-50nm之间。
在具体的应用中,首先在衬底上生长核层,然后生长非掺杂结构层,进一步的生长N型掺杂层、再生长量子阱发光层,最后生长本发明实施例中的P型掺杂层。
本实施例提供的发光二极管P型掺杂层生长方法,包括:在衬底上生长核层,在核层上生长非掺杂结构层,在非掺杂结构层上生长N型掺杂层,在N型掺杂层上生长量子阱发光层,在量子阱发光层上生长P型掺杂层,其中,P型掺杂层中包括铝ALGaN和ALN的超晶格结构。由于P型掺杂层中包括ALGaN和ALN的超晶格结构,可以有效地避免电流直接进入外延量子阱发光层,有效提高了LED的光电性能。进一步的,还可以有效降低制造成本。
下面通过三个具体实施例,分对本发明中提供的LED中的P型掺杂层的生长过程进行详细描述。
本实施例提供的发光二极管P型掺杂层生长方法中,将外延片制作成芯片尺寸为16um*20um尺寸,驱动电流为20MA,将电流扩展层设计为总厚度为15nm的(ALGaN和ALN)3超晶格结构层。
具体步骤为:
将图形化蓝宝石基板(Patterned Sapphire Substrate,简称为:PSS)放入反应室中,此阶段反应室内氮气(N2):氢气(H2):氨气(NH3)的流量比例为(0:120:0)升/分钟(Standard Liter per Minute,简称SLM),反应室的压力为200托(Torr),然后将反应室将的温度升高到1080℃,持续300秒,对PSS进行高温净化。
将反应室内温度降低至540℃,此阶段反应室内N2:H2:NH3的流量比例为(75:150:56)SLM,反应室的压力控制在500Torr,此时生长厚度为35nm的低温GaN核层。
将反应室内温度又一次升高到1050℃,此阶段反应室内N2:H2:NH3的流量比例为(75:150:56)SLM,反应室的压力控制在500Torr,生长厚度为1000nm的高温非掺杂氮化镓U-GaN结构层。
将反应室内的温度保持在1050℃,此阶段反应室内N2:H2:NH3的流量比例为(64:120:50)SLM,反应室的压力控制在200Torr,生长厚度为1000nm的N型氮化镓N-GaN掺杂层。
将反应时内的温度降低至750-880℃之间,此阶段反应室内N2:H2:NH3的流量比例为(72:0:40)SLM,反应室的压力控制在200Torr,760℃时生长量子阱,860℃时生长量子垒,共13对量子阱发光层。
将反应室内温度降低到740℃,此阶段反应室内N2:H2:NH3的流量比例为(64:120:50)SLM,反应室的压力控制在200Torr,生长厚度为20nm的低温P型氮化镓P-GaN层。
将反应室内温度升高到950℃,此阶段反应室内N2:H2:NH3的流量比例为(105:0:10)SLM,反应室的压力控制在100Torr,生长P型铝氮化镓P-ALGaN层,厚度为20nm。
将反应室内温度稳定在950℃,此阶段反应室内N2:H2:NH3的流量比例为(64:120:50)SLM,反应室的压力控制在200Torr,生长高温P型氮化镓P-GaN层,厚度为40nm。
将温度稳定在950℃,此阶段反应室内N2:H2:NH3的流量比例为(105:0:10)SLM,反应室的压力控制在100Torr,先生长2nm厚度的ALGaN,然后生长3nm厚度的ALN,交替生长三个循环(ALGaN和ALN)超晶格结构层。
将反应室内温度控制在720℃,此阶段反应室内N2:H2:NH3的流量比例为(72:0:40)SLM,反应室的压力控制在200Torr,生长P型铟氮化稼P-InGaN层,厚度3nm。
将反应室内温度控制在710℃,此阶段反应室内N2:H2:NH3的流量比例为(75:0:0)SLM,反应室的压力控制在50Torr,对外延片进行10分钟的退火处理,激活镁Mg。
最后利用芯片技术加工处理,各项光电性能与芯片有电流阻挡层的效果相同,说明ALGaN和ALN的超晶格层起到了电流扩展的功能。
本实施例中提供的发光二极管P型掺杂层生长方法,利用ALGaN和GaN的超晶格作为电流扩展的功能,达到了降低芯片成本且不影响发光二级光的光电性能的目的。
本实施例提供的发光二极管P型掺杂层生长方法中,将外延片制作成芯片尺寸为200um*350um尺寸,驱动电流为60MA,将电流扩展层设计为总厚度为28nm的(AlGaN和ALN)4超晶格结构层。
具体步骤为:
将图形化蓝宝石基板(Patterned Sapphire Substrate,简称为:PSS)放入反应室中,此阶段反应室内氮气(N2):氢气(H2):氨气(NH3)的流量比例为(0:120:0)升/分钟(Standard Liter per Minute,简称SLM),反应室的压力为200托(Torr),然后将反应室将的温度升高到1080℃,持续300秒,对PSS进行高温净化。
将反应室内温度降低至540℃,此阶段反应室内N2:H2:NH3的流量比例为(75:150:56)SLM,反应室的压力控制在500Torr,此时生长厚度为35nm的低温GaN核层。
将反应室内温度升高到1050℃,此阶段反应室内N2:H2:NH3的流量比例为(75:150:56)SLM,反应室的压力控制在500Torr,生长1000nm厚度的非掺杂GaN结构层。
将温度保持在1050℃,N2:H2:NH3的流量比例为(64:120:50)SLM,反应室的压力控制在200Torr,生长1000nm厚度的N-GaN层。
将温度控制在750-880℃,N2:H2:NH3的流量比例为(72:0:40)SLM,反应室的压力控制在200Torr,760℃时生长量子阱,860℃时生长量子垒,共13对量子阱发光层。
在量子阱发光层上生长P型掺杂层。
将温度控制在710℃,此阶段反应室内N2:H2:NH3的流量比例为(75:0:0)SLM,反应室的压力控制在50Torr,对外延片进行10分钟的退火处理,激活Mg。
最后利用芯片技术加工处理,各项光电性能与芯片有电流阻挡层的效果相同,说明ALGaN和ALN的超晶格层起到了电流扩展的功能。
其中,在量子阱发光层上生长P型掺杂层的具体步骤为:
将反应室内温度降低到740℃,此阶段反应室内N2:H2:NH3的流量比例为(64:120:50)SLM,反应室的压力控制在200Torr,生长低温P-GaN层,厚度为20nm。
将反应室内温度升高到950℃,此阶段反应室内N2:H2:NH3的流量比例为(105:0:10)SLM,反应室的压力控制在100Torr,生长P-ALGaN层,厚度为20nm。
将反应室内温度稳定在950℃,此阶段反应室内N2:H2:NH3的流量比例为(64:120:50)SLM,反应室的压力控制在200Torr,生长P-GaN层,厚度为40nm。
将反应室内温度降低到820℃,此阶段反应室内N2:H2:NH3的流量比例为(105:0:10)SLM,反应室的压力控制在100Torr,先生长4nm厚度的Al0.095In0.005Ga0.9N,然后生长3nm厚度的ALN,交替生长四个循环(Al0.095In0.005Ga0.9N和ALN)超晶格结构层。
将反应室内温度控制在720℃,N2:H2:NH3的流量比例为(72:0:40)SLM,反应室的压力控制在200Torr,生长P-InGaN层,厚度3nm。
本实施例中提供的发光二极管P型掺杂层生长方法,利用ALGaN和GaN的超晶格作为电流扩展的功能,达到了降低芯片成本且不影响发光二级光的光电性能的目的。
本实施例提供的发光二极管P型掺杂层生长方法中,将外延片制作成芯片尺寸为1000um*1000um尺寸,驱动电流为120MA,将电流扩展层设计为总厚度为24nm的(ALGaN和ALN)3超晶格结构层
具体步骤为:
将图形化蓝宝石基板(Patterned Sapphire Substrate,简称为:PSS)放入反应室中,此阶段反应室内氮气(N2):氢气(H2):氨气(NH3)的流量比例为(0:120:0)升/分钟(Standard Liter per Minute,简称SLM),反应室的压力为200托(Torr),然后将反应室将的温度升高到1080℃,持续300秒,对PSS进行高温净化。
将反应室内温度降低至540℃,此阶段反应室内N2:H2:NH3的流量比例为(75:150:56)SLM,反应室的压力控制在500Torr,此时生长厚度为35nm的低温GaN核层。
将反应室内温度升高到1050℃,此阶段反应室内N2:H2:NH3的流量比例为(75:150:56)SLM,反应室的压力控制在500Torr,生长1000nm厚度的非掺杂GaN结构层。
将反应室内温度保持在1050℃,此阶段反应室内N2:H2:NH3的流量比例为(64:120:50)SLM,反应室的压力控制在200Torr,生长1000nm厚度的N-GaN层。
将反应室内温度控制在750-880℃,此阶段反应室内N2:H2:NH3的流量比例为(72:0:40)SLM,反应室的压力控制在200Torr,760℃时生长量子阱,860℃时生长量子垒,共13对量子阱发光层。
将反应室内温度降低到740℃,此阶段反应室内N2:H2:NH3的流量比例为(64:120:50)SLM,反应室的压力控制在200Torr,生长低温P-GaN层,厚度为20nm。
将反应室内温度升高到940℃,此阶段反应室内N2:H2:NH3的流量比例为(105:0:10)SLM,反应室的压力控制在100Torr,生长P-ALGaN层,厚度为20nm。
将反应室内温度稳定在950℃,此阶段反应室内N2:H2:NH3的流量比例为(64:120:50)SLM,反应室的压力控制在200Torr,生长P-GaN层,厚度为40nm。
将反应室内温度稳定在950℃,此阶段反应室内N2:H2:NH3的流量比例为(105:0:10)SLM,反应室的压力控制在100Torr,先生长5nm厚度的ALGaN,后3nm厚度的ALN,交替生长三个循环(ALGaN和ALN)超晶格结构层,在生长的同时进行Mg掺杂,Mg掺杂浓度为1.9×1020cm-3。
将反应室内温度控制在720℃,此阶段反应室内N2:H2:NH3的流量比例为(72:0:40)SLM,反应室的压力控制在200Torr,生长P-InGaN层,厚度3nm。
将反应室内温度控制在710℃,此阶段反应室内N2:H2:NH3的流量比例为(75:0:0)SLM,反应室的压力控制在50Torr,对外延片进行10分钟的退火处理,激活Mg。
最后利用芯片技术加工处理,各项光电性能与芯片有电流阻挡层的效果相同,说明ALGaN和ALN的超晶格层起到了电流扩展的功能。
本实施例中提供的发光二极管P型掺杂层生长方法,利用ALGaN和GaN的超晶格作为电流扩展的功能,达到了降低芯片成本且不影响发光二级光的光电性能的目的。
最后应说明的是:以上各实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述各实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (4)

1.一种发光二极管P型掺杂层生长方法,其特征在于,包括:
在衬底上生长核层;
在所述核层上生长非掺杂结构层;
在所述非掺杂结构层上生长N型掺杂层;
在所述N型掺杂层上生长量子阱发光层;
在所述量子阱发光层上生长P型掺杂层;
其中,所述P型掺杂层中包括铝氮化镓ALGaN和氮化铝ALN的超晶格结构;
所述在所述量子阱发光层上生长P型掺杂层包括:
在所述量子阱发光层上生长低温P型氮化镓P-GaN;
在所述低温P-GaN上生长P型铝氮化镓P-AlGaN;
在所述P-AlGaN上生长高温P-GaN;
在所述高温P-GaN上生长至少三对所述ALGaN和ALN的超晶格结构;
在所述ALGaN和ALN的超晶格结构上生长P型铟氮化镓P-InGaN;
生长所述ALGaN和ALN的超晶格结构包括:在ALGaN上生长ALN。
2.根据权利要求1所述的方法,其特征在于,所述ALGaN和ALN的超晶格结构中AL的含量为大于等于0.5%且小于等于15%。
3.根据权利要求1所述的方法,其特征在于,所述ALGaN和ALN的超晶格结构中ALGaN的厚度大于等于1nm且小于等于10nm,ALN的厚度大于等于1nm且小于等于15nm。
4.根据权利要求1所述的方法,其特征在于,所述ALGaN和ALN的超晶格结构的厚度在大于等于2nm且小于等于50nm。
CN201510161411.3A 2015-04-07 2015-04-07 发光二极管p型掺杂层生长方法 Active CN104900767B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510161411.3A CN104900767B (zh) 2015-04-07 2015-04-07 发光二极管p型掺杂层生长方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510161411.3A CN104900767B (zh) 2015-04-07 2015-04-07 发光二极管p型掺杂层生长方法

Publications (2)

Publication Number Publication Date
CN104900767A CN104900767A (zh) 2015-09-09
CN104900767B true CN104900767B (zh) 2017-10-20

Family

ID=54033303

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510161411.3A Active CN104900767B (zh) 2015-04-07 2015-04-07 发光二极管p型掺杂层生长方法

Country Status (1)

Country Link
CN (1) CN104900767B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106549086B (zh) * 2015-09-17 2019-07-16 南通同方半导体有限公司 一种具有应力补偿效应垒层的led外延结构

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101515615A (zh) * 2009-03-31 2009-08-26 西安电子科技大学 基于SiC衬底的AlGaN基多量子阱uv-LED器件及制作方法
CN101515616A (zh) * 2009-03-31 2009-08-26 西安电子科技大学 SiC衬底上的多量子阱紫外LED器件及制作方法
CN102359956A (zh) * 2011-10-02 2012-02-22 西安电子科技大学 a面GaN外延层薄膜腐蚀应力的拉曼表征方法
CN102931303A (zh) * 2012-10-22 2013-02-13 合肥彩虹蓝光科技有限公司 外延结构及其生长方法
CN103887378A (zh) * 2014-03-28 2014-06-25 西安神光皓瑞光电科技有限公司 一种高光效紫外led的外延生长方法
CN104091872A (zh) * 2014-07-30 2014-10-08 湘能华磊光电股份有限公司 Mg扩散的LED外延片、生长方法及LED结构
CN104241468A (zh) * 2014-08-27 2014-12-24 迪源光电股份有限公司 一种高外量子效率GaN基LED外延片及其制作方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8742396B2 (en) * 2012-01-13 2014-06-03 Dowa Electronics Materials Co., Ltd. III nitride epitaxial substrate and deep ultraviolet light emitting device using the same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101515615A (zh) * 2009-03-31 2009-08-26 西安电子科技大学 基于SiC衬底的AlGaN基多量子阱uv-LED器件及制作方法
CN101515616A (zh) * 2009-03-31 2009-08-26 西安电子科技大学 SiC衬底上的多量子阱紫外LED器件及制作方法
CN102359956A (zh) * 2011-10-02 2012-02-22 西安电子科技大学 a面GaN外延层薄膜腐蚀应力的拉曼表征方法
CN102931303A (zh) * 2012-10-22 2013-02-13 合肥彩虹蓝光科技有限公司 外延结构及其生长方法
CN103887378A (zh) * 2014-03-28 2014-06-25 西安神光皓瑞光电科技有限公司 一种高光效紫外led的外延生长方法
CN104091872A (zh) * 2014-07-30 2014-10-08 湘能华磊光电股份有限公司 Mg扩散的LED外延片、生长方法及LED结构
CN104241468A (zh) * 2014-08-27 2014-12-24 迪源光电股份有限公司 一种高外量子效率GaN基LED外延片及其制作方法

Also Published As

Publication number Publication date
CN104900767A (zh) 2015-09-09

Similar Documents

Publication Publication Date Title
CN104409586B (zh) GaN基Ⅲ‑Ⅴ族化合物半导体LED外延片及生长方法
CN104919604B (zh) 氮化物半导体发光元件
WO2017057149A1 (ja) 窒化物半導体発光素子
US9184051B2 (en) Method for producing an optoelectronic nitride compound semiconductor component
CN106098882B (zh) 一种发光二极管外延片及其制备方法
CN103337573B (zh) 半导体发光二极管的外延片及其制造方法
CN103730552B (zh) 一种提高led发光效率的外延生长方法
US20080135829A1 (en) Nitride Semiconductor Light Emitting Device and Fabrication Method Thereof
US20030211645A1 (en) Gallium nitride-based semiconductor light emitting device and method
JP7295782B2 (ja) 紫外線led及びその製造方法
JP2008244307A (ja) 半導体発光素子および窒化物半導体発光素子
CN111063772A (zh) 高光效紫外led外延结构
CN109119515A (zh) 一种发光二极管外延片及其制造方法
WO2013153729A1 (ja) 紫外発光素子およびその製造方法
CN108447952B (zh) 一种发光二极管外延片及其制备方法
CN111293198B (zh) 氮化铝系发光二极管结构及其制作方法
WO2010035849A1 (en) Group iii nitride-based compound semiconductor light-emitting device and production method therefor
CN104576853B (zh) 一种改善GaN基LED芯片电流扩展的外延方法
CN113690350B (zh) 微型发光二极管外延片及其制造方法
CN106159048A (zh) 一种发光二极管外延片及其生长方法
WO2021226867A1 (zh) 紫外led及其制作方法
CN104465916B (zh) 氮化镓发光二极管外延片
CN110993753B (zh) 发光二极管外延片及其制造方法
CN111129243B (zh) GaN基紫外LED外延结构
CN111477727A (zh) 一种改善电流扩展层的led芯片及制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20200426

Address after: 337000 Pingxiang Anyuan Industrial Park, Jiangxi Province, No. 1, Chongqing Middle Road

Patentee after: JIANGXI EPITOP OPTOELECTRONIC Co.,Ltd.

Address before: 243000 Anhui Province Economic and Technological Development Zone Ma'anshan City Baoqing Road No. 399 Building 1

Patentee before: YUANRONG PHOTOELECTRIC TECHNOLOGY Co.,Ltd.

TR01 Transfer of patent right