CN104882412A - 嵌入逻辑式闪存器件及其侧墙形成方法 - Google Patents
嵌入逻辑式闪存器件及其侧墙形成方法 Download PDFInfo
- Publication number
- CN104882412A CN104882412A CN201410071745.7A CN201410071745A CN104882412A CN 104882412 A CN104882412 A CN 104882412A CN 201410071745 A CN201410071745 A CN 201410071745A CN 104882412 A CN104882412 A CN 104882412A
- Authority
- CN
- China
- Prior art keywords
- side wall
- dielectric layer
- flash memory
- logic gate
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提供了一种嵌入逻辑式闪存器件及其侧墙形成方法，该方法包括：提供半导体衬底；刻蚀闪存栅堆叠层以形成闪存栅极，并在闪存栅极周围形成闪存栅偏移侧墙；刻蚀逻辑栅堆叠层以形成逻辑栅极，并在逻辑栅极周围和闪存栅偏移侧墙周围形成逻辑栅偏移侧墙；形成覆盖所述逻辑区域和闪存区域的介质叠层，该介质叠层包括内层介质层、位于该内层介质层上的中层介质层以及位于该中层介质层上的外层介质层；刻蚀介质叠层，以在所述逻辑区域内的逻辑栅偏移侧墙周围形成逻辑栅侧墙，以及在所述闪存区域内的逻辑栅偏移侧墙周围形成闪存栅侧墙。本发明能够将逻辑器件和闪存器件的侧墙形成工艺集成在一起，并且可以满足逻辑器件和闪存器件的性能要求。
Description
技术领域
本发明涉及半导体工艺技术，尤其涉及一种嵌入逻辑式闪存器件及其侧墙形成方法。
背景技术
随着闪存（Flash Memory）应用的不断普及，同时集成有逻辑器件和闪存器件的半导体器件越来越受到重视，其中的闪存器件也称为嵌入逻辑式闪存器件（Logic-embedded Flash Device）。
由于逻辑器件和闪存器件的侧墙（spacer）在尺寸大小等方面具有不同的要求，因此，现有技术中通常是通过不同的工艺流程分别形成逻辑器件和闪存器件的侧墙。一般而言，闪存器件的侧墙形成流程和逻辑器件的侧墙形成流程比较类似，通常都是首先沉积介质层，然后对介质层进行刻蚀，刻蚀后残留在栅极周围的介质层就构成了侧墙。
关于闪存侧墙的形成方法的更多信息，可以参见公开号为US2012/0142175A1的美国专利申请文献。
现有技术的侧墙形成方法工艺较为复杂，耗时较长，因此需要一种新的嵌入逻辑式闪存器件的侧墙形成方法。
发明内容
本发明要解决的技术问题是提供一种嵌入逻辑式闪存器件及其侧墙形成方法，能够将逻辑器件和闪存器件的侧墙形成工艺集成在一起，并且可以满足逻辑器件和闪存器件的性能要求。
为解决上述技术问题，本发明提供了一种嵌入逻辑式闪存器件的侧墙形成方法，包括：
提供半导体衬底，该半导体衬底包括逻辑区域和闪存区域，该逻辑区域上形成有逻辑栅堆叠层，该闪存区域上形成有闪存栅堆叠层；
刻蚀所述闪存栅堆叠层以形成闪存栅极，并在所述闪存栅极周围形成闪存栅偏移侧墙；
刻蚀所述逻辑栅堆叠层以形成逻辑栅极，并在所述逻辑栅极周围和闪存栅偏移侧墙周围形成逻辑栅偏移侧墙；
形成覆盖所述逻辑区域和闪存区域的介质叠层，该介质叠层包括内层介质层、位于该内层介质层上的中层介质层以及位于该中层介质层上的外层介质层，其中，该中层介质层和内层介质层的材料不同，该外层介质层和中层介质层的材料不同；
刻蚀所述介质叠层，以在所述逻辑区域内的逻辑栅偏移侧墙周围形成逻辑栅侧墙，以及在所述闪存区域内的逻辑栅偏移侧墙周围形成闪存栅侧墙，其中，该逻辑栅侧墙包括残留的内层介质层和中层介质层，该闪存栅侧墙包括残留的内层介质层、中层介质层和外层介质层。
根据本发明的一个实施例，刻蚀所述介质叠层，以在所述逻辑区域内的逻辑栅偏移侧墙周围形成逻辑栅侧墙，以及在所述闪存区域内的逻辑栅偏移侧墙周围形成闪存栅侧墙包括：
刻蚀去除覆盖在所述逻辑栅极顶部和闪存栅极顶部上的外层介质层；
将所述逻辑区域内残留的外层介质层去除，保留所述闪存区域内残留的外层介质层；
刻蚀去除覆盖在所述逻辑栅极顶部和闪存栅极顶部的中层介质层和内层介质层。
根据本发明的一个实施例，采用如下方法将所述逻辑区域内逻辑栅偏移侧墙周围残留的外层介质层去除：
在所述闪存区域覆盖掩膜层；
以所述掩膜层为保护层，采用湿法刻蚀将所述逻辑区域内残留的外层介质层去除。
根据本发明的一个实施例，所述内层介质层的材料为氧化硅，所述中层介质层的材料为氮化硅，所述外层介质层的材料为氧化硅。
根据本发明的一个实施例，所述闪存栅偏移侧墙的厚度为至
根据本发明的一个实施例，所述逻辑栅偏移侧墙的厚度为至
根据本发明的一个实施例，所述内层介质层的厚度为至所述中层介质层的厚度为至所述外层介质层的厚度为至
根据本发明的一个实施例，在形成所述闪存栅偏移侧墙之前，该方法还包括：对所述闪存栅极进行再氧化。
根据本发明的一个实施例，在形成所述闪存栅偏移侧墙之后，该方法还包括：对所述闪存栅极两侧的半导体衬底进行LDD离子注入。
根据本发明的一个实施例，在形成所述逻辑栅偏移侧墙之前，该方法还包括：对所述逻辑栅极进行再氧化。
根据本发明的一个实施例，在形成所述逻辑栅偏移侧墙之后，该方法还包括：对所述逻辑栅极两侧的半导体衬底进行LDD离子注入。
根据本发明的一个实施例，对所述逻辑栅极两侧的半导体衬底进行LDD离子注入之后，该方法还包括：对所述半导体衬底进行尖峰退火。
本发明还提供了一种嵌入逻辑式闪存器件，包括：
半导体衬底，该半导体衬底包括逻辑区域和闪存区域，该逻辑区域上形成有逻辑栅极，该闪存区域上形成有闪存栅极；
闪存栅偏移侧墙，包围在所述闪存栅极周围；
逻辑栅偏移侧墙，包围在所述逻辑栅极周围和闪存栅偏移侧墙周围；
逻辑栅侧墙，包围在所述逻辑区域内的逻辑栅偏移侧墙周围，该逻辑栅侧墙包括残留的内层介质层以及中层介质层，该残留的中层介质层包围在所述残留的内层介质层周围；
闪存栅侧墙，包围在所述闪存区域内的逻辑栅偏移侧墙周围，该闪存栅侧墙包括残留的内层介质层、中层介质层和外层介质层，该残留的中层介质层包围在所述残留的内层介质层周围，该残留的外层介质层包围在所述残留的中层介质层的周围。
根据本发明的一个实施例，所述内层介质层的材料为氧化硅，所述中层介质层的材料为氮化硅，所述外层介质层的材料为氧化硅。
根据本发明的一个实施例，所述闪存栅偏移侧墙的厚度为至
根据本发明的一个实施例，所述逻辑栅偏移侧墙的厚度为
根据本发明的一个实施例，所述内层介质层的厚度为至所述中层介质层的厚度为至所述外层介质层的厚度为至
与现有技术相比，本发明具有以下优点：
本发明实施例的嵌入逻辑式闪存器件的侧墙形成方法将逻辑器件和闪存器件的侧墙形成工艺集成在一起，形成的侧墙可以分别满足逻辑器件和闪存器件的性能要求，而且该方法可以应用于大规模批量生产。
附图说明
图1是本发明实施例的嵌入逻辑式闪存器件的侧墙形成方法的流程示意图；
图2至图10是本发明实施例的嵌入逻辑式闪存器件的侧墙形成方法中各个步骤对应的器件剖面结构示意图。
具体实施方式
下面结合具体实施例和附图对本发明作进一步说明，但不应以此限制本发明的保护范围。
参考图1，本实施例的嵌入逻辑式闪存器件的侧墙形成方法包括如下步骤：
步骤S11，提供半导体衬底，该半导体衬底包括逻辑区域和闪存区域，该逻辑区域上形成有逻辑栅堆叠层，该闪存区域上形成有闪存栅堆叠层；
步骤S12，刻蚀所述闪存栅堆叠层以形成闪存栅极，并在所述闪存栅极周围形成闪存栅偏移侧墙；
步骤S13，刻蚀所述逻辑栅堆叠层以形成逻辑栅极，并在所述逻辑栅极周围和闪存栅偏移侧墙周围形成逻辑栅偏移侧墙；
步骤S14，形成覆盖所述逻辑区域和闪存区域的介质叠层，该介质叠层包括内层介质层、位于该内层介质层上的中层介质层以及位于该中层介质层上的外层介质层，其中，该中层介质层和内层介质层的材料不同，该外层介质层和中层介质层的材料不同；
步骤S15，刻蚀所述介质叠层，以在所述逻辑区域内的逻辑栅偏移侧墙周围形成逻辑栅侧墙，以及在所述闪存区域内的逻辑栅偏移侧墙周围形成闪存栅侧墙，其中，该逻辑栅侧墙包括残留的内层介质层和中层介质层，该闪存栅侧墙包括残留的内层介质层、中层介质层和外层介质层。
下面结合图2至图10进行详细说明。
参考图2，提供半导体衬底，该半导体衬底包括逻辑区域Ⅰ和闪存区域Ⅱ。其中，逻辑区域Ⅰ上形成有逻辑栅堆叠层10，该逻辑栅堆叠层10例如可以包括栅氧化层和位于栅氧化层上的多晶硅层；闪存区域Ⅱ上形成有闪存栅堆叠层，该闪存栅堆叠层例如可以包括隧穿介质层、浮栅、介质层以及控制栅。
对闪存栅堆叠层进行刻蚀，可以得到一个或多个闪存栅极200，刻蚀方法例如可以是干法刻蚀。
在刻蚀形成闪存栅极200之后，可以对闪存栅极200进行再氧化（re-oxidation），从而在闪存栅极200表面形成一层较薄的氧化层，该氧化层有利于增强后续覆盖在闪存栅极200上的其他膜层（尤其是氮化硅层）的粘附力。
参考图3，沉积介质层201，该介质层201的材料例如是氧化硅，其沉积方法例如为化学气相沉积（CVD）。介质层201覆盖包括逻辑区域Ⅰ和闪存区域Ⅱ在内的整个半导体衬底表面。进一步而言，介质层201覆盖逻辑栅堆叠层10的顶部和侧壁，并覆盖闪存栅极200的顶部和侧壁。
结合图3和图4，对介质层201进行刻蚀，将覆盖在逻辑栅堆叠层10以及闪存栅极200顶部的介质层201去除，得到闪存偏移侧墙201a，该闪存偏移侧墙201a位于闪存栅极200的周围。该闪存偏移侧墙201a的刻蚀方法与常规侧墙的刻蚀方法相同，这里不再赘述。
作为一个非限制性的例子，闪存栅偏移侧墙201a的厚度为至
在形成闪存偏移侧墙201a之后，还可以在半导体衬底上形成掩膜层31，该掩膜层31例如可以是光刻胶层。掩膜层31在逻辑栅堆叠层10上方具有注入窗口，之后可以采用掩膜层31为掩膜，对逻辑栅堆叠层10进行离子注入。另外，也可以对闪存栅极200进行离子注入。
此外，在形成闪存栅偏移侧墙201a之后，还可以对闪存栅极200两侧的半导体衬底进行轻掺杂漏（LDD）离子注入。
参考图5，对逻辑栅堆叠层进行刻蚀，得到一个或多个逻辑栅极100。例如，可以通过常规的光刻、刻蚀的方法来形成逻辑栅极100。
在刻蚀形成逻辑栅极100之后，还可以对逻辑栅极100进行再氧化，从而在逻辑栅极100表面形成一层较薄的氧化层，该氧化层有利于增强后续覆盖在逻辑栅极100上的其他膜层（尤其是氮化硅层）的粘附力。
参考图6，在逻辑栅极100和闪存栅偏移侧墙201a的周围形成逻辑栅偏移侧墙101a。逻辑栅偏移侧墙101a的材料例如可以是氮化硅。
逻辑栅偏移侧墙101a的形成方法可以采用常规侧墙的形成工艺，例如，首先形成介质层，该介质层覆盖逻辑栅极100的顶部和侧壁、闪存栅极200的顶部、闪存栅偏移侧墙201a以及半导体衬底的表面；之后对形成的介质层进行刻蚀，将逻辑栅极100顶部、闪存栅极200顶部和半导体衬底表面上的介质层移除，而残留在逻辑栅极100周围和闪存栅偏移侧墙201a周围的介质层则构成了逻辑栅偏移侧墙101a。
作为一个非限制性的例子，逻辑栅偏移侧墙101a的厚度为至
在形成逻辑栅偏移侧墙101a之后，可以对逻辑栅极100两侧的半导体衬底进行LDD离子注入。在该LDD离子注入之后，还可以对半导体衬底进行尖峰退火（spike anneal）。
参考图7，形成覆盖逻辑区域Ⅰ和闪存区域Ⅱ的介质叠层，该介质叠层包括内层介质层202、覆盖内层介质层202的中层介质层203以及覆盖中层介质层203的外层介质层204。其中，中层介质层203和内层介质层202的材料彼此不同，外层介质层204和中层介质层203的材料彼此不同。作为一个非限制性的例子，内层介质层202的材料可以是氧化硅，中层介质层203的材料可以是氮化硅，外层介质层204的材料可以是氧化硅，也就是该介质叠层为ONO结构。作为一个非限制性的例子，内层介质层202的厚度为至中层介质层203的厚度为至外层介质层204的厚度为至
更加具体而言，该介质叠层覆盖逻辑栅极100的顶部、逻辑栅偏移侧墙101a、闪存栅极200的顶部以及半导体衬底的上表面。
参考图8，刻蚀移除覆盖在逻辑栅极100顶部和闪存栅极200顶部上的外层介质层，该刻蚀步骤同时针对逻辑区域Ⅰ和闪存区域Ⅱ。刻蚀之后，会有部分外层介质层残留，残留的外层介质层204a位于逻辑栅极100和闪存栅极200侧壁的中层介质层203周围。
参考图9，将逻辑区域Ⅰ内残留的外层介质层204a去除。作为一个优选的实施例，可以在闪存区域Ⅱ覆盖掩膜层32，该掩膜层32例如可以是光刻胶层；之后以掩膜层32为保护层，采用湿法刻蚀逻辑区域Ⅰ内残留的外层介质层204a去除，由于掩膜层32的保护作用，因此闪存区域Ⅱ内残留的外层介质层204a得以保留。之后，可以将该掩膜层32去除。
参考图10，刻蚀去除覆盖在逻辑栅极100顶部和闪存栅极200顶部的中层介质层和内层介质层。刻蚀之后，在逻辑区域Ⅰ内逻辑栅偏移侧墙101a周围形成逻辑栅侧墙，该逻辑栅侧墙包括残留的中层介质层203a和内层介质层202a；在闪存区域Ⅱ内逻辑栅偏移侧墙101a周围形成闪存栅侧墙，该闪存栅侧墙包括残留的外层介质层204a、中层介质层203a和内层介质层202a。
在刻蚀形成逻辑栅侧墙和闪存栅侧墙之后，还可以继续进行后续工艺步骤，例如进行逻辑器件的N+和P+离子注入，以在逻辑栅极100两侧的半导体衬底中形成逻辑器件的源区、漏区等等；还可以进行闪存器件的N+和P+离子注入，以在闪存栅极200两侧的半导体衬底中形成闪存器件的源区、漏区等等。
需要说明的是，在刻蚀去除逻辑栅极100顶部和闪存栅极200顶部的中层介质层和内层介质层时，会同时刻蚀掉闪存区域Ⅱ内残留的外层介质层204a的一部分，因此，对比图10和图9，刻蚀之后，闪存区域Ⅱ内残留的外层介质层204a仅覆盖在残留的中层介质层203a的底部部分周围。
由上，在同一个工艺流程中，同时在逻辑栅极100和闪存栅极200周围形成了侧墙。其中，逻辑栅极100周围的侧墙包括：位于逻辑栅极100周围的逻辑栅偏移侧墙101a、逻辑栅偏移侧墙101a周围残留的内层介质层202a以及残留的内层介质层202a周围残留的中层介质层203a；闪存栅极200周围的侧墙包括：位于闪存栅极200周围的闪存栅偏移侧墙201a、位于闪存栅偏移侧墙201周围的逻辑栅偏移侧墙101a、逻辑栅偏移侧墙101a周围残留的内层介质层202a、残留的内层介质层202a周围残留的中层介质层203a以及残留的中层介质层203a周围残留的外层介质层204a。
仍然参考图10，本实施例形成的嵌入逻辑式闪存器件包括：半导体衬底，该半导体衬底包括逻辑区域Ⅰ和闪存区域Ⅱ，该逻辑区域Ⅰ上形成有逻辑栅极100，该闪存区域Ⅱ上形成有闪存栅极200；闪存栅偏移侧墙201a，包围在闪存栅极200周围；逻辑栅偏移侧墙101a，包围在逻辑栅极100周围和闪存栅偏移侧墙201a周围；逻辑栅侧墙，包围在逻辑区域Ⅰ内的逻辑栅偏移侧墙101a周围，该逻辑栅侧墙包括残留的内层介质层202a以及中层介质层203a，该残留的中层介质层203a包围在残留的内层介质层202a周围；闪存栅侧墙，包围在闪存区域Ⅱ内的逻辑栅偏移侧墙101a周围，该闪存栅侧墙包括残留的内层介质层202a、中层介质层203a和外层介质层204a，该残留的中层介质层202a包围在所述残留的内层介质层202a周围，该残留的外层介质层204a包围在残留的中层介质层203a的周围。
本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。
Claims (17)
1.一种嵌入逻辑式闪存器件的侧墙形成方法，其特征在于，包括：
提供半导体衬底，该半导体衬底包括逻辑区域和闪存区域，该逻辑区域上形成有逻辑栅堆叠层，该闪存区域上形成有闪存栅堆叠层；
刻蚀所述闪存栅堆叠层以形成闪存栅极，并在所述闪存栅极周围形成闪存栅偏移侧墙；
刻蚀所述逻辑栅堆叠层以形成逻辑栅极，并在所述逻辑栅极周围和闪存栅偏移侧墙周围形成逻辑栅偏移侧墙；
形成覆盖所述逻辑区域和闪存区域的介质叠层，该介质叠层包括内层介质层、位于该内层介质层上的中层介质层以及位于该中层介质层上的外层介质层，其中，该中层介质层和内层介质层的材料不同，该外层介质层和中层介质层的材料不同；
刻蚀所述介质叠层，以在所述逻辑区域内的逻辑栅偏移侧墙周围形成逻辑栅侧墙，以及在所述闪存区域内的逻辑栅偏移侧墙周围形成闪存栅侧墙，其中，该逻辑栅侧墙包括残留的内层介质层和中层介质层，该闪存栅侧墙包括残留的内层介质层、中层介质层和外层介质层。
2.根据权利要求1所述的嵌入逻辑式闪存器件的侧墙形成方法，其特征在于，刻蚀所述介质叠层，以在所述逻辑区域内的逻辑栅偏移侧墙周围形成逻辑栅侧墙，以及在所述闪存区域内的逻辑栅偏移侧墙周围形成闪存栅侧墙包括：
刻蚀去除覆盖在所述逻辑栅极顶部和闪存栅极顶部上的外层介质层；
将所述逻辑区域内残留的外层介质层去除，保留所述闪存区域内残留的外层介质层；
刻蚀去除覆盖在所述逻辑栅极顶部和闪存栅极顶部的中层介质层和内层介质层。
3.根据权利要求1所述的嵌入逻辑式闪存器件的侧墙形成方法，其特征在于，采用如下方法将所述逻辑区域内逻辑栅偏移侧墙周围残留的外层介质层去除：
在所述闪存区域覆盖掩膜层；
以所述掩膜层为保护层，采用湿法刻蚀将所述逻辑区域内残留的外层介质层去除。
4.根据权利要求1至3中任一项所述的嵌入逻辑式闪存器件的侧墙形成方法，其特征在于，所述内层介质层的材料为氧化硅，所述中层介质层的材料为氮化硅，所述外层介质层的材料为氧化硅。
5.根据权利要求1所述的嵌入逻辑式闪存器件的侧墙形成方法，其特征在于，所述闪存栅偏移侧墙的厚度为至
6.根据权利要求1所述的嵌入逻辑式闪存器件的侧墙形成方法，其特征在于，所述逻辑栅偏移侧墙的厚度为至
7.根据权利要求1所述的嵌入逻辑式闪存器件的侧墙形成方法，其特征在于，所述内层介质层的厚度为至所述中层介质层的厚度为至所述外层介质层的厚度为至
8.根据权利要求1所述的嵌入逻辑式闪存器件的侧墙形成方法，其特征在于，在形成所述闪存栅偏移侧墙之前，还包括：对所述闪存栅极进行再氧化。
9.根据权利要求1所述的嵌入逻辑式闪存器件的侧墙形成方法，其特征在于，在形成所述闪存栅偏移侧墙之后，还包括：对所述闪存栅极两侧的半导体衬底进行LDD离子注入。
10.根据权利要求1所述的嵌入逻辑式闪存器件的侧墙形成方法，其特征在于，在形成所述逻辑栅偏移侧墙之前，还包括：对所述逻辑栅极进行再氧化。
11.根据权利要求1所述的嵌入逻辑式闪存器件的侧墙形成方法，其特征在于，在形成所述逻辑栅偏移侧墙之后，还包括：对所述逻辑栅极两侧的半导体衬底进行LDD离子注入。
12.根据权利要求11所述的嵌入逻辑式闪存器件的侧墙形成方法，其特征在于，对所述逻辑栅极两侧的半导体衬底进行LDD离子注入之后，还包括：对所述半导体衬底进行尖峰退火。
13.一种嵌入逻辑式闪存器件，其特征在于，包括：
半导体衬底，该半导体衬底包括逻辑区域和闪存区域，该逻辑区域上形成有逻辑栅极，该闪存区域上形成有闪存栅极；
闪存栅偏移侧墙，包围在所述闪存栅极周围；
逻辑栅偏移侧墙，包围在所述逻辑栅极周围和闪存栅偏移侧墙周围；
逻辑栅侧墙，包围在所述逻辑区域内的逻辑栅偏移侧墙周围，该逻辑栅侧墙包括残留的内层介质层以及中层介质层，该残留的中层介质层包围在所述残留的内层介质层周围；
闪存栅侧墙，包围在所述闪存区域内的逻辑栅偏移侧墙周围，该闪存栅侧墙包括残留的内层介质层、中层介质层和外层介质层，该残留的中层介质层包围在所述残留的内层介质层周围，该残留的外层介质层包围在所述残留的中层介质层的周围。
14.根据权利要求13所述的嵌入逻辑式闪存器件，其特征在于，所述内层介质层的材料为氧化硅，所述中层介质层的材料为氮化硅，所述外层介质层的材料为氧化硅。
15.根据权利要求13所述的嵌入逻辑式闪存器件，其特征在于，所述闪存栅偏移侧墙的厚度为至
16.根据权利要求13所述的嵌入逻辑式闪存器件，其特征在于，所述逻辑栅偏移侧墙的厚度为至
17.根据权利要求13所述的嵌入逻辑式闪存器件，其特征在于，所述内层介质层的厚度为至所述中层介质层的厚度为至所述外层介质层的厚度为至
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410071745.7A CN104882412B (zh) | 2014-02-28 | 2014-02-28 | 嵌入逻辑式闪存器件及其侧墙形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410071745.7A CN104882412B (zh) | 2014-02-28 | 2014-02-28 | 嵌入逻辑式闪存器件及其侧墙形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104882412A true CN104882412A (zh) | 2015-09-02 |
| CN104882412B CN104882412B (zh) | 2018-02-13 |
Family
ID=53949852
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410071745.7A Active CN104882412B (zh) | 2014-02-28 | 2014-02-28 | 嵌入逻辑式闪存器件及其侧墙形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104882412B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060163678A1 (en) * | 2003-10-23 | 2006-07-27 | Fujitsu Limited | Semiconductor device and method for manufacturing semiconductor device |
| US20090065845A1 (en) * | 2007-09-11 | 2009-03-12 | Samsung Electronics Co., Ltd. | Embedded semiconductor device and method of manufacturing an embedded semiconductor device |
| CN103187368A (zh) * | 2011-12-31 | 2013-07-03 | 中芯国际集成电路制造(上海)有限公司 | 嵌入式闪存中晶体管的形成方法 |
| US20130277728A1 (en) * | 2012-04-20 | 2013-10-24 | United Microelectronics Corporation | Semiconductor chip and fabricating method thereof |
-
2014
- 2014-02-28 CN CN201410071745.7A patent/CN104882412B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060163678A1 (en) * | 2003-10-23 | 2006-07-27 | Fujitsu Limited | Semiconductor device and method for manufacturing semiconductor device |
| US20090065845A1 (en) * | 2007-09-11 | 2009-03-12 | Samsung Electronics Co., Ltd. | Embedded semiconductor device and method of manufacturing an embedded semiconductor device |
| CN103187368A (zh) * | 2011-12-31 | 2013-07-03 | 中芯国际集成电路制造(上海)有限公司 | 嵌入式闪存中晶体管的形成方法 |
| US20130277728A1 (en) * | 2012-04-20 | 2013-10-24 | United Microelectronics Corporation | Semiconductor chip and fabricating method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104882412B (zh) | 2018-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9129996B2 (en) | Non-volatile memory (NVM) cell and high-K and metal gate transistor integration | |
| US9786755B2 (en) | Process for producing, from an SOI and in particular an FDSOI type substrate, transistors having gate oxides of different thicknesses, and corresponding integrated circuit | |
| JP2009049338A (ja) | 半導体装置及びその製造方法 | |
| US11239109B2 (en) | Semiconductor memory having reduced interference between bit lines and word lines | |
| US20120021583A1 (en) | Semiconductor process | |
| CN104409518A (zh) | 薄膜晶体管及其制备方法 | |
| CN103681846A (zh) | 半导体装置及其制造方法 | |
| US7411245B2 (en) | Spacer barrier structure to prevent spacer voids and method for forming the same | |
| US7393746B2 (en) | Post-silicide spacer removal | |
| US8450199B2 (en) | Integrating diverse transistors on the same wafer | |
| CN104882412A (zh) | 嵌入逻辑式闪存器件及其侧墙形成方法 | |
| US8389356B2 (en) | Flash cell with floating gate transistors formed using spacer technology | |
| US9236481B1 (en) | Semiconductor device and methods of forming fins and gates with ultraviolet curing | |
| EP3327752B1 (en) | A semiconductor device and manufacturing method thereof | |
| US9287376B1 (en) | Method of manufacturing a gate trench with thick bottom oxide | |
| US9006090B2 (en) | Method for forming shielded gate of MOSFET | |
| KR100429873B1 (ko) | 모스 트랜지스터 및 그 형성방법 | |
| US20070004138A1 (en) | Method of manufacturing flash memory device | |
| KR20080033130A (ko) | 실리사이드 공정 전에 스페이서 제거 | |
| CN109817625B (zh) | 一种字线多晶硅阻挡氧化层及其制造方法 | |
| US20080268607A1 (en) | Method of Fabricating Semiconductor Device | |
| CN102983173A (zh) | 具有槽型结构的应变nmosfet及其制作方法 | |
| CN110504163B (zh) | 侧墙结构的制造方法、侧墙结构及半导体器件 | |
| US20160218014A1 (en) | Semiconductor device and method of manufacturing the same | |
| CN101488478B (zh) | 用于保护多晶和衬底表面的集成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| EXSB | Decision made by sipo to initiate substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |