CN104881507B - 修复电路中的保持时间违例的方法和装置 - Google Patents

修复电路中的保持时间违例的方法和装置 Download PDF

Info

Publication number
CN104881507B
CN104881507B CN201410072528.XA CN201410072528A CN104881507B CN 104881507 B CN104881507 B CN 104881507B CN 201410072528 A CN201410072528 A CN 201410072528A CN 104881507 B CN104881507 B CN 104881507B
Authority
CN
China
Prior art keywords
node
retention time
circuit
region
fault
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201410072528.XA
Other languages
English (en)
Other versions
CN104881507A (zh
Inventor
牛佳
李继峰
戴红卫
宋羽芸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Core Usa Second LLC
GlobalFoundries Inc
Original Assignee
GlobalFoundries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Inc filed Critical GlobalFoundries Inc
Priority to CN201410072528.XA priority Critical patent/CN104881507B/zh
Priority to US14/633,477 priority patent/US9727684B2/en
Publication of CN104881507A publication Critical patent/CN104881507A/zh
Application granted granted Critical
Publication of CN104881507B publication Critical patent/CN104881507B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/12—Timing analysis or timing optimisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
    • G06F30/3312—Timing analysis
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G06F30/3323—Design verification, e.g. functional simulation or model checking using formal methods, e.g. equivalence checking or property checking
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level

Abstract

本发明公开了一种修复电路中的保持时间违例的方法和装置。所述方法包括：创建所述电路的拓扑图，该拓扑图中的支路表示所述电路中发生保持时间违例的信号路径，所述支路上的节点表示所述信号路径上发生保持时间违例的元件的端口；将所述电路划分为多个区域；根据所述拓扑图中的所述节点对应的区域的电路元件密度，选择性地在所述节点对应的区域中放置保持时间校正元件以修复其保持时间违例。通过所述方法和装置，可以避免在电路元件密度过大的区域插入新的元件，并且不需要移动已经布置在电路中的元件及其输入/输出管脚，从而避免因为元件/管脚的移动而产生新的时序违例。

Description

修复电路中的保持时间违例的方法和装置
技术领域
本发明涉及电路设计领域，更具体地涉及一种修复电路中的保持时间违例的方法和装置。
背景技术
在设计电路（例如集成电路等）时，在完成了该电路的各种元件（例如各种门电路和各种标准单元）的放置和布线之后，对该电路进行时序分析，以检查该电路是否存在时序违例。所述时序违例包括建立时间违例（setup time violation）、保持时间违例（holdtime violation）等。建立时间是指在时钟沿到达门电路之前，该门电路的输入端口处的数据应当保持稳定的时间。如果该门电路的输入端口处的数据保持稳定的时间小于要求的建立时间，则发生建立时间违例，这将导致当时钟沿到达该门电路时，所述数据不能正确地输入该门电路。如本领域公知的，可以利用建立时间余量（setup slack）来判断是否发生建立时间违例。具体地，当建立时间余量小于0时，可以确定发生建立时间违例。保持时间是指在时钟沿到达门电路之后，该门电路的输入端口处的数据应当保持稳定的时间。如果在时钟沿到达门电路之后该门电路的输入端口处的数据保持稳定的时间小于要求的保持时间，则发生保持时间违例，这也将导致所述数据不能正确地输入该门电路。如本领域公知的，可以利用保持时间余量（hold slack）来判断是否发生保持时间违例。具体地，当保持时间余量小于0时，可以确定发生保持时间违例。当发生上述任一种时序违例时，需要修复该时序违例，以使得电路能够正常工作。
通常，在电路设计的最后阶段，即，在放置并固定了所有元件及其输入/输出管脚，并且修复了建立时间违例和其他时序违例之后，修复保持时间违例。在传统的保持时间违例修复方法中，找出电路中发生保持时间违例的元件，并且在该元件处插入延迟元件，以修复该保持时间违例。然而，传统的保持时间违例修复方法存在若干问题。首先，随着电路的规模和复杂度增大，电路包含大量元件，使得电路中的某些区域的元件密度非常大，而且，在这样的区域中，制造工艺导致的元件特性变化（variation）的影响也比较大，因此可能出现大量的保持时间违例。如果为了修复保持时间违例而在这些区域中插入延迟元件，会导致这些区域的元件密度进一步增大，并且使电路元件的布线发生拥塞。此外，传统的保持时间修复方法往往需要移动已经放置好的元件和/或其输入/输出管脚，使得容易产生新的时序违例。
发明内容
为了解决上述问题，本发明的一个目的是提供一种修复电路中的保持时间违例的方法和装置，其能够修复电路中的保持时间违例，同时避免出现新的时序违例，并且避免由于修复保持时间违例而使电路过于拥挤。
根据本发明的一个方面，提供了一种修复电路中的保持时间违例的方法，包括：创建所述电路的拓扑图，该拓扑图中的支路表示所述电路中发生保持时间违例的信号路径，所述支路上的节点表示所述信号路径上发生保持时间违例的元件的端口；将所述电路划分为多个区域；根据所述拓扑图中的所述节点对应的区域的电路元件密度，选择性地在所述节点对应的区域中放置保持时间校正元件以修复其保持时间违例。
根据本发明的另一个方面，提供了一种修复电路中的保持时间违例的装置，包括：拓扑图创建设备，被配置为创建所述电路的拓扑图，该拓扑图中的支路表示所述电路中发生保持时间违例的信号路径，所述支路上的节点表示所述信号路径上发生保持时间违例的元件的端口；电路划分设备，被配置为将所述电路划分为多个区域；违例修复设备，被配置为根据所述拓扑图中的节点对应的区域的电路元件密度，选择性地在所述节点对应的区域中放置保持时间校正元件以修复其保持时间违例。
在根据本发明上述方面的方法和装置中，可以根据电路中发生保持时间违例的元件所在的区域的电路元件密度，确定是否在该元件处插入保持时间校正元件（例如延迟元件）以修复该保持时间违例。这样，可以避免在电路元件密度过大的区域插入新的元件，并且避免布线拥塞。而且，根据本发明上述方面的方法和装置不需要移动已经放置在电路中的元件及其输入/输出管脚，从而避免因为元件/管脚的移动而产生新的时序违例。
附图说明
通过结合附图对本公开示例性实施方式进行更详细的描述，本公开的上述以及其它目的、特征和优势将变得更加明显，其中，在本公开示例性实施方式中，相同的参考标号通常代表相同部件。
图1示出了适于用来实现本发明实施方式的示例性计算机系统/服务器12的框图。
图2示出了根据本发明实施例的修复电路中的保持时间违例的方法的流程图。
图3示例性地示出了根据本发明实施例的电路的有向无环图（DAG）。
图4示出了根据本发明实施例的通过将电路划分为三个区域产生的瓦片图的示例。
图5A和5B示意性地示出了根据本发明实施例的两种类型的保持时间校正元件链。
图6示出了根据本发明实施例的修复电路中的保持时间违例的方法的框图。
图7示意性地示出了图6所示的违例修复设备的结构。
具体实施方式
下面将参照附图更详细地描述本公开的优选实施方式。虽然附图中显示了本公开的优选实施方式，然而应该理解，可以以各种形式实现本公开而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了使本公开更加透彻和完整，并且能够将本公开的范围完整地传达给本领域的技术人员。
图1示出了适于用来实现本发明实施方式的示例性计算机系统/服务器12的框图。图1显示的计算机系统/服务器12仅仅是一个示例，不应对本发明实施例的功能和使用范围带来任何限制。
如图1所示，计算机系统/服务器12以通用计算设备的形式表现。计算机系统/服务器12的组件可以包括但不限于：一个或者多个处理器或者处理单元16，系统存储器28，连接不同系统组件（包括系统存储器28和处理单元16）的总线18。
总线18表示几类总线结构中的一种或多种，包括存储器总线或者存储器控制器，外围总线，图形加速端口，处理器或者使用多种总线结构中的任意总线结构的局域总线。举例来说，这些体系结构包括但不限于工业标准体系结构（ISA）总线，微通道体系结构（MAC）总线，增强型ISA总线、视频电子标准协会（VESA）局域总线以及外围组件互连（PCI）总线。
计算机系统/服务器12典型地包括多种计算机系统可读介质。这些介质可以是任何能够被计算机系统/服务器12访问的可用介质，包括易失性和非易失性介质，可移动的和不可移动的介质。
系统存储器28可以包括易失性存储器形式的计算机系统可读介质，例如随机存取存储器（RAM）30和/或高速缓存存储器32。计算机系统/服务器12可以进一步包括其它可移动/不可移动的、易失性/非易失性计算机系统存储介质。仅作为举例，存储系统34可以用于读写不可移动的、非易失性磁介质（图1未显示，通常称为“硬盘驱动器”）。尽管图1中未示出，可以提供用于对可移动非易失性磁盘（例如“软盘”）读写的磁盘驱动器，以及对可移动非易失性光盘（例如CD-ROM,DVD-ROM或者其它光介质）读写的光盘驱动器。在这些情况下，每个驱动器可以通过一个或者多个数据介质接口与总线18相连。存储器28可以包括至少一个程序产品，该程序产品具有一组（例如至少一个）程序模块，这些程序模块被配置以执行本发明各实施例的功能。
具有一组（至少一个）程序模块42的程序/实用工具40，可以存储在例如存储器28中，这样的程序模块42包括——但不限于——操作系统、一个或者多个应用程序、其它程序模块以及程序数据，这些示例中的每一个或某种组合中可能包括网络环境的实现。程序模块42通常执行本发明所描述的实施例中的功能和/或方法。
计算机系统/服务器12也可以与一个或多个外部设备14（例如键盘、指向设备、显示器24等）通信，还可与一个或者多个使得用户能与该计算机系统/服务器12交互的设备通信，和/或与使得该计算机系统/服务器12能与一个或多个其它计算设备进行通信的任何设备（例如网卡，调制解调器等等）通信。这种通信可以通过输入/输出（I/O）接口22进行。并且，计算机系统/服务器12还可以通过网络适配器20与一个或者多个网络（例如局域网（LAN），广域网（WAN）和/或公共网络，例如因特网）通信。如图所示，网络适配器20通过总线18与计算机系统/服务器12的其它模块通信。应当明白，尽管图中未示出，可以结合计算机系统/服务器12使用其它硬件和/或软件模块，包括但不限于：微代码、设备驱动器、冗余处理单元、外部磁盘驱动阵列、RAID系统、磁带驱动器以及数据备份存储系统等。
下面，将参照附图来描述根据本发明实施例的修复电路中的保持时间违例的方法和装置。
首先，参照图2来描述根据本发明实施例的修复电路中的保持时间违例的方法。
如图2所示，在步骤S201中，创建所述电路的拓扑图，该拓扑图中的支路表示所述电路中发生保持时间违例的信号路径，所述支路上的节点表示所述信号路径上发生保持时间违例的元件的端口（例如输入端口或输出端口）。
通常，设计人员使用各种元件来设计电路（例如集成电路）。所述元件可以包括各种时序单元（例如知识产权（IP）核、寄存器等）以及各种组合单元（例如与门、非门等）。在时序单元之间可以形成一条或多条信号路径。例如，当一个时序单元的输出端口（在本说明书中，与输出管脚可互换地使用）直接地或者经由一个或多个组合单元连接到另一个时序单元的输入端口（在本说明书中，与输入管脚可互换地使用）时，在这两个时序单元之间形成信号路径。当电路工作时，信号从时序电路的输出端口沿着信号路径流到另一个时序电路的输入端口，从而实现设计的功能。当对电路进行分析时，可以根据电路的拓扑，找出电路中的所有信号路径以及这些信号路径上的所有元件。
此外，如上文所述，在电路设计后期，可以针对电路的每个信号路径，计算该信号路径上的各个元件的输入端口和输出端口处的保持时间余量，从而根据该保持时间余量来确定在所述信号路径上是否发生保持时间违例。在信号路径上发生保持时间违例意味着在该信号路径上的所有元件处（即，其输入端口和输出端口处）都发生保持时间违例。这样，可以找出电路中所有发生保持时间违例的信号路径以及该信号路径上的所有元件（即发生保持时间违例的元件）。应当注意，当多条发生时间违例的信号路径经过一个输入端口或输出端口，并且针对所述多条路径分别计算的该端口处的保持时间余量存在多个不同的值时，可以将绝对值最大的值（其对应于最严重的保持时间违例）作为该端口处的保持时间余量。
然后，可以根据电路中发生保持时间违例的各条信号路径、以及这些信号路径上发生保持时间违例的元件，创建该电路的拓扑图。在本发明的实施例中，所述拓扑图可以是有向无环图（DAG），并且在下文中，以DAG为例来进行描述。DAG中的支路表示电路中发生保持时间违例的信号路径，所述支路上的节点表示所述信号路径上发生保持时间违例的元件的输入端口或输出端口。创建电路的DAG的方法是本领域公知的，在这里不再赘述。图3示例性地示出了根据本发明实施例的电路的DAG。在该示例中，电路包括时序电路（IP核和寄存器）以及组合电路（非门和与门），该IP核的输出端口分别经由不同的组合电路与各个寄存器的输入端口连接，从而形成多条信号路径，在这些信号路径上（其各个元件处）发生了保持时间违例。在图3中，为了便于描述，将该DAG中的各个节点命名为A、B、C、…、X、Y、Z，并且在各个节点旁边标注的数字表示该节点处的保持时间余量（例如以毫秒为单位），如上文所述，保持时间余量为负表示该节点对应的端口处发生了保持时间违例。应当认识到，所述拓扑图不限于DAG，在其他实施例中，可以使用其他形式的拓扑图。此外，在其他实施例中，除了发生保持时间违例的信号路径及其元件以外，所建立的拓扑图也可以包括电路中的没有发生保持时间违例的信号路径及其元件。
应当注意，当在电路的某个元件的输入端口或输出端口处发生保持时间违例时，出于某些原因，可能不允许修复该输入端口或输出端口处的保持时间违例。例如，如果对该输入端口或输出端口处的保持时间违例的修复操作会使得在电路中发生新的时序违例（尤其是建立时间违例），则不允许在该输入端口或输出端口处修复保持时间违例。在本发明的实施例中，对于DAG中的每个节点（其对应于发生保持时间违例的元件的输入端口或输出端口），可以根据该节点处的建立时间余量（通常为正值）和保持时间余量（负值）来确定是否允许在该节点处修复保持时间违例。例如，可以设置参数SetupSlack+V1*HoldSlack，其中SetupSlack是该节点处的建立时间余量，V1是经验值（例如3），HoldSlack是该节点处的保持时间余量，所述建立时间余量和保持时间余量可以使用本领域公知的方法获得。当该参数小于0时，这意味着该节点处的建立时间余量不够大，在这种情况下，如果在该节点处修复保持时间违例，则可能导致出现新的建立时间违例，因此不应当在该节点处修复保持时间违例，反之，如果该参数不小于0，则说明建立时间余量足够大，可以在该节点处修复保持时间违例。可以对DAG中的所有节点计算上述参数，以确定不允许修复保持时间违例的节点（为便于描述，以下称为不可修复节点），并且在DAG图中将不可修复节点标识出。在图3所示的DAG示例中，假设节点B、U、V、Z为不可修复节点，因此例如用“X○”标识出。
返回图2，在步骤S202中，将所述电路划分为多个区域。
具体地，可以按照任何适当的方式将所述电路划分为多个区域（或称为瓦片（tile）），从而产生所述电路的瓦片图。图4示意性地示出了根据本发明实施例的通过将电路划分为三个区域（瓦片）而产生的瓦片图的示例。为简单起见，在图4中没有画出具体的电路元件。应当注意，所述区域的形状不限于矩形，而是可以是任意形状，并且每个区域的大小也可以根据需要灵活地选择。通过划分电路，可以确定在步骤S201中创建的DAG中的各个节点所在的电路区域。
然后，可以计算每个区域（瓦片）的电路元件密度。例如，可以计算在每个区域内放置的所有电路元件占据的面积（即，所有电路元件映射到该区域所在平面上的面积）与该区域的总面积之比，作为该区域的电路元件密度。这样，可以确定该电路的DAG中的各个节点对应的区域的电路元件密度。应当注意，如果某个区域（瓦片）由于某些限制而不能放置任何元件或者不能增加任何元件时，则可以将该区域的电路元件密度设置为无穷大，以避免在随后的修复操作中在该区域插入新的元件。
返回图2，在步骤S203中，根据所述DAG中的节点对应的区域的电路元件密度，选择性地在所述节点对应的区域中放置保持时间校正元件以修复其保持时间违例。例如，可以将所述节点对应的区域的电路元件密度与密度阈值进行比较，并且响应于所述节点对应的区域的电路元件密度没有超过该密度阈值，在所述节点对应的区域中放置保持时间校正元件以修复其保持时间违例。
具体地，首先，可以建立节点列表，该节点列表包括所述DAG中可修复其保持时间违例的所有节点（为便于描述，以下称为可修复节点），其中，可以根据节点列表中的各个可修复节点的输入路径数量（即，从DAG的各个支路的起始节点到达该可修复节点的不同路径数量）数量和输出路径数量（即，从该可修复节点到DAG的各个支路的最后的节点的不同路径数量）以及保持时间余量，对节点列表中的各个节点进行排序。例如，可以计算各个可修复节点的输入路径数量和输出路径数量的乘积，并且按照乘积从大到小的顺序将各个可修复节点排序，其中，如果两个或多个可修复节点的输入路径数量和输出路径数量的乘积相等，则可以按照所述两个或多个可修复节点的保持时间余量的绝对值从大到小（即，从保持时间违例程度严重到保持时间违例轻微）的顺序将这些节点排序，如果两个可修复节点的保持时间余量相同，则可以任意地将它们排序。在图3所示的示例中，节点A的输入路径（即从IP核的输出管脚到节点A的路径）只有一条，节点A的输出路径（即，从节点A到各个寄存器的输入管脚的路径）有8条，即，路径A-C-D-E-F-G、A-C-D-E-F-H、A-I-X-J-K-L、A-I-X-J-K-M、A-N-O-P-Q-K-L、A-N-O-P-Q-K-M、A-N-S-Y-T-Z-U和A-N-S-Y-T-Z-V，因此节点A的输入路径数量和输出路径数量的乘积为8。类似地，可以确定其他节点的输入路径数量和输出路径数量的乘积，并且按照上文所述的方式，根据所述乘积以及保持时间余量将各个节点排序。在本发明的实施例中，所述节点列表还可以包括DAG中的不可修复节点，在这种情况下，可以将不可修复节点排在所有可修复节点之后，也可以不将其与可修复节点一起排序，并且在所述不可修复节点之间，可以按照上文所述的方式排序，也可以不进行排序。在其他实施例中，所述节点列表可以不包括所述不可修复节点。
所建立的节点列表可以根据实际需要而采用任何适当的形式。例如，对于图3所示的DAG，可以按照上文所述的方式，建立如下表1所示的节点列表，其中，斜体字母表示的节点是对应的区域的电路元件密度超过密度阈值的节点：
表1
在表1中，使用各个节点的输入路径数量与输出路径数量的乘积作为各个节点的序号，其中序号大的节点在后续操作中将先被处理。对于序号相同的两个或多个节点，按照保持时间余量的绝对值的大小从左向右排列这些节点，使用节点的位置表示其顺序，其中左侧的节点在后续操作中将先被处理。此外，在表1中，不可修复节点位于与可修复节点不同的栏中，以表示排序在可修复节点之后。应当认识到，表1只是示例性的，也可以采用其他形式的节点表。例如，可以按照上述排序方式，简单地建立以下节点队列：A-R-K-O-P-Q-N-W-S-Y-T-L-M-C-D-E-F-I-X-J-G-H-B-Z-U-V。
在建立节点列表之后，可以按照节点列表中的各个节点的顺序，根据所述各个节点对应的区域的电路元件密度，选择性地在所述各个节点对应的区域中处放置保持时间校正元件以修复其保持时间违例。
具体地，可以按照节点列表中的每个节点的顺序，将每个节点对应的区域的电路元件密度与密度阈值进行比较。所述密度阈值可以是根据设计需要和/或其他因素灵活选择的值。当节点列表中的某个节点对应的区域的电路元件密度超过所述密度阈值时，这意味着该节点对应的区域的元件密度过大，因此不在该区域中插入新的元件以修复该节点处的保持时间违例。反之，当节点列表中的某个节点对应的区域的电路元件密度不超过所述密度阈值时，这意味着该节点对应的区域存在较大的空闲空间，因此可以在该区域中插入保持时间校正元件以修复该节点处的保持时间违例。所述保持时间校正元件可以是能够引入时间延迟的任何种类的元件，例如本领域公知的缓冲器或延迟元件。由于每种保持时间校正元件能够引入的时间延迟量是已知的，因此，可以根据该节点处的保持时间余量与每种时延元件能够引入的时间延迟量，确定最终插入的保持时间校正元件的种类和数量，然后，将该保持时间校正元件插入到该节点对应的区域中，从而修复该节点处的保持时间违例。使用保持时间校正元件校正节点处的保持时间违例的具体方式是本领域公知的，在这里省略其详细描述。在对该节点执行了所述修复操作之后，可以从节点列表中删除该节点（即修复了保持时间违例的节点）以及与该节点处于相同信号路径上的所有节点。进行该删除操作的原因是：当在所述节点对应的区域中通过插入保持时间校正元件而修复了保持时间违例时，与所述节点处于相同信号路径上的所有节点的保持时间余量都会发生变化，因此不应当基于原来的保持时间余量对这些节点进行保持时间违例修复。
下面结合图3所示的例子来描述该修复操作。在图3所示的例子中，按照各个节点的顺序，首先确定节点A对应的区域的电路元件密度是否超过密度阈值，得到肯定的结果，因此不在节点A对应的区域中放置保持时间校正元件以修复其保持时间违例。接下来，检查节点R对应的区域的电路元件密度是否超过密度阈值，得到肯定的结果，因此不在节点R对应的区域中放置保持时间校正元件以修复其保持时间违例。接下来，由于节点K对应的区域的电路元件密度没有超过密度阈值，因此，在节点K对应的区域中插入保持时间校正元件来修复其保持时间违例。然后，可以从节点列表中删除节点K以及与节点K处于相同信号路径上的节点，即节点A、I、X、J、L、M、N、O、P、Q、B、W。通过该删除操作获得表2所示的节点列表。
表2
然后，对于表2所示的节点列表中的节点K之后的其他可修复节点，重复上述操作，直到检查了节点列表中的所有可修复节点为止。对于图3所示的例子，在对于节点列表中的所有可修复节点执行了上述操作之后，可以获得下表3所示的节点列表。
表3
可以看到，表3中的节点均为不可修复节点或者对应的区域的元件密度超过密度阈值的可修复节点。
在完成上述操作之后，对于节点列表中剩余的每个可修复节点（其为对应的区域的电路元件密度超过所述密度阈值的可修复节点），可以找出在该节点对应的区域周围的、电路元件密度没有超过所述密度阈值的区域（为便于描述，以下称为替代区域），并且通过在该替代区域中，而不是该节点对应的区域中，插入如下所述的保持时间校正元件链来修复该节点处的保持时间违例。
具体地，可以在与所述剩余的可修复节点对应的区域的距离不超过预设的距离阈值的区域中，找出电路元件密度不超过所述密度阈值的一个区域作为所述替代区域。所述距离阈值可以根据电路的实际情况灵活地设定，使得所述替代区域与所述剩余的可修复节点对应的区域直接相邻或者间隔一个或多个区域。
然后，可以在所选择的替代区域中插入至少一个保持时间校正元件（例如延迟元件）来修复该节点处的保持时间违例。由于所插入的保持时间校正元件与该节点之间存在的一定的距离，因此，除了保持时间校正元件以外，还需要在该节点和保持时间校正元件之间插入至少一个驱动元件（例如缓冲元件），用于将所述至少一个保持时间校正元件连接到所述节点，并且驱动所述至少一个保持时间校正元件以使其能够工作。这样，所述至少一个保持时间校正元件和至少一个驱动元件形成保持时间校正元件链。
在本发明的实施例中，可以使用两种类型的保持时间校正元件链，即图5A所示的大延迟型保持时间校正元件链以及图5B所示的低变化型保持时间校正元件链。如图5A和5B所示，这两种类型的保持时间校正元件链包括具有至少一个保持时间校正元件的保持时间校正元件组以及具有至少一个驱动元件的驱动元件组。图5A所示的大延迟型保持时间校正元件链中的每个保持时间校正元件能够引入的时间延迟大，因此只需要较少的保持时间校正元件来引入所需的时间延迟量，从而占据的空间小，然而，由于制造工艺等导致的保持时间校正元件的特性变化对电路的影响较大，因此容易引起新的时序违例（例如建立时间违例）。图5B所示的低变化型保持时间校正元件链中的每个保持时间校正元件能够引入的时间延迟小，因此需要较多的保持时间校正元件来引入所需的时间延迟量，从而占据的空间大，然而，由于制造工艺等导致的保持时间校正元件的特性变化对电路的影响较小，因此不容易引起新的时序违例。
当要插入保持时间校正元件链以修复某个剩余的可修复节点的保持时间违例时，可以根据该节点处的建立时间余量和保持时间余量，选择要插入的保持时间校正元件链的类型。例如，可以设置参数SetupSlack+V2*HoldSlack，其中V2是大于V1的经验值，例如5。对于该可修复节点，可以计算该参数的值，如果该参数大于0，这意味着建立时间余量足够大，即使保持时间校正元件的特性变化对电路的影响较大，也不容易引起新的时序违例，因此可以选择大延迟型保持时间校正元件链以减小占据的空间，反之，如果该参数小于0，这意味建立时间余量不够大，因此可以选择低变化型保持时间校正元件链以避免引起新的时序违例。然后，可以根据该可修复节点处的保持时间余量以及所述替代区域与该可修复节点对应的区域之间的距离，确定保持时间校正元件链中的保持时间校正元件的数量和驱动元件的数量，并且将由此确定的保持时间校正元件链插入所述替代区域，以修复所述可修复节点处的保持时间违例。然后，同样，从节点列表中删除与修复了保持时间违例的该可修复节点以及与其处于相同的信号路径上的所有节点，并且对于节点列表中的剩余可修复节点重复上述操作，直到对于节点列表中的所有可修复节点都执行了上述操作为止。
这样，利用根据本发明实施例的上述方法，可以修复电路中的保持时间违例，而不会在电路元件密度过大的区域插入新的元件，也不会导致布线的拥塞。此外，上述方法不需要移动已经放置在电路中的元件及其输入/输出管脚，从而避免因为元件/管脚的移动而产生新的时序违例。
应当注意，由于在上述方法中删除了某些节点而没有对其执行保持时间违例的修复，因此即使经过上述操作，在电路中可能仍然存在保持时间违例。在这种情况下，可以对电路重新进行时序分析，并且在确定发生保持时间违例时再次利用上述方法修复所述保持时间违例。然而，相对于传统方法，只需要将根据本发明实施例的方法重复较少的次数。
前面已经参考附图描述了实现本发明的方法的各个实施例。本领域技术人员可以理解的是，上述方法既可以以软件方式实现，也可以以硬件方式实现，或者通过软件与硬件相结合的方式实现。并且，本领域技术人员可以理解，通过以软件、硬件或者软硬件相结合的方式实现上述方法中的各个步骤，可以提供一种基于相同发明构思的修复电路中的保持时间违例的装置。即使该装置在硬件结构上与通用处理设备相同，由于其中所包含的软件的作用，使得该装置表现出区别于通用处理设备的特性，从而形成本发明的实施例的装置。本发明中所述装置包括若干单元或模块，所述单元或模块被配置为执行相应步骤。本领域的所述技术人员通过阅读本说明书可以理解如何编写程序实现所述单元或模块执行的动作。
下面将参考附图6具体描述根据本发明的实施例的修复电路中的保持时间违例的装置。由于所述装置与方法基于相同的发明构思，因此其中相同或相应的实现细节同样适用于与上述方法对应的装置，由于其在上文中已经进行了详细和完整的描述，因此在下文中可能不再进行赘述。
如图6所示，根据本发明的实施例的修复电路中的保持时间违例的装置600可以包括拓扑图创建设备601、电路划分设备602和违例修复设备603。
拓扑图创建设备601可以创建所述电路的拓扑图，该拓扑图中的支路表示所述电路中发生保持时间违例的信号路径，所述支路上的节点表示所述信号路径上的所有元件（即，发生保持时间违例的元件）的端口（例如输入端口或输出端口）。如上文所述，在本发明的实施例中，所述拓扑图可以是DAG。在其他实施例中，所述拓扑图也可以是其他类型的拓扑图。拓扑图创建设备601可以按照上文所述的方式创建所述电路的拓扑图，在这里不再赘述。在其他实施例中，除了发生保持时间违例的信号路径及其元件以外，所建立的拓扑图也可以包括电路中的没有发生保持时间违例的信号路径及其元件。
电路划分设备602可以将所述电路划分为多个区域。具体地，电路划分设备602可以按照任何适当的方式将所述电路划分为多个区域（瓦片），从而产生所述电路的瓦片图。所述区域可以是任意形状，并且每个区域的大小也可以根据需要灵活地选择。由此，可以确定拓扑图创建设备601创建的DAG中的各个节点所在的电路区域。此外，电路划分设备602还可以计算每个区域（瓦片）的电路元件密度。例如，电路划分设备602可以计算在每个区域内放置的所有电路元件占据的面积与该区域的总面积之比，作为该区域的电路元件密度。这样，电路划分设备602可以确定该电路的DAG中的各个节点对应的区域的电路元件密度。应当注意，如果某个区域（瓦片）由于某些限制而不能放置任何元件或者不能增加任何元件时，则电路划分设备602可以将该区域的电路元件密度设置为无穷大。
违例修复设备603可以根据所述DAG中的节点对应的区域的电路元件密度，选择性地在所述节点对应的区域中放置保持时间校正元件以修复其保持时间违例。例如，违例修复设备603可以将所述节点对应的区域的电路元件密度与密度阈值进行比较，并且响应于所述每个节点对应的区域的电路元件密度没有超过该密度阈值，在所述节点对应的区域中放置保持时间校正元件以修复其保持时间违例。
下面，将参照图7具体描述违例设备603。如图7所示，违例修复设备603可以包括列表建立单元6031和修复单元6032。
列表建立单元6031可以建立节点列表，该节点列表包括所述DAG中可修复其保持时间违例的所有节点（为便于描述，以下称为可修复节点），其中，可以根据节点列表中的各个可修复节点的输入路径数量和输出路径数量以及保持时间余量，对节点列表中的各个节点进行排序。列表建立单元6031可以按照上文所述的方式来执行这一排序操作，在这里省略其详细描述。所建立的节点列表可以根据实际需要而采用任何适当的形式。
在建立节点列表之后，修复单元6032可以按照节点列表中的各个节点的顺序，根据所述各个节点对应的区域的电路元件密度，选择性地在所述各个节点对应的区域中放置保持时间校正元件以修复其保持时间违例。具体地，修复单元6032可以按照节点列表中的每个节点的顺序，将每个节点对应的区域的电路元件密度与上文所述的密度阈值进行比较。当节点列表中的某个节点对应的区域的电路元件密度超过所述密度阈值时，修复单元6032不在该区域中插入新的元件以修复该节点处的保持时间违例。反之，当节点列表中的某个节点对应的区域的电路元件密度不超过所述密度阈值时，修复单元6032可以在该区域中插入保持时间校正元件以修复该节点处的保持时间违例。所述保持时间校正元件可以是能够引入时间延迟的任何种类的元件，例如本领域公知的缓冲器或延迟元件。由于每种保持时间校正元件能够引入的时间延迟量是已知的，因此，违例修复设备603可以根据该节点处的保持时间余量与每种时延元件能够引入的时间延迟量，确定最终插入的保持时间校正元件的种类和数量，然后，将该保持时间校正元件插入到该节点对应的区域中，从而修复该节点处的保持时间违例。修复单元6032使用保持时间校正元件校正节点处的保持时间违例的具体方式是本领域公知的，在这里省略其详细描述。在对该节点执行了所述修复操作之后，修复单元6032可以从节点列表中删除该节点（即修复了保持时间违例的节点）以及与该节点处于相同信号路径上的所有节点。
在完成上述操作之后，对于节点列表中剩余的每个可修复节点（其为对应的区域的电路元件密度超过所述密度阈值的可修复节点），修复单元6032可以找出在该可修复节点对应的区域周围的、电路元件密度没有超过所述密度阈值的区域（即上述替代区域），并且通过在该替代区域中，而不是该可修复节点对应的区域中，插入保持时间校正元件链来修复该可修复节点处的保持时间违例。如上文所述，所述保持时间校正元件链包括放置在所述替代区域中的至少一个保持时间校正元件以及将所述至少一个保持时间校正元件连接到所述可修复节点的至少一个驱动元件。具体地，修复单元6032可以根据该可修复节点处的建立时间余量和保持时间余量，选择要插入的保持时间校正元件链的类型。例如，修复单元6032可以在参数SetupSlack+V2*HoldSlack大于0时选择上文所述的大延迟型保持时间校正元件链以减小占据的空间，而在该参数小于0选择低变化型保持时间校正元件链以避免引起新的时序违例。然后，修复单元6032可以确定保持时间校正元件链中的保持时间校正元件的数量和驱动元件的数量，并且将所确定的保持时间校正元件链插入所述替代区域。接下来，修复单元6032可以从节点列表中删除与修复了保持时间违例的该可修复节点以及与其处于相同的信号路径上的所有节点，并且对于节点列表中的剩余可修复节点重复上述操作，直到对于节点列表中的所有可修复节点都执行了上述操作为止。
这样，利用根据本发明实施例的上述装置，可以修复电路中的保持时间违例，同时避免在电路元件密度过大的区域插入更多的元件以及避免布线的拥塞。此外，上述装置不需要移动已经放置在电路中的元件及其输入/输出管脚，从而可以避免因为元件/管脚的移动而产生新的时序违例。
在利用上述装置对电路进行了一次保持时间违例修复操作之后，如上文所述，可以对电路重新进行时序分析，并且在确定发生保持时间违例时再次利用上述装置修复所述保持时间违例，直到电路中不再发生保持时间违例为止。
应当认识到，上文所述的根据本发明实施例的方法和装置只是说明性的，而非限制性的，本领域技术人员可以对其进行适当的修改和改变，而不背离本发明的范围。例如，尽管在上文中先执行步骤S201，然后执行步骤S202，但这不是限制性的，也可以先执行步骤S202，再执行步骤S201。
本发明可以是系统、方法和/或计算机程序产品。计算机程序产品可以包括计算机可读存储介质，其上载有用于使处理器实现本发明的各个方面的计算机可读程序指令。
计算机可读存储介质可以是可以保持和存储由指令执行设备使用的指令的有形设备。计算机可读存储介质例如可以是――但不限于――电存储设备、磁存储设备、光存储设备、电磁存储设备、半导体存储设备或者上述的任意合适的组合。计算机可读存储介质的更具体的例子（非穷举的列表）包括：便携式计算机盘、硬盘、随机存取存储器（RAM）、只读存储器（ROM）、可擦式可编程只读存储器（EPROM或闪存）、静态随机存取存储器（SRAM）、便携式压缩盘只读存储器（CD-ROM）、数字多功能盘（DVD）、记忆棒、软盘、机械编码设备、例如其上存储有指令的打孔卡或凹槽内凸起结构、以及上述的任意合适的组合。这里所使用的计算机可读存储介质不被解释为瞬时信号本身，诸如无线电波或者其他自由传播的电磁波、通过波导或其他传输媒介传播的电磁波（例如，通过光纤电缆的光脉冲）、或者通过电线传输的电信号。
这里所描述的计算机可读程序指令可以从计算机可读存储介质下载到各个计算/处理设备，或者通过网络、例如因特网、局域网、广域网和/或无线网下载到外部计算机或外部存储设备。网络可以包括铜传输电缆、光纤传输、无线传输、路由器、防火墙、交换机、网关计算机和/或边缘服务器。每个计算/处理设备中的网络适配卡或者网络接口从网络接收计算机可读程序指令，并转发该计算机可读程序指令，以供存储在各个计算/处理设备中的计算机可读存储介质中。
用于执行本发明操作的计算机程序指令可以是汇编指令、指令集架构（ISA）指令、机器指令、机器相关指令、微代码、固件指令、状态设置数据、或者以一种或多种编程语言的任意组合编写的源代码或目标代码，所述编程语言包括面向对象的编程语言—诸如Smalltalk、C++等，以及常规的过程式编程语言—诸如“C”语言或类似的编程语言。计算机可读程序指令可以完全地在用户计算机上执行、部分地在用户计算机上执行、作为一个独立的软件包执行、部分在用户计算机上部分在远程计算机上执行、或者完全在远程计算机或服务器上执行。在涉及远程计算机的情形中，远程计算机可以通过任意种类的网络—包括局域网(LAN)或广域网(WAN)—连接到用户计算机，或者，可以连接到外部计算机（例如利用因特网服务提供商来通过因特网连接）。在一些实施例中，通过利用计算机可读程序指令的状态信息来个性化定制电子电路，例如可编程逻辑电路、现场可编程门阵列（FPGA）或可编程逻辑阵列（PLA），该电子电路可以执行计算机可读程序指令，从而实现本发明的各个方面。
这里参照根据本发明实施例的方法、装置（系统）和计算机程序产品的流程图和/或框图描述了本发明的各个方面。应当理解，流程图和/或框图的每个方框以及流程图和/或框图中各方框的组合，都可以由计算机可读程序指令实现。
这些计算机可读程序指令可以提供给通用计算机、专用计算机或其它可编程数据处理装置的处理器，从而生产出一种机器，使得这些指令在通过计算机或其它可编程数据处理装置的处理器执行时，产生了实现流程图和/或框图中的一个或多个方框中规定的功能/动作的装置。也可以把这些计算机可读程序指令存储在计算机可读存储介质中，这些指令使得计算机、可编程数据处理装置和/或其他设备以特定方式工作，从而，存储有指令的计算机可读介质则包括一个制造品，其包括实现流程图和/或框图中的一个或多个方框中规定的功能/动作的各个方面的指令。
也可以把计算机可读程序指令加载到计算机、其它可编程数据处理装置、或其它设备上，使得在计算机、其它可编程数据处理装置或其它设备上执行一系列操作步骤，以产生计算机实现的过程，从而使得在计算机、其它可编程数据处理装置、或其它设备上执行的指令实现流程图和/或框图中的一个或多个方框中规定的功能/动作。
附图中的流程图和框图显示了根据本发明的多个实施例的系统、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段或指令的一部分，所述模块、程序段或指令的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。在有些作为替换的实现中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个连续的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合，可以用执行规定的功能或动作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。
以上已经描述了本发明的各实施例，上述说明是示例性的，并非穷尽性的，并且也不限于所披露的各实施例。在不偏离所说明的各实施例的范围和精神的情况下，对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。本文中所用术语的选择，旨在最好地解释各实施例的原理、实际应用或对市场中的技术的技术改进，或者使本技术领域的其它普通技术人员能理解本文披露的各实施例。

Claims (10)

1.一种修复电路中的保持时间违例的方法，包括：
创建所述电路的拓扑图，该拓扑图中的支路表示所述电路中发生保持时间违例的信号路径，所述支路上的节点表示所述信号路径上发生保持时间违例的元件的端口；
将所述电路划分为多个区域；
根据所述拓扑图中的所述节点对应的区域的电路元件密度，选择性地在所述节点对应的区域中放置保持时间校正元件以修复其保持时间违例；
其中，所述根据所述拓扑图中的各个所述节点对应的区域的电路元件密度，选择性地在所述各个节点对应的区域中放置保持时间校正元件以修复其保持时间违例包括：
将所述节点对应的区域的电路元件密度与密度阈值进行比较；以及
响应于所述节点对应的区域的电路元件密度没有超过该密度阈值，在所述节点对应的区域中放置保持时间校正元件以修复其保持时间违例。
2.如权利要求1所述的方法，其中，所述根据所述拓扑图中的所述节点对应的区域的电路元件密度，选择性地在所述节点对应的区域中放置保持时间校正元件以修复其保持时间违例包括：
建立节点列表，该节点列表包括所述拓扑图中可修复其保持时间违例的所有节点，其中，根据节点列表中的各个节点的输入路径和输出路径的数量以及保持时间余量，对节点列表中的各个节点进行排序；
按照节点列表中的各个节点的顺序，根据节点列表中的各个节点对应的区域的电路元件密度，选择性地在所述各个节点对应的区域中放置保持时间校正元件以修复其保持时间违例。
3.如权利要求2所述的方法，其中，所述根据所述拓扑图中的所述节点对应的区域的电路元件密度，选择性地在所述节点对应的区域中放置保持时间校正元件以修复其保持时间违例还包括：
从节点列表中删除修复了保持时间违例的节点以及与该节点处于相同信号路径上的节点。
4.如权利要求3所述的方法，其中，所述根据所述拓扑图中的所述节点对应的区域的电路元件密度，选择性地在所述节点对应的区域中放置保持时间校正元件以修复其保持时间违例还包括：
对于节点列表中的可修复其保持时间违例的剩余节点，选择在该剩余节点对应的区域周围的、电路元件密度没有超过所述密度阈值的区域；
在所选择的区域中放置保持时间校正元件链以修复所述剩余节点处的保持时间违例，所述保持时间校正元件链包括放置在所选择的区域中的至少一个保持时间校正元件以及将所述至少一个保持时间校正元件连接到所述剩余节点的至少一个驱动元件。
5.如权利要求4所述的方法，其中，所述在所选择的区域中放置保持时间校正元件链以修复所述剩余节点处的保持时间违例包括：
根据所述剩余节点处的建立时间余量和保持时间余量，选择所述保持时间校正元件链的类型，以及
在所选择的区域中放置具有所选择的类型的保持时间校正元件链以修复所述剩余节点处的保持时间违例。
6.一种修复电路中的保持时间违例的装置，包括：
拓扑图创建设备，被配置为创建所述电路的拓扑图，该拓扑图中的支路表示所述电路中发生保持时间违例的信号路径，所述支路上的节点表示所述信号路径上发生保持时间违例的元件的端口；
电路划分设备，被配置为将所述电路划分为多个区域；
违例修复设备，被配置为根据所述拓扑图中的节点对应的区域的电路元件密度，选择性地在所述节点对应的区域中放置保持时间校正元件以修复其保持时间违例；
其中，所述违例修复设备被配置为将所述节点对应的区域的电路元件密度与密度阈值进行比较，并且响应于所述节点对应的区域的电路元件密度没有超过该密度阈值，在所述节点对应的区域中放置保持时间校正元件以修复其保持时间违例。
7.如权利要求6所述的装置，其中，所述违例修复设备包括：
列表建立单元，被配置为建立节点列表，该节点列表包括所述拓扑图中可修复其保持时间违例的所有节点，其中，根据节点列表中的各个节点的输入路径和输出路径的数量以及保持时间余量，对节点列表中的各个节点进行排序；
修复单元，被配置为按照节点列表中的各个节点的顺序，根据节点列表中的各个节点对应的区域的电路元件密度，选择性地在所述各个节点对应的区域中放置保持时间校正元件以修复其保持时间违例。
8.如权利要求7所述的装置，其中，所述修复单元还被配置为从节点列表中删除修复了保持时间违例的节点以及与该节点处于相同信号路径上的节点。
9.如权利要求8所述的装置，其中，所述修复单元还被配置为对于节点列表中的可修复其保持时间违例的剩余节点，选择在该剩余节点对应的区域周围的、电路元件密度没有超过所述密度阈值的区域，并且在所选择的区域中放置保持时间校正元件链以修复所述剩余节点处的保持时间违例，所述保持时间校正元件链包括放置在所选择的区域中的至少一个保持时间校正元件以及将所述至少一个保持时间校正元件连接到所述剩余节点的至少一个驱动元件。
10.如权利要求9所述的装置，其中，所述修复单元被配置为按照以下方式在所选择的区域中放置保持时间校正元件链以修复所述每个节点处的保持时间违例：根据所述剩余节点处的建立时间余量和保持时间余量，选择所述保持时间校正元件链的类型，以及在所选择的区域中放置具有所选择的类型的保持时间校正元件链以修复所述剩余节点处的保持时间违例。
CN201410072528.XA 2014-02-28 2014-02-28 修复电路中的保持时间违例的方法和装置 Expired - Fee Related CN104881507B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201410072528.XA CN104881507B (zh) 2014-02-28 2014-02-28 修复电路中的保持时间违例的方法和装置
US14/633,477 US9727684B2 (en) 2014-02-28 2015-02-27 Method and apparatus for physical-aware hold violation fixing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410072528.XA CN104881507B (zh) 2014-02-28 2014-02-28 修复电路中的保持时间违例的方法和装置

Publications (2)

Publication Number Publication Date
CN104881507A CN104881507A (zh) 2015-09-02
CN104881507B true CN104881507B (zh) 2018-01-19

Family

ID=53949000

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410072528.XA Expired - Fee Related CN104881507B (zh) 2014-02-28 2014-02-28 修复电路中的保持时间违例的方法和装置

Country Status (2)

Country Link
US (1) US9727684B2 (zh)
CN (1) CN104881507B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105787213B (zh) * 2016-04-01 2019-02-05 中国人民解放军国防科学技术大学 一种保持时间违反的修复方法
CN108009055B (zh) * 2016-10-31 2020-05-12 深圳市中兴微电子技术有限公司 一种修复保持时间违例的方法和装置
CN108983870B (zh) * 2017-05-31 2021-12-28 深圳市中兴微电子技术有限公司 一种时间修复方法和装置
US10318699B1 (en) * 2017-06-13 2019-06-11 Xilinx, Inc. Fixing hold time violations using hold time budgets and slacks of setup times
CN107862132B (zh) * 2017-11-06 2020-11-27 电子科技大学 一种用于电路近似计算的自动化节点删除方法
CN110377922B (zh) * 2018-04-12 2023-06-30 龙芯中科技术股份有限公司 保持时间违例修复方法、装置及设备
CN109829474B (zh) * 2018-12-27 2020-12-22 北京邮电大学 一种电路图识别方法
CN110111020B (zh) * 2019-05-16 2021-03-02 天津飞腾信息技术有限公司 基于自动评估建立时间余量的保持时间修复方法、系统及介质
CN110598235B (zh) * 2019-06-25 2023-04-18 眸芯科技（上海）有限公司 芯片设计中修复时序违例的方法及系统
US11836425B2 (en) * 2020-02-18 2023-12-05 Synopsys, Inc. Engineering change orders with consideration of adversely affected constraints
CN111931453A (zh) * 2020-07-15 2020-11-13 深圳市紫光同创电子有限公司 数据路径的修复方法、fpga电路、fpga电路设计装置
CN111931452A (zh) * 2020-07-15 2020-11-13 深圳市紫光同创电子有限公司 数据路径的修复方法、fpga电路、fpga电路设计装置
CN112232005B (zh) * 2020-09-25 2023-03-28 山东云海国创云计算装备产业创新中心有限公司 一种保持时间违例修复方法、系统、设备及存储介质
CN112131810B (zh) * 2020-09-29 2024-03-22 飞腾信息技术有限公司 建立时间违例修复方法、装置、电子设备及可读存储介质
CN112270156B (zh) * 2020-10-21 2021-10-12 成都海光集成电路设计有限公司 一种时序分析方法、装置、电子设备及存储介质
CN114861578B (zh) * 2022-07-05 2022-10-11 飞腾信息技术有限公司 保持时间违例修复方法、装置、设备及存储介质
CN115017846B (zh) * 2022-07-15 2022-11-18 飞腾信息技术有限公司 基于接口的时序修复方法、设备及介质
CN116681011B (zh) * 2023-08-03 2023-11-07 飞腾信息技术有限公司 时间违例修复方法、装置、计算机设备及存储介质
CN117131825B (zh) * 2023-10-27 2024-01-30 中科亿海微电子科技（苏州）有限公司 一种基于建立时间的修复布线方法及装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6550044B1 (en) * 2001-06-19 2003-04-15 Lsi Logic Corporation Method in integrating clock tree synthesis and timing optimization for an integrated circuit design
CN1985257A (zh) * 2004-05-28 2007-06-20 高通股份有限公司 用于修改电路设计中的保持时间违反的方法和设备
CN101241523A (zh) * 2008-03-10 2008-08-13 清华大学 全芯片互连线功耗最优的布局阶段缓冲器规划方法
CN103164585A (zh) * 2013-03-29 2013-06-19 龙芯中科技术有限公司 缓冲器的插入方法及装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5896299A (en) * 1995-10-13 1999-04-20 Vlsi Technology, Inc. Method and a system for fixing hold time violations in hierarchical designs
US6546531B1 (en) * 2000-10-06 2003-04-08 Sun Microsystems, Inc. Automatic delay element insertion system for addressing holdtime problems
JP4237434B2 (ja) 2001-11-26 2009-03-11 富士通マイクロエレクトロニクス株式会社 集積回路のホールドタイムエラー修正方法及びその修正プログラム
US7191416B2 (en) * 2003-01-27 2007-03-13 Stmicroelectronics Limited System and method for modifying integrated circuit hold times
US7137081B2 (en) 2003-12-17 2006-11-14 International Business Machines Corporation Method and apparatus for performing density-biased buffer insertion in an integrated circuit design
US7620920B2 (en) * 2004-07-02 2009-11-17 Hewlett-Packard Development Company, L.P. Time separated signals
US7454730B1 (en) * 2005-12-02 2008-11-18 Sun Microsystems, Inc. Repeater insertion for concurrent setup time and hold time violations
US8332793B2 (en) * 2006-05-18 2012-12-11 Otrsotech, Llc Methods and systems for placement and routing
US7590957B2 (en) 2006-08-24 2009-09-15 Lsi Corporation Method and apparatus for fixing best case hold time violations in an integrated circuit design
US7996812B2 (en) * 2008-08-14 2011-08-09 International Business Machines Corporation Method of minimizing early-mode violations causing minimum impact to a chip design
JP5148434B2 (ja) * 2008-09-22 2013-02-20 ルネサスエレクトロニクス株式会社 ホールドタイムエラーの収束方法、収束装置、及び収束プログラム
US8316340B2 (en) 2009-07-13 2012-11-20 Taiwan Semiconductor Manufacturing Company, Ltd. Fixing full-chip violations using flip-flops
US8316334B2 (en) 2010-02-04 2012-11-20 Qualcomm Incorporated Segment and bipartite graph based apparatus and method to address hold violations in static timing
CN102467582B (zh) * 2010-10-29 2014-08-13 国际商业机器公司 一种集成电路设计中优化连线约束的方法和系统
US8347250B2 (en) 2010-12-22 2013-01-01 Advanced Micro Devices, Inc. Method and apparatus for addressing and improving holds in logic networks
US8473887B2 (en) * 2011-03-16 2013-06-25 Oracle America, Inc. Event scheduler for an electrical circuit design to account for hold time violations
US9171112B2 (en) * 2012-12-07 2015-10-27 Synopsys, Inc. Semiconductor hold time fixing

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6550044B1 (en) * 2001-06-19 2003-04-15 Lsi Logic Corporation Method in integrating clock tree synthesis and timing optimization for an integrated circuit design
CN1985257A (zh) * 2004-05-28 2007-06-20 高通股份有限公司 用于修改电路设计中的保持时间违反的方法和设备
CN101241523A (zh) * 2008-03-10 2008-08-13 清华大学 全芯片互连线功耗最优的布局阶段缓冲器规划方法
CN103164585A (zh) * 2013-03-29 2013-06-19 龙芯中科技术有限公司 缓冲器的插入方法及装置

Also Published As

Publication number Publication date
US20150248520A1 (en) 2015-09-03
US9727684B2 (en) 2017-08-08
CN104881507A (zh) 2015-09-02

Similar Documents

Publication Publication Date Title
CN104881507B (zh) 修复电路中的保持时间违例的方法和装置
US20150220674A1 (en) Detailed Placement with Search and Repair
US9171124B2 (en) Parasitic extraction in an integrated circuit with multi-patterning requirements
US20120137263A1 (en) Timing closure in chip design
US10803224B2 (en) Propagating constants of structured soft blocks while preserving the relative placement structure
US10726187B2 (en) Self-aligned double patterning-aware routing in chip manufacturing
CN107209793A (zh) 具有用于3d集成电路的折叠块及复制引脚的知识产权块设计
CN109388813B (zh) 一种构建用于集成电路设计的时钟树的方法及装置
US9684751B2 (en) Slack redistribution for additional power recovery
US8316334B2 (en) Segment and bipartite graph based apparatus and method to address hold violations in static timing
CN116542212A (zh) 使用自动焊接和自动克隆的电路中的连接的交互式布线
CN104951290B (zh) 优化软件的方法和设备
JP2013045318A (ja) フロアプラン作成情報生成方法、フロアプラン作成情報生成プログラム、フロアプラン作成情報生成装置、フロアプラン最適化方法、フロアプラン最適化プログラム及びフロアプラン最適化装置。
US10733354B2 (en) System and method employing three-dimensional (3D) emulation of in-kerf optical macros
US10146902B2 (en) Sharing global route topologies in detailed routing
JP4017583B2 (ja) 半導体集積回路の設計データの回路表示方法
US20180076803A1 (en) Clock-distribution device of ic and method for arranging clock-distribution device
US8151232B2 (en) Repeater driven routing methodology
US10839122B1 (en) Automatic layer trait generation and promotion cost computation
US9563736B2 (en) Placement aware functional engineering change order extraction
US10296695B1 (en) Method, system, and computer program product for implementing track patterns for electronic circuit designs
US8527923B1 (en) System, method, and computer program product for hierarchical formal hardware verification of floating-point division and/or square root algorithmic designs using automatic sequential equivalence checking
US10169511B2 (en) Method to synthesize a cross bar switch in a highly congested environment
US10007751B2 (en) Use of net-based target congestion ratios in global routing
JP2010283703A (ja) 対地間トラヒック推定方法、対地間トラヒック推定装置およびプログラム

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20171207

Address after: Grand Cayman, Cayman Islands

Applicant after: GLOBALFOUNDRIES INC.

Address before: American New York

Applicant before: Core USA second LLC

Effective date of registration: 20171207

Address after: American New York

Applicant after: Core USA second LLC

Address before: New York grams of Armand

Applicant before: International Business Machines Corp.

GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20180119

Termination date: 20190228