CN104871142B - 用于存储器的整形码 - Google Patents

用于存储器的整形码 Download PDF

Info

Publication number
CN104871142B
CN104871142B CN201380065908.4A CN201380065908A CN104871142B CN 104871142 B CN104871142 B CN 104871142B CN 201380065908 A CN201380065908 A CN 201380065908A CN 104871142 B CN104871142 B CN 104871142B
Authority
CN
China
Prior art keywords
digit
shaping
data
style
received
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201380065908.4A
Other languages
English (en)
Other versions
CN104871142A (zh
Inventor
钱德拉·C·瓦拉纳西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN104871142A publication Critical patent/CN104871142A/zh
Application granted granted Critical
Publication of CN104871142B publication Critical patent/CN104871142B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1072—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in multilevel memories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
    • G06F11/1016—Error in accessing a memory location, i.e. addressing error
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50016—Marginal testing, e.g. race, voltage or current testing of retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5002—Characteristic

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明提供与用于存储器的整形码相关联的设备及方法。一种实例性设备包括：存储器单元阵列；及整形组件，其耦合到所述阵列且经配置以根据所接收数字样式到整形数字样式的映射来编码若干个所接收数字样式中的每一者。所接收数字样式到整形数字样式的所述映射遵守整形约束，所述整形约束将所述整形数字样式的经允许具有特定数字值的连续数字的量限制为最高量。

Description

用于存储器的整形码
技术领域
本发明一般来说涉及半导体存储器设备及方法，且更特定来说涉及用于存储器的整形码。
背景技术
存储器装置通常提供为计算机或其它电子装置中的内部半导体集成电路。存在包含易失性及非易失性存储器的许多不同类型的存储器。易失性存储器可需要电力来维持其数据(例如，用户数据、错误数据等)且包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)及同步动态随机存取存储器(SDRAM)以及其它。非易失性存储器可通过在未供电时保持所存储数据而提供永久数据且可包含NAND快闪存储器、NOR快闪存储器、只读存储器(ROM)、电可擦除可编程ROM(EEPROM)、可擦除可编程ROM(EPROM)及电阻可变存储器，例如相变随机存取存储器(PCRAM)、电阻式随机存取存储器(RRAM)及磁阻式随机存取存储器(MRAM)以及其它。
存储器作为易失性及非易失性数据存储器用于宽广范围的电子应用。非易失性存储器(例如，NAND快闪存储器、NOR快闪存储器等)可用于例如膝上型计算机、固态驱动器(SSD)、便携式存储器条、数字相机、蜂窝式电话、便携式音乐播放器(例如MP3播放器、电影播放器)的便携式电子装置及其它电子装置中。存储器单元可布置成阵列，其中阵列被用于存储器装置中。
一些存储器单元基于其经受的编程及/或擦除循环的数量而展现磨损。也就是说，存储器单元性能可随着重复使用而降级。例如，降级可导致例如降低的数据保持的问题。
附图说明
图1是根据本发明的若干个实施例的呈包含经配置以实施用于存储器的整形码的至少一个存储器系统的计算系统形式的设备的框图。
图2是包括可根据本发明的若干个实施例操作的存储器单元阵列的存储器的一部分的示意图。
图3图解说明与根据本发明的若干个实施例编程存储器单元相关联的图式。
图4图解说明根据本发明的若干个实施例的所接收数字样式与整形数字样式之间的映射。
图5A是图解说明与根据现有技术经编程的存储器单元相关联的所存储数字样式的比例的图式。
图5B是图解说明与根据图4中所展示的映射经编程的存储器单元相关联的所存储数字样式的比例的图式。
图6A是根据本发明的若干个实施例的与用于存储器的整形码相关联的设备的一部分的框图。
图6B是根据本发明的若干个实施例的与用于存储器的整形码相关联的设备的一部分的框图。
具体实施方式
一种实例性设备包括：存储器单元阵列；及整形组件，其耦合到所述阵列且经配置以根据所接收数字样式到整形数字样式的映射来编码若干个所接收数字样式中的每一者。所接收数字样式到整形数字样式的所述映射遵守整形约束，所述整形约束将经允许具有特定数字值的所述整形数字样式的连续数字的量限制为最高量。
本发明的若干个实施例可包含可使经编程数据状态朝向对应于较低阈值电压电平的那些数据状态偏斜(与现有方法相比此可提供经改进的数据保持以及其它益处)的编码过程。经改进的数据保持可(例如)增加存储器装置的有用寿命以及其它益处。
在本发明的以下实施方式中，参考形成本发明的一部分的随附图式，且在随附图式中以图解说明的方式展示可如何实践本发明的一或多个实施例。充分详细地描述这些实施例以使得所属领域的技术人员能够实践本发明的实施例，且将理解，可在不背离本发明的范围的情况下利用其它实施例且可做出过程、电及/或结构改变。如本文中所使用，标志符“M”及“N”(特定来说关于图式中的参考编号)指示可包含如此标记的若干个特定特征。如本文中所使用，“若干个”特定事物可是指一或多个此类事物(例如，若干个存储器装置可是指一或多个存储器装置)。
本文中的图遵循编号惯例，其中第一数字或前几个数字对应于图式图编号且剩余数字识别图式中的元件或组件。不同图之间的类似元件或组件可通过使用类似数字来识别。举例来说，在图1中110可指代元件“10”，且在图2中类似元件可指代为210。如将了解，可添加、交换及/或消除本文中的各种实施例中所展示的元件以便提供本发明的若干个额外实施例。另外，如将了解，图中所提供的元件的比例及相对比例尺打算图解说明本发明的特定实施例，且不应视为限制意义。
图1是根据本发明的若干个实施例的呈包含经配置以实施用于存储器的整形码的至少一个存储器系统104的计算系统100形式的设备的框图。如本文中所使用，存储器系统104、控制器108或存储器装置110还可单独被视为“设备”。存储器系统104可为固态驱动器(SSD)(例如)且可包含主机接口106、控制器108(例如，处理器及/或其它控制电路)及可称为存储器110的若干个存储器装置110。例如，存储器110可包括为存储器系统104提供存储容量的若干个固态存储器装置，例如NAND快闪装置。
控制器108可经由多个通道耦合到主机接口106及存储器110且可用以在存储器系统104与主机102之间传送数据。接口106可呈标准化接口形式。举例来说，当在计算系统100中使用存储器系统104来进行数据存储时，接口106可为串行高级技术附件(SATA)、高速外围组件互连(PCIe)或通用串行总线(USB)，以及其它连接器及接口。然而，一般来说，接口106可提供用于在存储器系统104与具有用于接口106的兼容接收器的主机102之间传递控制、地址、数据及其它信号的接口。
主机102可为例如个人膝上型计算机、桌上型计算机、数字相机、移动电话或存储器卡读取器的主机系统以及各种其它类型的主机。主机102可包含系统母板及/或底板且可包含若干个存储器存取装置(例如，若干个处理器)。主机102还可为例如其中存储器系统104为存储器装置(例如，具有裸片上控制器的存储器装置)的存储器控制器。
控制器108可与存储器110(在一些实施例中其可为单个裸片上的若干个存储器阵列)通信以控制数据读取、写入及擦除操作以及其它操作。作为实例，控制器108可在与对应于存储器110的一或多个裸片相同的裸片上或不同的裸片上。
尽管未具体图解说明，但控制器108针对将控制器108耦合到存储器110的每一通道可包含离散存储器通道控制器。控制器108可包含(举例来说)用于控制对存储器110的存取及/或用于促进主机102与存储器110之间的数据传送的呈硬件及/或固件(例如，一或多个集成电路)及/或软件形式的若干个组件。
如图1中所图解说明，控制器108可包含错误校正组件112(ECC编码器/解码器)及整形组件114(整形编码器/解码器)。错误校正组件112可包含(举例来说)例如包含博斯-乔赫里-霍克昆亨(BCH)错误校正电路及李德所罗门(Reed Solomon)错误校正电路的群组中的一者的代数错误校正电路以及其它类型的错误校正电路。整形组件114可包含(举例来说)经配置以根据所接收数字样式到整形数字样式的映射来编码所接收数字样式(例如，从主机102所接收且将写入到存储器110的数据)的电路，如本文中进一步所描述。整形组件114(例如，整形编码器及/或解码器)还可包含经配置以解码所接收数字样式(例如，已根据上述映射编码的从存储器110读取的数据)的电路。结合图4进一步描述实例性映射。尽管术语“位”(例如，二进制数字)用于本文中所描述的实例中，但实施例并不限于二进制数字系统。
错误校正组件112与整形组件114中的每一者可为例如专用集成电路(ASIC)的离散组件或可反映由未必具有与控制器108的其它部分分离的离散物理形式的控制器108内的电路所提供的功能性的组件。尽管在图1中图解说明为控制器108内的组件，但错误校正组件112与整形组件114中的每一者可在控制器108外部或具有位于控制器108内的若干个组件及位于控制器108外部的若干个组件。如图6A及6B中所图解说明，在若干个实施例中错误校正组件112及整形组件114可包括单独编码及解码组件。
存储器110可包含若干个存储器单元(例如，非易失性存储器单元)阵列。举例来说，阵列可为具有NAND架构的快闪阵列。然而，实施例不限于特定类型的存储器阵列或阵列架构。尽管本文中通常提及NAND架构中的浮动栅极类型快闪存储器单元，但实施例并不如此受限制。存储器单元可(例如)分组成包含若干个物理页的若干个块。若干个块可包含于存储器单元平面中且阵列可包含若干个平面。作为一个实例，存储器装置可经配置以存储每页8KB(千字节)用户数据、每块128页用户数据、每平面2048个块及每装置16个平面。
在操作中，举例来说，数据可作为数据页写入到存储器110及/或从存储器110读取。如此，数据页可称为存储器系统的数据传送大小。数据可以称为扇区(例如，主机扇区)的数据片段发送到主机(例如，主机102)/从所述主机发送。如此，数据扇区可称为主机的数据传送大小。
根据若干个实施例，控制器108可经配置以控制根据所接收位样式到整形位样式的映射来编码若干个所接收位样式中的每一者，其中所接收位样式到整形位样式的映射遵守整形约束，所述整形约束包含具有第一位值的整形位样式的连续位的最高量。控制器108还可控制将所述若干个经编码所接收位样式编程到存储器单元群组(例如，与存储器110相关联的存储器单元页)。如本文中进一步所描述，例如与均匀随机位样式相比，与经编码位样式相关联的整形约束可导致使对应于较低阈值电压(Vt)电平的经编程数据状态的比例偏斜。
图2是包括可根据本发明的若干个实施例操作的存储器单元阵列的存储器210的一部分的示意图。图2的实施例图解说明NAND架构非易失性存储器阵列。然而，本文中所描述的实施例不限于此实例。如图2中所展示，存储器阵列包含存取线(例如，字线205-1、...、205-N)及交叉的数据线(例如，局部位线207-1、207-2、207-3、...、207-M)。为了便于在数字环境中寻址，字线205-1、...、205-N的数目及局部位线207-1、207-2、207-3、...、207-M的数目可为2的某一幂(例如，256个字线乘以4,096个位线)。
存储器阵列包含NAND串209-1、209-2、209-3、...、209-M。每一NAND串包含非易失性存储器单元211-1、...、211-N，每一非易失性存储器单元以通信方式耦合到相应字线205-1、...、205-N。每一NAND串(及其构成存储器单元)也与局部位线207-1、207-2、207-3、...、207-M相关联。每一NAND串209-1、209-2、209-3、...、209-M的存储器单元211-1、...、211-N源极到漏极地串联耦合于源极选择栅极(SGS)(例如，场效晶体管(FET)213)与漏极选择栅极(SGD)(例如，FET 219)之间。每一源极选择栅极213经配置以响应于源极选择线217上的信号将相应NAND串选择性地耦合到共同源极223，而每一漏极选择栅极219经配置以响应于漏极选择线215上的信号将相应NAND串选择性地耦合到相应位线。
如图2中所图解说明的实施例中所展示，源极选择栅极213的源极耦合到共同源极线223。源极选择栅极213的漏极耦合到对应NAND串209-1的存储器单元211-1的源极。漏极选择栅极219的漏极在漏极触点221-1处耦合到对应NAND串209-1的位线207-1。漏极选择栅极219的源极耦合到对应NAND串209-1的最后存储器单元211-N(例如，浮动栅极晶体管)的漏极。
在若干个实施例中，非易失性存储器单元211-1、...、211-N的构造包含源极、漏极、浮动栅极或其它电荷存储结构及控制栅极。存储器单元211-1、...、211-N使其控制栅极分别耦合到字线205-1、...、205-N。NOR阵列架构将类似地布局，只是存储器单元串将并联耦合于选择栅极之间。此外，NOR架构可提供对阵列中的存储器单元的随机存取(例如，与对于NAND架构的基于页存取不同)。
在操作中，耦合到选定字线(例如，205-1、...、205-N)的若干个单元可一起写入及/或读取为群组。一起写入及/或读取的单元群组可称为单元页且可存储若干个数据页。例如，如下文与图3相关联地进一步描述，存储器单元211-1、...、211-N可为经配置以存储一个以上数字(例如，位)的数据的多电平单元。在一些此类实例中，每一多电平单元中所存储的位可对应于不同数据页。举例来说，2位单元的第一位可对应于第一数据页(例如，下部页)，且所述2位单元的第二位可对应于第二数据页(例如，上部页)。存储每单元两个以上位的单元可包括对应于下部数据页的第一位、对应于上部数据页的第二位及对应于一或多个中间数据页的一或多个额外位。耦合到特定字线且一起编程到相应数据状态的若干个单元可称为目标页。编程操作可包含将若干个编程脉冲(例如，16V到20V)施加到选定字线以便将耦合到所述选定字线的选定单元的阈值电压(Vt)增加到对应于目标数据状态的所期望电压电平。
读取操作可包含感测耦合到选定单元的位线的电压及/或电流改变以便确定选定单元的状态。读取操作可包含给位线预充电且在选定单元开始导电时感测放电。一种类型的读取操作包括将斜升读取信号施加到选定字线，且另一类型的读取操作包括将多个离散读取信号施加到选定字线以确定单元的状态。
图3图解说明与根据本发明的若干个实施例编程存储器单元相关联的图式。在此实例中，存储器单元为3位存储器单元，其中每一单元可编程到八个数据状态(例如，L1到L8)中的一者，所述数据状态各自指示不同3位所存储位样式(例如，111、011、001、101、100、000、010及110)。在若干个实施例中，3位所存储位样式中的位中的每一者对应于不同数据页。例如，最低有效位(LSB)(图3中展示为方框中的最右位)可贡献于第一数据页(例如，下部数据页)，中间位可贡献于第二数据页(例如，中间数据页)，且最高有效位(MSB)(图3中展示为由菱形符号环绕的最左位)可贡献于第三数据页(例如，上部数据页)。如此，在此实例中，单元页可存储三个数据页。
然而，实施例并不限于存储三个数据位的多电平存储器单元。例如，若干个实施例可包含经配置以存储三个以上或少于三个数据位及/或分率数值的数据位的存储器单元。此外，实施例并不限于指派给数据状态L1到L8的特定位值。
图3中所展示的图式图解说明在下部页编程(LPP)过程325、中间页编程(MPP)过程327及上部页编程(UPP)过程329之后的若干个单元的阈值电压(Vt)分布。如所属领域的技术人员将了解，可在将新数据编程到其之前擦除NAND快闪存储器单元。
作为LPP过程325的部分，将存储器单元的Vt调整(例如，经由施加到选定字线的编程脉冲)到由Vt分布330-1及330-2表示的两个电平中的一者。电压电平由Vt分布表示，Vt分布可反映编程到特定电平的单元的统计平均Vt电平。在此实例中，在LPP过程325期间将其下部页将存储“1”(例如，LP＝1)的位值的单元编程到分布330-1，且在LPP过程325期间将其下部页将存储“0”(例如，LP＝0)的位值的单元编程到分布330-2。
作为MPP过程327的部分，将存储器单元的Vt调整到由Vt分布332-1、332-2、332-3及332-4表示的四个电平中的一者。在此实例中，在MPP过程327期间将其中间页将存储“1”(例如，MP＝1)的位值的单元编程到分布332-2及332-3中的一者，且在MPP过程327期间将其中间页将存储“0”(例如，MP＝0)的位值的单元编程到分布332-1及332-4中的一者。
作为UPP过程329的部分，将存储器单元的Vt调整到由Vt分布334-1到334-8表示的八个电平中的一者，所述电平分别对应于数据状态L1至L8，其中数据状态L1到L8中的每一者指示不同3位所存储位样式。在此实例中，编程到数据状态L1的单元存储数据“111”，编程到数据状态L2的单元存储数据“011”，编程到数据状态L3的单元存储数据“001”，编程到数据状态L4的单元存储数据“101”，编程到数据状态L5的单元存储数据“100”，编程到数据状态L6的单元存储数据“000”，编程到数据状态L7的单元存储数据“010”，且编程到数据状态L8的单元存储数据“110”。
在操作中，与编程到较低Vt电平的单元相比，编程到较高Vt电平的单元可具有增加的保持噪声。例如，与编程到数据状态L1及L2的单元的Vt相比，编程到数据状态L7及L8的单元的Vt可更易于随时间发生增加的移位。如此，可通过提供使所存储位样式朝向对应于较低Vt电平的那些所存储位样式偏斜的编码方案减少保持噪声。在图3中所图解说明的实例中，存储位样式“100”、“000”、“010”及“110”的存储器单元(例如，分别编程到数据状态L5、L6、L7及L8的那些单元)对应于其下部页存储位值“0”的单元。存储位样式“111”、“011”、“001”及“101”的存储器单元(例如，分别编程到数据状态L1、L2、L3及L4的那些单元)对应于其下部页存储位值“1”的单元。因此，在其下部页中存储位值“1”的单元(例如，在LPP过程325期间编程到Vt分布330-1的单元)具有比在其下部页中存储位值“0”的单元(例如，在LPP过程325期间编程到Vt分布330-2的单元)低的Vt电平。如果接收(例如，从主机)均匀随机数据，那么将预期所接收数据将包括50％“1”及50％“0”。如此，根据图3中所展示的编程过程，50％的单元(例如，在其下部页中存储位值“1”的单元)将编程到数据状态L1到L4中的一者，且50％的单元(例如，在其下部页中存储位值“0”的单元)将编程到数据状态L5到L8中的一者。此外，如果将把所接收数据作为下部数据页编程到单元群组，那么50％的单元将编程到Vt分布330-1且50％的单元将编程到Vt分布330-2。
因此，可通过根据所接收位样式到整形位样式的映射来编码所接收位样式而减少保持噪声，使得当将经编码位样式作为数据页(例如，下部页)的至少一部分编程到单元群组(例如，单元页)时，使其下部页编程到第一位值(例如，“1”)的单元的比例与其下部页编程到第二位值(例如，“0”)的单元的比例相比偏斜(例如，朝向对应于与较低阈值电压电平对应的那些所存储位样式的位值)。
与图4相关联地进一步描述所接收数字(例如，位)样式到整形数字(例如，位)样式的实例性映射。在若干个实施例中，所述映射遵守整形约束，所述整形约束将经允许具有特定位值的整形位样式的连续位的量限制为最高量。例如，为了使单元的编程朝向对应于较低Vt电平的数据状态偏斜，所述整形约束可限制整形位样式中的连续“0”的量。作为实例，整形约束可由(x，k)表示，其中“x”为特定位值(例如，“0”或“1”)且“k”为具有位值“x”的整形位样式中的连续位的最高(例如，最大)量。例如，(0，2)整形约束可指示一串整形位样式中的连续“0”的最大量为2。类似地，(1，4)整形约束可指示一串整形位样式中的连续“1”的最大量为4。实施例并不限于“k”的特定值。举例来说，在若干个实施例中，“k”具有4或更小的值。
在若干个实施例中，仅根据所接收位样式到整形位样式的映射来编码将写入到存储器单元群组的下部页的那些所接收位样式。例如，控制器(例如，图1中所展示的控制器108)可经配置以确定是否将把所接收数据作为下部数据页、中间数据页或上部数据页写入到存储器单元群组。在若干个实施例中，仅在确定数据将作为下部数据页写入到单元群组的情况下，才根据映射编码所接收数据。在此些实施例中，可不根据映射编码将写入到存储器单元群组的上部页的所接收数据及将写入到一或多个中间页的所接收数据。然而，实施例并不如此受限制。举例来说，在若干个实施例中，可借助所接收位样式到整形位样式的映射来编码将写入到存储器单元群组的上部页的数据及/或将写入到存储器单元群组的一或多个中间页的数据。针对将写入到存储器单元群组的下部页的那些位样式的所接收位样式到整形位样式的映射可不同于针对将写入到中间页及/或上部页的那些位样式的映射。
作为实例，所接收位样式到整形位样式的映射可包括固定数目个M位所接收位样式及对应固定数目个N位整形位样式。在若干个实施例中，N大于M。此外，在若干个实施例中，N可等于M+1。例如，图4图解说明16个4位所接收位样式442与对应16个5位整形位样式444之间的映射440。例如，所接收位样式442可表示从主机(例如，图1中所展示的主机102)传入(例如，到例如图1中所展示的控制器108的控制器)的数据。如图4中所展示，每一4位所接收位样式442映射到特定5位整形位样式444。在此实例中，映射440遵守(0，2)整形约束。也就是说，整形位样式444中无一者包括两个以上连续数据值“0”。对应于映射440的(0，2)整形约束还确保整形位样式444串不包含两个以上连续数据值“0”。
在操作中，根据映射440编码所接收数据(例如，若干个所接收4位位样式442)且接着将经编码数据(例如，若干个整形5位位样式444)编程到存储器(例如，图1中所展示的存储器110及图2中所展示的存储器210)。如此，图4中所图解说明的此映射实例实现4/5(80％)的码比率。也就是说，存在与映射440相关联的1/5(20％)开销，这是因为其采取多出20％的位来表示特定数据量。然而，当将映射440施加到大致均匀随机数据时，其在经编码数据中产生约62％“1”及38％“0”(例如，如与针对未经编码的均匀随机数据的“0”与“1”的50/50混合相比)。如此，当与编程下部数据页(例如，图3中所展示的LPP过程325)相关联地采用映射440时，举例来说，约62％的单元将在其下部页中存储“1”且约38％将在其下部页中存储“0”。因此，即使不与编程单元的上部页或中间页相关联地使用映射440，单元的所存储位样式(例如，在上部页编程之后)也将朝向其LSB(例如，下部页)具有位值“1”的所存储位样式(例如，朝向对应于较低Vt电平的数据状态)偏斜。
实施例并不限于图4中所描述的映射440。举例来说，除映射440以外的映射可用以实现(0，2)整形约束，且实施例并不限于特定整形约束。如下文表1中所指示，可经由特定整形约束实现的码比率随着“k”值增加而增加。例如，如表1中所展示，增加对经允许具有位值“0”的整形位样式中的连续位的最高量的限制增加可经由特定“k”值实现的最大码比率。
表1
(0，k)约束 最大可能码比率
1 0.694
2 0.879
3 0.947
4 0.975
5 0.988
6 0.994
7 0.997
8 0.999
如此，提供具有较高“k”值的整形约束增加最大可能码比率，此可降低与映射相关联的开销；然而，提供具有较高“k”值的整形约束也由于经编码位样式中的“1”与“0”的比例将更接近于50/50而减小相关联的映射使经编程数据(例如，朝向较低Vt电平)偏斜的能力。作为一个实例，遵守(0，4)约束的16位所接收位样式到17位整形位样式的映射可实现约94％(16/17)的码比率且可在经编码数据中实现约57％“1”及43％“0”的分布。如此，16∶17映射实现比图4中所展示的4∶5映射440高的码比率，但在经编码数据中实现“1”/“0”的较少偏斜量(例如，57/43对62/38)。
图5A是图解说明与根据现有技术编程的存储器单元相关联的所存储位样式的比例的图式550。图5A中所图解说明的实例对应于编程到八个数据状态中的一者的存储器单元，所述数据状态各自表示不同所存储3位位样式。存储器单元可经由例如与图3相关联地描述的下部页、中间页及上部页编程过程而编程。在下部页编程期间，将单元编程到两个Vt电平中的一者(例如，假设均匀随机数据的情况下50％到每一Vt电平)。在中间页编程期间，将单元编程到四个Vt电平中的一者(例如，假设均匀随机数据的情况下25％到每一Vt电平)。在上部页编程期间，将单元编程到八个Vt电平中的一者(例如，假设均匀随机数据的情况下12.5％到每一Vt电平)。如此，存储八个不同3位位样式中的每一者的单元的可能性为12.5％，如图5A中所展示。
图5B是图解说明与根据图4中所展示的映射编程的存储器单元相关联的所存储位样式的比例的图式560。如此，图5B中所图解说明的实例对应于编程到八个数据状态中的一者的存储器单元，所述数据状态各自表示不同所存储3位位样式。存储器单元可经由例如与图3相关联地描述的下部页、中间页及上部页编程过程而编程。然而，在若干个实施例中，根据本文中所描述的实施例编码将写入到单元的下部页、中间页及上部页中的至少一者的所接收位样式。例如，在图5B中所图解说明的实例中，根据遵守(0，2)整形约束的图4中所展示的映射440编码所接收位样式(例如，所接收位样式442)。如此，在下部页编程过程期间，将经编码位样式(例如，整形位样式444)写入到存储器单元群组(例如，存储器单元页)的下部页。由于与映射440相关联地编码，因此具有下部页数据值“1”对数据值“0”的单元的比例为约62.4％/37.6％(例如，假设均匀随机所接收数据的情况下)。
如上文所描述，映射440可使所存储位样式朝向对应于较低Vt电平的那些所存储位样式(例如，在此实例中朝向位样式“111”、“011”、“001”、及“101”)偏斜。假设不根据映射440编码将写入到单元的中间页及上部页的所接收位样式(例如，仅根据映射440编码将写入到下部页的数据)，则所存储位样式的比例将为如图式560中所图解说明。也就是说，约15.6％单元群组将存储位样式“111”，约15.6％单元群组将存储位样式“011”，约15.6％单元群组将存储位样式“001”，约15.6％单元群组将存储位样式“101”，约9.4％单元群组将存储位样式“100”，约9.4％单元群组将存储位样式“000”，约9.4％单元群组将存储位样式“010”，且约9.4％单元群组将存储位样式“110”。如此，如与图5A的现有技术实例相比，根据本发明的若干个实施例经编程的单元(例如图5B中所展示的单元)可具有经编程到对应于较低Vt电平的数据状态的增加比例的单元。因此，与现有方法相比，本发明的实施例可减小数据保持噪声的可能性，以及具有其它益处。
图6A及6B各自图解说明根据本发明的若干个实施例的与用于存储器的整形码相关联的设备的一部分的框图。图6A及6B中所图解说明的实例包含错误校正码(ECC)编码器612-1、整形编码器614-1、存储器610、整形解码器614-2及ECC解码器612-2。
ECC编码器612-1可包括例如包含博斯-乔赫里-霍克昆亨(BCH)错误校正电路及李德所罗门错误校正电路的群组中的一者的代数错误校正电路以及其它类型的错误校正电路。ECC编码器612-1可(例如)将奇偶位添加到接收到其的传入位样式。ECC解码器612-2可解码接收到其的ECC经编码数据。
整形编码器614-1可包含(举例来说)经配置以根据所接收位样式到整形位样式的映射来编码所接收位样式的电路，如上文所描述。整形解码器614-2还可包含经配置以解码所接收位样式(例如，已根据上述映射编码的从存储器610读取的数据)的电路。
在图6A及6B中，箭头603-1表示将写入到存储器610的来自主机(例如，图1中所描述的主机102)的传入数据。在设备680中，传入数据603-1在经由整形编码器614-1编码之前经由ECC编码器612-1编码且接着将经编码数据写入到存储器610。如此，经由ECC编码器612-1添加到数据603-1的错误校正数据(例如，奇偶位)在写入到存储器610之前也经由整形编码器614-1根据映射编码。当从存储器610读取存储器中所存储的数据(例如，响应于读取命令)时，整形解码器614-2可根据映射解码读取数据，ECC解码器612-2可解码ECC经编码数据，且可将用户数据提供回到主机(例如，如由箭头603-2)所指示。
在设备690中，传入数据603-1在经由整形编码器614-1编码之后经由ECC编码器612-1编码且接着将经编码数据写入到存储器610。如此，经由ECC编码器612-1添加的错误校正数据(例如，奇偶位)在写入到存储器610之前未根据映射经由整形编码器614-1编码。未经由整形编码器614-1编码错误校正数据可减小添加到所接收数据603-1的附加位的数目(这是因为添加到所接收数据603-1的错误校正奇偶位将不经受经由整形编码器614-1编码)。响应于读取命令，从存储器读取的数据(例如，数据页)可在经由整形解码器614-2解码之前经由ECC解码器612-2解码，且可将用户数据提供回到主机。
尽管本文中已图解说明及描述特定实施例，但所属领域的技术人员将了解，经计算以实现相同结果的布置可替代所展示的特定实施例。本发明打算涵盖本发明的各种实施例的调适或变化。将理解，以说明性方式而非限定方式做出上文说明。在审阅上文说明之后，所属领域的技术人员将明了本文中未具体描述的上文实施例与其它实施例的组合。本发明的各种实施例的范围包含其中使用上文结构及方法的其它应用。因此，本发明的各种实施例的范围应参考所附权利要求书连同这些权利要求书授权的等效物的全部范围来确定。
在前文实施方式中，出于简化本发明的目的将各种特征一起分组成单个实施例。本发明的此方法不解释为反映本发明的所揭示实施例必须使用比每一权利要求中明确陈述的特征多的特征的意图。而是，如以下权利要求书反映，本发明标的物在于少于单个所揭示的实施例的所有特征。因此，以下权利要求书特此并入到具体实施方式中，其中每一权利要求独立地作为单独实施例。

Claims (22)

1.一种存储器设备，其包括：
存储器单元阵列(110；210；610)；及
整形编码器(114；614-1)，其耦合到所述阵列(110；210；610)且经配置以根据所接收数字样式(442)到整形数字样式(444)的映射(440)来编码若干个所接收数字样式(442)中的每一者；
其中所接收数字样式(442)到整形数字样式(444)的所述映射(440)遵守整形约束，所述整形约束将所述整形数字样式(444)的经允许具有特定数字值的连续数字的量限制为最高量，且
其中所述整形约束经配置以使所存储的数字样式朝向对应于较低阈值电压电平的那些数字样式偏斜，所述较低阈值电压电平指相对于与未经编码的数字样式对应的阈值电压电平而言为较低的。
2.根据权利要求1所述的存储器设备，其中所述设备进一步包括控制器(108)，所述控制器耦合到所述阵列(110；210；610)且经配置以控制将所述若干个经编码所接收数字样式(442)中的每一数字编程到存储器单元群组的单独存储器单元。
3.根据权利要求2所述的存储器设备，其中所述群组的每一存储器单元经配置以存储多个数据数字，所述多个数据数字至少包括对应于下部数据页的第一数字及对应于上部数据页的第二数字。
4.根据权利要求2所述的存储器设备，其中将所述若干个经编码所接收数字样式中的每一数字编程到所述群组的单独存储器单元进一步包括：仅将对应于下部数据页的数字编程到所述存储器单元。
5.根据权利要求1到4中任一权利要求所述的存储器设备，其中所述映射(440)包括固定数目个所接收M数字数字样式及对应固定数目个整形N数字数字样式，其中N大于M。
6.根据权利要求1到4中任一权利要求所述的存储器设备，其中所述整形约束将所述整形数字样式的经允许具有以下各项中的至少一者的连续数字的量限制为所述最高量：
数字值“0”；及
数字值“1”。
7.一种存储器设备，其包括：
存储器单元阵列(110；210；610)；及
控制器(108)，其耦合到所述阵列(110；210；610)且经配置以控制：
根据所接收数字样式(442)到整形数字样式(444)的映射(440)来编码若干个所接收数字样式(442)中的每一者，其中所接收数字样式(442)到整形数字样式(444)的所述映射(440)遵守整形约束，所述整形约束包含所述整形数字样式(444)的具有第一数字值的连续数字的最高量，且其中所述整形约束经配置以使所存储的数字样式朝向对应于较低阈值电压电平的那些数字样式偏斜，所述较低阈值电压电平指相对于与未经编码的数字样式对应的阈值电压电平而言为较低的；及
将所述若干个经编码所接收数字样式(442)编程到存储器单元群组。
8.根据权利要求7所述的存储器设备，其中所述群组的所述存储器单元为各自经配置以存储对应于至少两个不同数据页的数字的多电平单元。
9.根据权利要求8所述的存储器设备，其中所述至少两个不同数据页包括下部数据页及上部数据页，且其中所述控制器(108)经配置以仅将所述若干个经编码所接收数字样式(442)编程到所述存储器单元的所述下部页。
10.根据权利要求7到9中任一权利要求所述的存储器设备，其中所接收数字样式(442)到整形数字样式(444)的所述映射(440)包括若干个M数字数字样式到N数字数字样式的映射(440)，其中N大于M。
11.根据权利要求10所述的存储器设备，其中N等于M+1。
12.根据权利要求7到9中任一权利要求所述的存储器设备，其中所述若干个所接收数字样式(442)为经错误编码数字样式。
13.一种存储器设备，其包括：
存储器单元阵列(110；210；610)，其可编程到若干个不同数据状态，所述若干个不同数据状态各自对应于相应数目个所存储数字样式(442)中的一者，所述所存储数字样式至少包括对应于下部数据页的第一数字及对应于上部数据页的第二数字；及
控制器(108)，其耦合到所述阵列(110；210；610)且经配置以控制：
根据所接收数字样式(442)到整形数字样式(444)的映射(440)来编码若干个所接收数字样式(442)中的每一者，其中所述映射(440)遵守整形约束，所述整形约束将所述整形数字样式(444)的经允许具有特定数字值的连续数字的量约束为最高量，且其中所述整形约束经配置以使所存储的数字样式朝向对应于较低阈值电压电平的那些数字样式偏斜，所述较低阈值电压电平指相对于与未经编码的数字样式对应的阈值电压电平而言为较低的；及
对存储器单元群组执行下部页编程过程(325)以将所述若干个经编码所接收数字样式(442)作为下部页数据编程到所述存储器单元群组。
14.根据权利要求13所述的存储器设备，其中执行所述下部页编程过程(325)包括：将对应于相应存储器单元将被编程到的特定数据状态的所存储数字样式(442)的最低有效数字编程到所述群组的每一存储器单元。
15.根据权利要求13所述的存储器设备，其中所述控制器(108)经配置以控制随后将上部页数据编程到所述存储器单元群组，其中不根据所述映射(440)编码所述上部页数据。
16.一种用于存储器设备的编码方法，所述方法包括：
根据所接收数字样式(442)到整形数字样式(444)的映射(440)来编码若干个所接收数字样式(442)中的每一者，其中所接收数字样式(442)到整形数字样式(444)的所述映射(440)遵守整形约束，所述整形约束包含所述整形数字样式(444)的具有第一数字值的连续数字的最高量，且其中所述整形约束经配置以使所存储的数字样式朝向对应于较低阈值电压电平的那些数字样式偏斜，所述较低阈值电压电平指相对于与未经编码的数字样式对应的阈值电压电平而言为较低的；及
将所述若干个经编码所接收数字样式(442)作为数据页的至少一部分编程到存储器单元群组。
17.根据权利要求16所述的编码方法，其中将所述若干个经编码所接收数字样式作为数据页的所述至少一部分编程到所述存储器单元群组包括执行下部页编程过程(325)。
18.根据权利要求16所述的编码方法，其中所述方法包含提供映射(440)使得所述若干个经编码数字样式实现“0”数字值与“1”数字值的特定比例。
19.根据权利要求16所述的编码方法，其中所述方法包含，在编码所述若干个所接收数字样式(442)中的每一者之前：
确定是否将把所述若干个所接收数字样式(442)作为下部数据页的至少一部分写入到所述单元群组；及
仅在将把所述若干个所接收数字样式(442)作为下部数据页的至少一部分写入到所述单元群组的情况下编码所述若干个所接收数字样式(442)。
20.一种存储器设备，其包括：
错误校正码ECC编码器，其经配置以接收数字样式(442)且将错误校正数据添加到所接收数字样式(442)；
整形编码器(114；614-1)，其耦合到所述ECC编码器且经配置以根据数字样式(442)到整形数字样式(444)的映射(440)来编码所述所接收数字样式(442)及编码所添加错误校正数据；及
存储器，其耦合到所述整形编码器(114；614-1)，其中数字样式(442)到整形数字样式(444)的所述映射(440)遵守整形约束，所述整形约束将所述整形数字样式(444)的经允许具有特定数字值的连续数字的量限制为最高量，且其中所述整形约束经配置以使所存储的数字样式朝向对应于较低阈值电压电平的那些数字样式偏斜，所述较低阈值电压电平指相对于与未经编码的数字样式对应的阈值电压电平而言为较低的。
21.根据权利要求20所述的存储器设备，其中所述整形编码器(114；614-1)经配置以仅在将把所述所接收数字样式(442)作为下部数据页编程到存储器单元群组时根据数字样式(442)到整形数字样式(444)的所述映射(440)编码所述所接收数字样式(442)及编码所述所添加错误校正数据。
22.一种存储器设备，其包括：
整形编码器(114；614-1)，其经配置以接收数字样式(442)且根据所接收数字样式到整形数字样式(444)的映射(440)编码所述所接收数字样式(442)；
错误校正码ECC编码器(112；612-1)，其耦合到所述整形编码器(114；614-1)且经配置以将错误校正数据添加到经编码所接收数字样式(442)；及
存储器，其耦合到所述ECC编码器(112；612-1)，其中所接收数字样式(442)到整形数字样式(444)的所述映射(440)遵守整形约束，所述整形约束将所述整形数字样式(444)的经允许具有特定数字值的连续数字的量限制为最高量，且其中所述整形约束经配置以使所存储的数字样式朝向对应于较低阈值电压电平的那些数字样式偏斜，所述较低阈值电压电平指相对于与未经编码的数字样式对应的阈值电压电平而言为较低的。
CN201380065908.4A 2012-11-21 2013-11-15 用于存储器的整形码 Active CN104871142B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/683,440 2012-11-21
US13/683,440 US8984369B2 (en) 2012-11-21 2012-11-21 Shaping codes for memory
PCT/US2013/070303 WO2014081632A1 (en) 2012-11-21 2013-11-15 Shaping codes for memory

Publications (2)

Publication Number Publication Date
CN104871142A CN104871142A (zh) 2015-08-26
CN104871142B true CN104871142B (zh) 2017-12-15

Family

ID=50729145

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380065908.4A Active CN104871142B (zh) 2012-11-21 2013-11-15 用于存储器的整形码

Country Status (7)

Country Link
US (2) US8984369B2 (zh)
EP (1) EP2923270B1 (zh)
JP (1) JP6059358B2 (zh)
KR (1) KR101752987B1 (zh)
CN (1) CN104871142B (zh)
TW (1) TWI536391B (zh)
WO (1) WO2014081632A1 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9405624B2 (en) * 2014-06-19 2016-08-02 Seagate Technology Llc On-die error detection and correction during multi-step programming
US9672102B2 (en) * 2014-06-25 2017-06-06 Intel Corporation NAND memory devices systems, and methods using pre-read error recovery protocols of upper and lower pages
KR102247087B1 (ko) * 2014-07-08 2021-05-03 삼성전자주식회사 스토리지 장치 및 스토리지 장치의 동작 방법
US20160098197A1 (en) * 2014-10-06 2016-04-07 SanDisk Technologies, Inc. Nonvolatile memory and method with state encoding and page-by-page programming yielding invariant read points
US9727261B2 (en) 2015-09-24 2017-08-08 Western Digital Technologies, Inc. Weighted programming patterns in solid-state data storage systems
US10114549B2 (en) * 2016-03-17 2018-10-30 Sandisk Technologies Llc Error correction code processing and data shaping for reducing wear to a memory
US10593398B2 (en) * 2016-09-13 2020-03-17 Toshiba Memory Corporation Semiconductor storage device including a controller configured to execute a first write and a second write
JP6860787B2 (ja) * 2017-07-25 2021-04-21 富士通株式会社 メモリ制御回路、メモリ、及びメモリ制御方法
US10972215B2 (en) * 2018-03-09 2021-04-06 Nokia Solutions And Networks Oy Methods and apparatus for joint use of probabilistic signal shaping and forward error correction
JP6960877B2 (ja) * 2018-03-22 2021-11-05 キオクシア株式会社 メモリシステム
JP7213712B2 (ja) * 2019-02-14 2023-01-27 キオクシア株式会社 不揮発性半導体記憶装置
KR20210013397A (ko) * 2019-07-24 2021-02-04 삼성전자주식회사 스토리지 장치
KR20210062845A (ko) 2019-11-22 2021-06-01 삼성전자주식회사 비휘발성 메모리 장치의 동작 제어 방법 및 이를 수행하기 위한 데이터 컨버터
KR20210094696A (ko) 2020-01-21 2021-07-30 삼성전자주식회사 비휘발성 메모리 장치, 스토리지 장치, 및 그것의 프로그램 방법
WO2022013589A1 (en) * 2020-07-14 2022-01-20 Micron Technology, Inc Methods and systems for improving access to memory cells
JP2022047393A (ja) * 2020-09-11 2022-03-24 キオクシア株式会社 メモリシステム、半導体記憶装置及びデータ読み出し方法
US20240020223A1 (en) * 2022-07-18 2024-01-18 Micron Technology, Inc. Center allocation data structure

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101627371A (zh) * 2007-01-26 2010-01-13 美光科技公司 用于nand存储器的编程管理数据

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5835413A (en) 1996-12-20 1998-11-10 Intel Corporation Method for improved data retention in a nonvolatile writeable memory by sensing and reprogramming cell voltage levels
WO2001080249A1 (fr) * 2000-04-19 2001-10-25 Fujitsu Limited Procede de commande d'ecriture/de lecture de donnees, et dispositif de stockage
US6794997B2 (en) 2003-02-18 2004-09-21 Sun Microsystems, Inc. Extending non-volatile memory endurance using data encoding
US8848442B2 (en) 2006-03-06 2014-09-30 Sandisk Il Ltd. Multi-bit-per-cell flash memory device with non-bijective mapping
WO2007132456A2 (en) 2006-05-12 2007-11-22 Anobit Technologies Ltd. Memory device with adaptive capacity
US7984360B2 (en) * 2006-12-31 2011-07-19 Ramot At Tel Aviv University Ltd. Avoiding errors in a flash memory by using substitution transformations
US7675783B2 (en) 2007-02-27 2010-03-09 Samsung Electronics Co., Ltd. Nonvolatile memory device and driving method thereof
EP1990918A1 (en) * 2007-05-07 2008-11-12 Deutsche Thomson OHG Method and apparatus for channel coding
US7802132B2 (en) 2007-08-17 2010-09-21 Intel Corporation Technique to improve and extend endurance and reliability of multi-level memory cells in a memory device
US7573969B2 (en) 2007-09-27 2009-08-11 Sandisk Il Ltd. Counter using shift for enhanced endurance
US7848142B2 (en) 2007-10-31 2010-12-07 Micron Technology, Inc. Fractional bits in memory cells
KR20100139010A (ko) * 2008-03-11 2010-12-31 에이저 시스템즈 인크 멀티-레벨 셀 플래쉬 메모리 디바이스 내에 데이터를 저장하는 방법 및 멀티-레벨 셀 플래쉬 메모리 디바이스
US7808819B2 (en) 2008-04-29 2010-10-05 Sandisk Il Ltd. Method for adaptive setting of state voltage levels in non-volatile memory
KR101602316B1 (ko) * 2009-02-09 2016-03-22 삼성전자주식회사 반도체 메모리 장치 및 그것의 데이터 처리 방법
US8756365B2 (en) 2009-02-12 2014-06-17 Ramot At Tel Aviv University Ltd. Apparatus and method for enhancing flash endurance by encoding data
US8004900B2 (en) 2009-03-17 2011-08-23 Sandisk Technologies Inc. Controlling select gate voltage during erase to improve endurance in non-volatile memory
US8370709B2 (en) 2009-04-16 2013-02-05 Micron Technology, Inc. Multiple-level memory cells and error detection
US7848152B1 (en) 2009-05-12 2010-12-07 Skymedi Corporation Method and system for adaptively finding reference voltages for reading data from a MLC flash memory
US8036016B2 (en) 2009-09-01 2011-10-11 Micron Technology, Inc. Maintenance process to enhance memory endurance
JP2011141914A (ja) 2010-01-05 2011-07-21 Siglead Inc Ｎａｎｄ型フラッシュメモリの入出力制御方法及び装置
JP2011204304A (ja) * 2010-03-25 2011-10-13 Toshiba Corp データ記憶装置、及びその書き込み方法
US8745317B2 (en) 2010-04-07 2014-06-03 Densbits Technologies Ltd. System and method for storing information in a multi-level cell memory
US20110286271A1 (en) 2010-05-21 2011-11-24 Mediatek Inc. Memory systems and methods for reading data stored in a memory cell of a memory device
WO2012020278A1 (en) * 2010-08-13 2012-02-16 Sandisk Il Ltd. Data coding using divisions of memory cell states
CN103140894B (zh) 2010-08-17 2017-08-22 技术研究及发展基金公司 在非易失性存储器(nvm)单元中减轻单元间耦合效应
US8341500B2 (en) 2010-08-31 2012-12-25 Apple Inc. Detecting corrupted data for a system having non-volatile memory
JP5204868B2 (ja) 2011-04-12 2013-06-05 シャープ株式会社 半導体記憶装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101627371A (zh) * 2007-01-26 2010-01-13 美光科技公司 用于nand存储器的编程管理数据

Also Published As

Publication number Publication date
EP2923270B1 (en) 2018-08-01
EP2923270A4 (en) 2016-06-29
US20140143631A1 (en) 2014-05-22
TW201432706A (zh) 2014-08-16
EP2923270A1 (en) 2015-09-30
CN104871142A (zh) 2015-08-26
TWI536391B (zh) 2016-06-01
US20150178158A1 (en) 2015-06-25
US9405622B2 (en) 2016-08-02
KR20150087337A (ko) 2015-07-29
US8984369B2 (en) 2015-03-17
JP2016504658A (ja) 2016-02-12
JP6059358B2 (ja) 2017-01-11
KR101752987B1 (ko) 2017-07-03
WO2014081632A1 (en) 2014-05-30

Similar Documents

Publication Publication Date Title
CN104871142B (zh) 用于存储器的整形码
US9454414B2 (en) System and method for accumulating soft information in LDPC decoding
US8327246B2 (en) Apparatus for coding at a plurality of rates in multi-level flash memory systems, and methods useful in conjunction therewith
CN110444246B (zh) 用于存储器系统的相邻辅助校正错误恢复及其方法
US7966546B2 (en) Non-volatile memory with soft bit data transmission for error correction control
CN102160120B (zh) 使用调制编码减轻单元间干扰的方法和设备
KR101508890B1 (ko) 메모리 내구성을 위한 동작 방법 및 장치
EP2946386B1 (en) Determining soft data using a classification code
US20070271494A1 (en) Error Correction Coding for Multiple-Sector Pages in Flash Memory Devices
US10846172B2 (en) Encoding method and system for memory device including QLC cells
CN110444240B (zh) 存储器系统的编码器和解码器及其方法
WO2008121577A1 (en) Soft bit data transmission for error correction control in non-volatile memory
WO2009095902A2 (en) Systems and methods for handling immediate data errors in flash memory
CN112394880B (zh) 以机器学习针对服务质量优化进行存取控制的方法和设备
CN110673979B (zh) 存储器控制器及其操作方法
CN112241333B (zh) 用于存储器系统的编码器及其方法
CN111540393B (zh) 用于基于字线分组的读取操作的存储器系统和方法
US8537596B2 (en) Overwriting a memory array
CN110277129B (zh) 用于包括qlc单元的存储器装置的编码方法和系统
CN108701491A (zh) 错误率降低
CN110569143B (zh) 用于存储器系统的解码器及其方法
US10115465B2 (en) Functional data programming in a non-volatile memory
US11150985B2 (en) Decoder for memory system and method thereof

Legal Events

Date Code Title Description
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant