CN104852724A - 一种差分输出数字缓冲器及其控制方法 - Google Patents

一种差分输出数字缓冲器及其控制方法 Download PDF

Info

Publication number
CN104852724A
CN104852724A CN201510010584.5A CN201510010584A CN104852724A CN 104852724 A CN104852724 A CN 104852724A CN 201510010584 A CN201510010584 A CN 201510010584A CN 104852724 A CN104852724 A CN 104852724A
Authority
CN
China
Prior art keywords
switching tube
electric capacity
inductance
conduction terminal
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510010584.5A
Other languages
English (en)
Other versions
CN104852724B (zh
Inventor
陈锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HANGZHOU GUIXING TECHNOLOGY Co Ltd
Original Assignee
HANGZHOU GUIXING TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HANGZHOU GUIXING TECHNOLOGY Co Ltd filed Critical HANGZHOU GUIXING TECHNOLOGY Co Ltd
Priority to CN201510010584.5A priority Critical patent/CN104852724B/zh
Publication of CN104852724A publication Critical patent/CN104852724A/zh
Priority to PCT/CN2016/070337 priority patent/WO2016110260A1/zh
Application granted granted Critical
Publication of CN104852724B publication Critical patent/CN104852724B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Investigating Or Analyzing Materials By The Use Of Ultrasonic Waves (AREA)
  • Amplifiers (AREA)

Abstract

本发明公开了一种差分输出数字缓冲器及其控制方法。该差分输出数字缓冲器包括控制器、电感L、电容CL、开关管SW1、开关管SW2、开关管SW3、开关管SW4和开关管SW5，所述控制器用于检测电感L中通过的电流以及控制开关管SW1、开关管SW2、开关管SW3、开关管SW4和开关管SW5的通断，所述电容CL的第一端和第二端为差分输出数字缓冲器的两个输出端。本发明利用LC振荡，无损地驱动差分信号，降低了差分输出数字缓冲器的功耗，达到高效传输有线差分电压信号的目的。

Description

一种差分输出数字缓冲器及其控制方法
技术领域
本发明涉及数字缓冲器技术领域，尤其涉及一种差分输出数字缓冲器及其控制方法。
背景技术
在一些有线数据传输的场合，为了抑制共模干扰信号，会采用差分线来传输全差分电压信号，而差分线之间会存在着寄生电容，驱动此寄生电容会消耗能量，随着对功耗要求越来越高，这部分消耗的电能需要考虑回收。
发明内容
本发明的目的是克服现有差分输出数字缓冲器内的寄生电容消耗能量较多，功耗较大的技术问题，提供了一种能够降低功耗的差分输出数字缓冲器及其控制方法。
为了解决上述问题，本发明采用以下技术方案予以实现：
本发明的一种差分输出数字缓冲器，包括控制器、电感L、电容CL、开关管SW1、开关管SW2、开关管SW3、开关管SW4和开关管SW5，所述控制器用于检测电感L中通过的电流以及控制开关管SW1、开关管SW2、开关管SW3、开关管SW4和开关管SW5的通断，所述开关管SW3的第一导通端与开关管SW4的第一导通端、开关管SW5的第一导通端和电容CL的第一端电连接，开关管SW3的第二导通端与电感L一端电连接，电感L另一端与开关管SW1的第一导通端、开关管SW2的第一导通端和电容CL的第二端电连接，开关管SW4的第二导通端和开关管SW1的第二导通端都与电源VDD电连接，开关管SW5的第二导通端和开关管SW2的第二导通端都接地，开关管SW1的控制端、开关管SW2的控制端、开关管SW3的控制端、开关管SW4的控制端和开关管SW5的控制端分别与控制器电连接，所述电容CL的第一端和第二端为差分输出数字缓冲器的两个输出端。
在本技术方案中，输入信号Din从控制器的输入端输入。在输入信号Din从低电平跳变到高电平，再由高电平跳变到低电平的过程中，差分输出数字缓冲器工作分为T1、T2、T3和T4四个阶段，控制器控制开关管SW1、开关管SW2、开关管SW3、开关管SW4、开关管SW5工作。电容CL的第一端为差分输出数字缓冲器的DoutN输出口，电容CL的第二端为差分输出数字缓冲器的DoutP输出口。控制器的两个检测端分别与开关管SW3的第一导通端和第二导通端电连接，通过检测开关管SW3第一导通端的电压和第二导通端的电压来间接探测各个阶段电感L中的电流。
当输入信号Din从低电平跳变到高电平时，进入T1区间，开关管SW3导通，开关管SW1、开关管SW2、开关管SW4、开关管SW5断开，电容CL中储存的反向电荷经由开关管SW3提供给电感L，由于电感L与电容CL组成串联共振电路，电感L中的电流从0开始往正向增大，到达峰值时，电容CL两极板间电荷为0，然后电感L中电流开始减小，电容CL两极板间正向电荷增大，当电感L中电流又回到0时，电容CL两极板间正向电荷达到最大值，电容CL第一端的电压达到最小值，电容CL第二端的电压达到最大值。
接着进入T2区间，电感L中的电流回到0点是T1区间的结束点，同时使T2区间的开始点。开关管SW1、开关管SW5导通，开关管SW2、开关管SW3、开关管SW4断开，电容CL第一端的电压经由开关管SW5加强到0，电容CL第二端的电压经由开关管SW1加强到VDD，差分输出数字缓冲器的DoutN输出口输出低电平，差分输出数字缓冲器的DoutP输出口输出高电平。
当输入信号Din从高电平跳变到低电平时，进入T3区间，开关管SW3导通，开关管SW1、开关管SW2、开关管SW4、开关管SW5断开，电容CL上的正电荷经由电感L、开关管SW3被LC自由振荡到达反向最大电荷，这一过程中，电感CL中的电流从0开始反向增大到最大点，然后又回到0，当电感L中电流又回到0时，电容CL两极板间反向电荷达到最大值，电容CL第二端的电压达到最小值，电容CL第一端的电压达到最大值。
接着进入T4区间，电感L中的电流回到0点，是T3区间的结束点，同时是T4区间的开始点。开关管SW2、开关管SW4导通，开关管SW1、开关管SW3、开关管SW5断开，电容CL第二端的电压经由开关管SW2加强到0，电容CL第一端的电压经由开关管SW4加强到VDD，差分输出数字缓冲器的DoutN输出口输出高电平，差分输出数字缓冲器的DoutP输出口输出低电平。
本技术方案利用LC振荡，无损地驱动差分信号，降低了差分输出数字缓冲器的功耗，达到高效传输有线差分电压信号的目的。
作为优选，所述控制器包括电流探测器和微处理器，开关管SW1的控制端、开关管SW2的控制端、开关管SW3的控制端、开关管SW4的控制端和开关管SW5的控制端分别与微处理器电连接，电流探测器的两个检测端分别与开关管SW3的第一导通端和第二导通端电连接，电流探测器的数据输出端与微处理器的第二输入端电连接，微处理器的第一输入端为差分输出数字缓冲器的信号输入端。电流探测器通过检测开关管SW3第一导通端的电压和第二导通端的电压来间接探测各个阶段电感L中的电流，微处理器根据读取的输入信号Din和电流探测器发送的检测数据控制开关管SW1、开关管SW2、开关管SW3、开关管SW4和开关管SW5的通断。
作为优选，所述一种差分输出数字缓冲器还包括电容CN和电容CP，所述电容CN一端与电容CL的第一端电连接，电容CN另一端接地，所述电容CP一端与电容CL的第二端电连接，电容CP另一端接地。
本发明的一种差分输出数字缓冲器控制方法，包括以下步骤：
S1：控制器读取输入信号Din，同时检测电感L中的电流，当输入信号Din由低电平跳变至高电平时，则执行步骤S2，当输入信号Din由高电平跳变至低电平时，则执行步骤S4；
S2：控制器控制开关管SW3导通，控制开关管SW1、开关管SW2、开关管SW4、开关管SW5断开，电容CL第一端的电压逐渐减小，电容CL第二端的电压逐渐增大，电感L中的电流先达到正向最大值，然后回到0；
S3：当电感L中的电流变为0时，控制器控制开关管SW1、开关管SW5导通，控制开关管SW2、开关管SW3、开关管SW4断开，电容CL第一端的电压被加强到0，电容CL第二端的电压被加强到VDD，接着跳转至步骤S1；
S4：控制器控制开关管SW3导通，控制开关管SW1、开关管SW2、开关管SW4、开关管SW5断开，电容CL第二端的电压逐渐减小，电容CL第一端的电压逐渐增大，电感L中的电流先达到反向最大值，然后回到0；
S5：当电感L中的电流变为0时，控制器控制开关管SW2、开关管SW4导通，控制开关管SW1、开关管SW3、开关管SW5断开，电容CL第二端的电压被加强到0，电容CL第一端的电压被加强到VDD，接着跳转至步骤S1。
作为优选，控制器包括电流探测器和微处理器，电流探测器检测电感L中的电流，微处理器根据读取的输入信号Din和电流探测器发送的检测数据控制开关管SW1、开关管SW2、开关管SW3、开关管SW4和开关管SW5的通断。
本发明的实质性效果是：利用LC振荡，无损地驱动差分信号，降低了差分输出数字缓冲器的功耗，达到高效传输有线差分电压信号的目的。
附图说明
图1是本发明的一种电路原理连接框图；
图2是本发明的一个工作周期的控制信号时序图。
图中：1、电流探测器，2、微处理器。
具体实施方式
下面通过实施例，并结合附图，对本发明的技术方案作进一步具体的说明。
实施例：本实施例的一种差分输出数字缓冲器，如图1所示，包括控制器、电感L、电容CL、电容CN、电容CP、开关管SW1、开关管SW2、开关管SW3、开关管SW4和开关管SW5，控制器包括电流探测器1和微处理器2，开关管SW3的第一导通端与开关管SW4的第一导通端、开关管SW5的第一导通端、电容CN一端和电容CL的第一端电连接，电容CN另一端接地，开关管SW3的第二导通端与电感L一端电连接，电感L另一端与开关管SW1的第一导通端、开关管SW2的第一导通端、电容CP一端和电容CL的第二端电连接，电容CP另一端接地，开关管SW4的第二导通端和开关管SW1的第二导通端都与电源VDD电连接，开关管SW5的第二导通端和开关管SW2的第二导通端都接地，开关管SW1的控制端、开关管SW2的控制端、开关管SW3的控制端、开关管SW4的控制端和开关管SW5的控制端分别与微处理器2电连接，电流探测器1的两个检测端分别与开关管SW3的第一导通端和第二导通端电连接，电流探测器1的数据输出端与微处理器2的第二输入端电连接，微处理器2的第一输入端为差分输出数字缓冲器的信号输入端，电容CL的第一端和第二端为差分输出数字缓冲器的两个输出端。
电流探测器1通过检测开关管SW3第一导通端的电压和第二导通端的电压来间接探测各个阶段电感L中的电流，微处理器2根据读取的输入信号Din和电流探测器发送的检测数据控制开关管SW1、开关管SW2、开关管SW3、开关管SW4和开关管SW5的通断。
输入信号Din从微处理器2的第一输入端输入。如图2所示，在输入信号Din从低电平跳变到高电平，再由高电平跳变到低电平的过程中，差分输出数字缓冲器工作分为T1、T2、T3和T4四个阶段，微处理器2控制开关管SW1、开关管SW2、开关管SW3、开关管SW4、开关管SW5工作。电容CL的第一端为差分输出数字缓冲器的DoutN输出口，电容CL的第二端为差分输出数字缓冲器的DoutP输出口。
当输入信号Din从低电平跳变到高电平时，进入T1区间，开关管SW3导通，开关管SW1、开关管SW2、开关管SW4、开关管SW5断开，电容CL中储存的反向电荷经由开关管SW3提供给电感L，由于电感L与电容CL组成串联共振电路，电感L中的电流从0开始往正向增大，到达峰值时，电容CL两极板间电荷为0，然后电感L中电流开始减小，电容CL两极板间正向电荷增大，当电感L中电流又回到0时，电容CL两极板间正向电荷达到最大值，电容CL第一端的电压达到最小值，电容CL第二端的电压达到最大值。
接着进入T2区间，电感L中的电流回到0点是T1区间的结束点，同时使T2区间的开始点。开关管SW1、开关管SW5导通，开关管SW2、开关管SW3、开关管SW4断开，电容CL第一端的电压经由开关管SW5加强到0，电容CL第二端的电压经由开关管SW1加强到VDD，差分输出数字缓冲器的DoutN输出口输出低电平，差分输出数字缓冲器的DoutP输出口输出高电平。
当输入信号Din从高电平跳变到低电平时，进入T3区间，开关管SW3导通，开关管SW1、开关管SW2、开关管SW4、开关管SW5断开，电容CL上的正电荷经由电感L、开关管SW3被LC自由振荡到达反向最大电荷，这一过程中，电感CL中的电流从0开始反向增大到最大点，然后又回到0，当电感L中电流又回到0时，电容CL两极板间反向电荷达到最大值，电容CL第二端的电压达到最小值，电容CL第一端的电压达到最大值。
接着进入T4区间，电感L中的电流回到0点，是T3区间的结束点，同时是T4区间的开始点。开关管SW2、开关管SW4导通，开关管SW1、开关管SW3、开关管SW5断开，电容CL第二端的电压经由开关管SW2加强到0，电容CL第一端的电压经由开关管SW4加强到VDD，差分输出数字缓冲器的DoutN输出口输出高电平，差分输出数字缓冲器的DoutP输出口输出低电平。
本方案利用LC振荡，无损地驱动差分信号，降低了差分输出数字缓冲器的功耗，达到高效传输有线差分电压信号的目的。
本实施例的一种差分输出数字缓冲器控制方法，适用于上述的一种差分输出数字缓冲器，包括以下步骤：
S1：微处理器读取输入信号Din，同时读取电流探测器检测的电感L中的电流，当输入信号Din由低电平跳变至高电平时，则执行步骤S2，当输入信号Din由高电平跳变至低电平时，则执行步骤S4；
S2：微处理器控制开关管SW3导通，控制开关管SW1、开关管SW2、开关管SW4、开关管SW5断开，电容CL第一端的电压逐渐减小，电容CL第二端的电压逐渐增大，电感L中的电流先达到正向最大值，然后回到0；
S3：当电感L中的电流变为0时，微处理器控制开关管SW1、开关管SW5导通，控制开关管SW2、开关管SW3、开关管SW4断开，电容CL第一端的电压被加强到0，电容CL第二端的电压被加强到VDD，接着跳转至步骤S1；
S4：微处理器控制开关管SW3导通，控制开关管SW1、开关管SW2、开关管SW4、开关管SW5断开，电容CL第二端的电压逐渐减小，电容CL第一端的电压逐渐增大，电感L中的电流先达到反向最大值，然后回到0；
S5：当电感L中的电流变为0时，微处理器控制开关管SW2、开关管SW4导通，控制开关管SW1、开关管SW3、开关管SW5断开，电容CL第二端的电压被加强到0，电容CL第一端的电压被加强到VDD，接着跳转至步骤S1。

Claims (5)

1.一种差分输出数字缓冲器，其特征在于：包括控制器、电感L、电容CL、开关管SW1、开关管SW2、开关管SW3、开关管SW4和开关管SW5，所述控制器用于检测电感L中通过的电流以及控制开关管SW1、开关管SW2、开关管SW3、开关管SW4和开关管SW5的通断，所述开关管SW3的第一导通端与开关管SW4的第一导通端、开关管SW5的第一导通端和电容CL的第一端电连接，开关管SW3的第二导通端与电感L一端电连接，电感L另一端与开关管SW1的第一导通端、开关管SW2的第一导通端和电容CL的第二端电连接，开关管SW4的第二导通端和开关管SW1的第二导通端都与电源VDD电连接，开关管SW5的第二导通端和开关管SW2的第二导通端都接地，开关管SW1的控制端、开关管SW2的控制端、开关管SW3的控制端、开关管SW4的控制端和开关管SW5的控制端分别与控制器电连接，所述电容CL的第一端和第二端为差分输出数字缓冲器的两个输出端。
2.根据权利要求1所述的一种差分输出数字缓冲器，其特征在于：所述控制器包括电流探测器（1）和微处理器（2），开关管SW1的控制端、开关管SW2的控制端、开关管SW3的控制端、开关管SW4的控制端和开关管SW5的控制端分别与微处理器（2）电连接，电流探测器（1）的两个检测端分别与开关管SW3的第一导通端和第二导通端电连接，电流探测器（1）的数据输出端与微处理器（2）的第二输入端电连接，微处理器（2）的第一输入端为差分输出数字缓冲器的信号输入端。
3.根据权利要求1或2所述的一种差分输出数字缓冲器，其特征在于：还包括电容CN和电容CP，所述电容CN一端与电容CL的第一端电连接，电容CN另一端接地，所述电容CP一端与电容CL的第二端电连接，电容CP另一端接地。
4.一种差分输出数字缓冲器控制方法，其特征在于，包括以下步骤：
S1：控制器读取输入信号Din，同时检测电感L中的电流，当输入信号Din由低电平跳变至高电平时，则执行步骤S2，当输入信号Din由高电平跳变至低电平时，则执行步骤S4；
S2：控制器控制开关管SW3导通，控制开关管SW1、开关管SW2、开关管SW4、开关管SW5断开，电容CL第一端的电压逐渐减小，电容CL第二端的电压逐渐增大，电感L中的电流先达到正向最大值，然后回到0；
S3：当电感L中的电流变为0时，控制器控制开关管SW1、开关管SW5导通，控制开关管SW2、开关管SW3、开关管SW4断开，电容CL第一端的电压被加强到0，电容CL第二端的电压被加强到VDD，接着跳转至步骤S1；
S4：控制器控制开关管SW3导通，控制开关管SW1、开关管SW2、开关管SW4、开关管SW5断开，电容CL第二端的电压逐渐减小，电容CL第一端的电压逐渐增大，电感L中的电流先达到反向最大值，然后回到0；
S5：当电感L中的电流变为0时，控制器控制开关管SW2、开关管SW4导通，控制开关管SW1、开关管SW3、开关管SW5断开，电容CL第二端的电压被加强到0，电容CL第一端的电压被加强到VDD，接着跳转至步骤S1。
5.根据权利要求4所述的一种差分输出数字缓冲器控制方法，其特征在于：控制器包括电流探测器和微处理器，电流探测器检测电感L中的电流，微处理器根据读取的输入信号Din和电流探测器发送的检测数据控制开关管SW1、开关管SW2、开关管SW3、开关管SW4和开关管SW5的通断。
CN201510010584.5A 2015-01-09 2015-01-09 一种差分输出数字缓冲器及其控制方法 Active CN104852724B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201510010584.5A CN104852724B (zh) 2015-01-09 2015-01-09 一种差分输出数字缓冲器及其控制方法
PCT/CN2016/070337 WO2016110260A1 (zh) 2015-01-09 2016-01-07 一种差分输出数字缓冲器及其控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510010584.5A CN104852724B (zh) 2015-01-09 2015-01-09 一种差分输出数字缓冲器及其控制方法

Publications (2)

Publication Number Publication Date
CN104852724A true CN104852724A (zh) 2015-08-19
CN104852724B CN104852724B (zh) 2018-04-06

Family

ID=53852108

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510010584.5A Active CN104852724B (zh) 2015-01-09 2015-01-09 一种差分输出数字缓冲器及其控制方法

Country Status (2)

Country Link
CN (1) CN104852724B (zh)
WO (1) WO2016110260A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016110260A1 (zh) * 2015-01-09 2016-07-14 王玮冰 一种差分输出数字缓冲器及其控制方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01303757A (ja) * 1988-06-01 1989-12-07 Hitachi Ltd 容量性インピーダンスを持つ素子の駆動回路
CN101471646A (zh) * 2007-12-29 2009-07-01 上海贝岭股份有限公司 一种用于检测和控制信号斜率的电路及方法
CN102332755A (zh) * 2011-07-22 2012-01-25 杭州硅星科技有限公司 低压驱动电容负载的能量回收电路及其驱动方法
US20120161816A1 (en) * 2010-12-28 2012-06-28 Texas Instruments Incorporated Voltage-mode driver with pre-emphasis
CN103259404A (zh) * 2012-02-16 2013-08-21 炬力集成电路设计有限公司 一种同步直流转换器的控制电路
CN204465502U (zh) * 2015-01-09 2015-07-08 杭州硅星科技有限公司 一种差分输出数字缓冲器

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101420223B (zh) * 2007-10-23 2012-05-23 三星电子株式会社 差分发送器
CN104852724B (zh) * 2015-01-09 2018-04-06 杭州硅星科技有限公司 一种差分输出数字缓冲器及其控制方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01303757A (ja) * 1988-06-01 1989-12-07 Hitachi Ltd 容量性インピーダンスを持つ素子の駆動回路
CN101471646A (zh) * 2007-12-29 2009-07-01 上海贝岭股份有限公司 一种用于检测和控制信号斜率的电路及方法
US20120161816A1 (en) * 2010-12-28 2012-06-28 Texas Instruments Incorporated Voltage-mode driver with pre-emphasis
CN102332755A (zh) * 2011-07-22 2012-01-25 杭州硅星科技有限公司 低压驱动电容负载的能量回收电路及其驱动方法
CN103259404A (zh) * 2012-02-16 2013-08-21 炬力集成电路设计有限公司 一种同步直流转换器的控制电路
CN204465502U (zh) * 2015-01-09 2015-07-08 杭州硅星科技有限公司 一种差分输出数字缓冲器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016110260A1 (zh) * 2015-01-09 2016-07-14 王玮冰 一种差分输出数字缓冲器及其控制方法

Also Published As

Publication number Publication date
CN104852724B (zh) 2018-04-06
WO2016110260A1 (zh) 2016-07-14

Similar Documents

Publication Publication Date Title
US11316372B2 (en) Driving circuit and wireless power transmitter including the same
CN104393865A (zh) 一种快速启动数字输出缓冲器及其控制方法
CN103401406B (zh) 用于dc-dc转换器轻负载跳脉冲模式的纹波减小电路
CN103501059B (zh) 电场耦合式能量信号并行无线传输系统
CN103095129A (zh) 一种开关频率跳变的同步降压电路
CN104660044A (zh) 一种开关电路、控制开关电路的方法及装置
CN103051192A (zh) 一种双峰值电流模式控制的反激式开关电路
CN101719757A (zh) 一种功率放大器的过流保护电路及实现方法
CN2884685Y (zh) 微波炉磁控管变频电源
CN101119075A (zh) 无线式零静态功耗供电控制装置
CN109494978A (zh) 电源切换电路与电源切换控制器的集成电路
CN105278603A (zh) 栅极电位控制电路
CN100474991C (zh) 恒定功率led驱动器
CN104852724A (zh) 一种差分输出数字缓冲器及其控制方法
CN204465502U (zh) 一种差分输出数字缓冲器
CN211018301U (zh) 一种无线充电电路和充电系统
CN107666304A (zh) 发送装置和收发系统
CN105990900A (zh) 备用电源控制电路及使用其的备用电源供应系统
CN102684469B (zh) 不间断电源、控制不间断电源的方法及控制装置
CN110460165B (zh) 一种无线充电发射器及其控制方法
CN205265646U (zh) 箝位管强制关断电路
CN104038156A (zh) 晶体振荡器
CN108847771A (zh) 延长PMC芯片寿命的供电电路及Expander背板
CN205249155U (zh) Cmos晶体振荡器
CN201360172Y (zh) 一种可关断交流电源的电源适配器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant