CN104851869A - 封装装置及其制作方法 - Google Patents

封装装置及其制作方法 Download PDF

Info

Publication number
CN104851869A
CN104851869A CN201410051563.3A CN201410051563A CN104851869A CN 104851869 A CN104851869 A CN 104851869A CN 201410051563 A CN201410051563 A CN 201410051563A CN 104851869 A CN104851869 A CN 104851869A
Authority
CN
China
Prior art keywords
layer
conductor layer
conductor
guide pillar
support plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410051563.3A
Other languages
English (en)
Other versions
CN104851869B (zh
Inventor
周鄂东
胡竹青
许诗滨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Phoenix Pioneer Technology Co Ltd
Original Assignee
Persistent Strength Or Power Science And Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Persistent Strength Or Power Science And Technology Co Ltd filed Critical Persistent Strength Or Power Science And Technology Co Ltd
Priority to CN201410051563.3A priority Critical patent/CN104851869B/zh
Publication of CN104851869A publication Critical patent/CN104851869A/zh
Application granted granted Critical
Publication of CN104851869B publication Critical patent/CN104851869B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一种封装装置，其包括一第一导线层、一金属层、一导柱层、一被动元件、一第一封胶层、一第二导线层以及一防焊层。第一导线层具有相对的一第一表面与一第二表面。金属层设置于第一导线层的第一表面上。导柱层设置于第一导线层的第二表面上，并且与第一导线层形成一凹型结构。被动元件设置并电连结于凹型结构内的第一导线层的第二表面上。第一封胶层设置于第一导线层及导柱层的部分区域内，并且包覆被动元件，其中第一封胶层不露出于第一导线层的第一表面与导柱层的一端。第二导线层设置于第一封胶层与导柱层的一端上。防焊层设置于第一封胶层与第二导线层上。

Description

封装装置及其制作方法
技术领域
本发明有关于一种封装装置及其制作方法，特别是有关于一种半导体封装装置及其制作方法。
背景技术
在新一代的电子产品中，不断追求更轻薄短小，更要求产品具有多功能与高性能，因此，集成电路(Integrated Circuit,IC)必须在有限的区域中容纳更多电子元件以达到高密度与微型化的要求，为此电子产业开发新型构装技术，将电子元件埋入基板中，大幅缩小构装体积，也缩短电子元件与基板的连接路径，另外还可利用增层技术(Build-Up)增加布线面积，以符合轻薄短小及多功能的潮流趋势。
图1为传统的玻璃纤维基板封装结构。玻璃纤维基板封装结构10包括有玻璃纤维基板100，例如可为玻纤环氧树脂铜箔基板FR-4型号或FR-5型号，其中玻璃纤维基板100经由激光开孔(Laser Via)而形成凹槽110与多个导通孔120，电子元件130固定在凹槽110中，金属导电柱140设置在部分的导通孔120中，第一金属导电层142、144分别设置在玻璃纤维基板100上且与金属导电柱140电导通，绝缘层150覆盖凹槽110、电子元件130及多个导通孔120，第二金属导电层146、148设置在绝缘层150上且与电子元件130及第一金属导电层142、144电导通。
然而，上述传统的玻璃纤维基板封装结构，其是使用玻璃纤维材质作为基板的成本过于昂贵，并且再反复利用激光开孔技术来形成四层金属层激光盲埋孔的叠层结构，其中，多次激光开孔加工时间较长且制作过程复杂，四层金属层的成本亦较高，都会造成传统的玻璃纤维基板封装结构不具有产业优势。
发明内容
本发明提出一种封装装置，其可使用封胶层(Mold Compound Layer)为无核心基板(Coreless Substrate)的主体材料，并利用电镀导柱层形成导通孔与预封包互连系统(Mold Interconnect System,MIS)封装方式于基板制作中顺势将被动元件埋入于基板内，形成简单的两层金属层内埋被动元件的叠层结构。
本发明提出一种封装装置的制作方法，其可使用较低成本的封胶(MoldCompound)取代昂贵的玻璃纤维基板，并以较低成本的两层金属层电镀导柱层流程取代昂贵的四层金属层激光盲埋孔流程，所以加工时间较短且流程简单。
在第一实施例中，本发明提出一种封装装置，其包括一第一导线层、一金属层、一导柱层、一被动元件、一第一封胶层、一第二导线层以及一防焊层。第一导线层具有相对的一第一表面与一第二表面。金属层设置于第一导线层的第一表面上。导柱层的一端设置于第一导线层的第二表面上，并且与第一导线层形成一凹型结构。被动元件设置并电连结于凹型结构内的第一导线层的第二表面上。第一封胶层设置于第一导线层及导柱层的部分区域内，并且包覆被动元件，其中第一封胶层不露出于第一导线层的第一表面与导柱层的一端。第二导线层设置于第一封胶层与导柱层的一端上。防焊层设置于第一封胶层与第二导线层上。
在第一实施例中，本发明提出一种封装装置的制作方法，其步骤包括：提供一金属载板，其具有相对的一第一侧面与一第二侧面；形成一第一导线层于该金属载板的该第二侧面上；形成一导柱层于该第一导线层上，其中该导柱层与该第一导线层形成一凹型结构；提供一被动元件设置并电连结于该凹型结构内的该第一导线层上；形成一第一封胶层包覆该第一导线层、该被动元件、该导柱层与该金属载板的该第二侧面；露出该导柱层的一端；形成一第二导线层于该第一封胶层与露出的该导柱层的一端上；形成一防焊层于该第一封胶层与该第二导线层上；以及移除该金属载板的部分区域以形成一窗口，其中该第一导线层与该第一封胶层从该窗口露出。
在第二实施例中，本发明提出一种封装装置，其包括一第一导线层、一金属层、一第一介电层、一导柱层、一被动元件、一第一封胶层、一第二导线层以及一防焊层。第一导线层具有相对的一第一表面与一第二表面。金属层设置于第一导线层的第一表面上。第一介电层设置于第一导线层的部分区域内，其中第一介电层不露出于第一导线层的第一表面，并且第一介电层不低于第一导线层的第二表面。导柱层设置于第一导线层的第二表面上，并且与第一导线层形成一凹型结构。被动元件设置并电连结于凹型结构内的第一导线层的第二表面上。第一封胶层设置于导柱层的部分区域内，并且包覆被动元件，其中第一封胶层不露出于导柱层的一端。第二导线层设置于第一封胶层与导柱层的一端上。防焊层设置于第一封胶层与第二导线层上。
在第二实施例中，本发明提出一种封装装置的制作方法，其步骤包括：提供一金属载板，其具有相对的一第一侧面与一第二侧面；形成一第一介电层于金属载板的第二侧面上；形成一第一导线层于金属载板的第二侧面上，其中第一介电层设置于第一导线层的部分区域内，第一介电层不低于第一导线层；形成一导柱层于第一导线层上，其中导柱层与第一导线层形成一凹型结构；提供一被动元件设置并电连结于凹型结构内的第一导线层上；形成一第一封胶层包覆第一介电层、第一导线层、被动元件、导柱层与金属载板的第二侧面；露出导柱层的一端；形成一第二导线层于第一封胶层与露出的导柱层的一端上；形成一防焊层于第一封胶层与第二导线层上；移除金属载板的部分区域以形成一窗口，其中第一导线层与第一介电层从窗口露出。
在第三实施例中，本发明提出一种封装装置，其包括一第一导线层、一金属层、一第一介电层、一第二介电层、一导体层、一导柱层、一被动元件、一第一封胶层、一第二导线层以及一防焊层。第一导线层具有相对的一第一表面与一第二表面。金属层设置于第一导线层的第一表面上。第一介电层设置于第一导线层的部分区域内，其中第一介电层不露出于第一导线层的第一表面，并且第一介电层不低于第一导线层的第二表面。第二介电层设置于第一介电层上。导柱层设置于导体层上，并且与导体层形成一凹型结构。被动元件设置并电连结于凹型结构内的第一导线层的第二表面上。第一封胶层设置于第二介电层、导体层与导柱层的部分区域内，并且包覆被动元件，其中第一封胶层不露出于导柱层的一端。第二导线层设置于第一封胶层与导柱层的一端上。防焊层设置于第一封胶层与第二导线层上。
在第三实施例中，本发明提出一种封装装置的制作方法，其步骤包括：提供一金属载板，其具有相对的一第一侧面与一第二侧面；形成一第一介电层于金属载板的第二侧面上；形成一第一导线层于金属载板的第二侧面上，其中第一介电层设置于第一导线层的部分区域内，第一介电层不低于第一导线层；形成一第二介电层于第一介电层上；形成一导体层于第一导线层上；形成一导柱层于导体层上，其中导柱层与导体层形成一凹型结构；提供一被动元件设置并电连结于凹型结构内的第一导线层上；形成一第一封胶层包覆第一介电层、第二介电层、第一导线层、导体层、被动元件、导柱层与金属载板的第二侧面；露出导柱层的一端；形成一第二导线层于第一封胶层与露出的导柱层的一端上；形成一防焊层于第一封胶层与第二导线层上；移除金属载板的部分区域以形成一窗口，其中第一导线层与第一介电层从窗口露出。
本发明的有益效果是：形成简单的两层金属层内埋被动元件的叠层结构；此外，可使用较低成本的封胶(Mold Compound)取代昂贵的玻璃纤维基板，并以较低成本的两层金属层电镀导柱层流程取代昂贵的四层金属层激光盲埋孔流程，所以加工时间较短且流程简单。
附图说明
图1为传统的玻璃纤维基板封装结构；
图2为本发明第一实施例的封装装置示意图；
图3为本发明第一实施例的封装装置制作方法流程图；
图4A至图4Q为本发明第一实施例的封装装置制作示意图；
图5为本发明第二实施例的封装装置示意图；
图6为本发明第二实施例的封装装置制作方法流程图；
图7A至图7Q为本发明第二实施例的封装装置制作示意图；
图8为本发明第三实施例的封装装置示意图；
图9为本发明第三实施例的封装装置制作方法流程图；
图10A至图10T为本发明第三实施例的封装装置制作示意图。
附图标记说明：10-玻璃纤维基板封装结构；100-玻璃纤维基板；110-凹槽；120-导通孔；130-电子元件；140-金属导电柱；142、144-第一金属导电层；146、148-第二金属导电层；150-绝缘层；20、40、60-封装装置；200-第一导线层；202-第一表面；204-第二表面；210-金属层；220-导柱层；222-凹型结构；224-部分区域；226-导柱层的一端；230-被动元件；240-第一封胶层；250-第二导线层；260-防焊层；270-外接元件；280-第二封胶层；290-金属球；30、50、70-制作方法；步骤S302-步骤S334；步骤S502-步骤S534；步骤S702-步骤S740；300-金属载板；302-第一侧面；304-第二侧面；306-窗口；310-第一光阻层；320-第二光阻层；330-第三光阻层；340-第四光阻层；350-第五光阻层；360-第六光阻层；370-第七光阻层；380-第八光阻层；410-第一介电层；610-第二介电层；620-导体层；C-切割制作过程。
具体实施方式
图2为本发明第一实施例的封装装置示意图。封装装置20，其包括一第一导线层200、一金属层210、一导柱层220、一被动元件230、一第一封胶层240、一第二导线层250以及一防焊层260。第一导线层200具有相对的一第一表面202与一第二表面204。金属层210设置于第一导线层200的第一表面202上。导柱层220设置于第一导线层200的第二表面204上，并且与第一导线层200形成一凹型结构222。被动元件230设置并电连结于凹型结构222内的第一导线层200的第二表面204上。第一封胶层240设置于第一导线层200与导柱层220的部分区域224内，并且包覆被动元件230，其中第一封胶层240不露出于第一导线层200的第一表面202与导柱层220的一端226。在本实施例中，第一封胶层240设置于第一导线层200与导柱层220的全部区域内，但并不以此为限。此外，第一封胶层240具有酚醛基树脂(Novolac-Based Resin)、环氧基树脂(Epoxy-Based Resin)、硅基树脂(Silicone-Based Resin)或其他适当的包覆剂，但并不以此为限。第二导线层250设置于第一封胶层240与导柱层220的一端226上。防焊层260设置于第一封胶层240与第二导线层250上。
其中，封装装置20更可包括一外接元件270、一第二封胶层280及多个金属球290。外接元件270设置并电连结于第一导线层200的第一表面202上。第二封胶层280设置于外接元件270与第一导线层200的第一表面202上。多个金属球290设置于第二导线层250上。在一实施例中，外接元件270为一主动元件、一被动元件、一半导体晶片或一软性电路板，但并不以此为限。
图3为本发明第一实施例的封装装置制作方法流程图，图4A至图4Q为本发明第一实施例的封装装置制作示意图。封装装置20的制作方法30，其步骤包括：
步骤S302，如图4A所示，提供一金属载板300，其具有相对的一第一侧面302与一第二侧面304。
步骤S304，如图4B所示，形成一第一光阻层310于金属载板300的第二侧面304上并形成一第二光阻层320于金属载板300的第一侧面302上。在本实施例中，第一光阻层310应用微影制作过程(Photolithography)技术所形成，但并不以此为限。
步骤S306，如图4C所示，形成一第一导线层200于金属载板300的第二侧面304上。在本实施例中，第一导线层200应用电镀(Electrolytic Plating)技术所形成，但并不以此为限。其中第一导线层200可以为图案化导线层，其包括至少一走线与至少一晶片座，第一导线层200的材质可以为金属，例如是铜。
步骤S308，如图4D所示，形成一第三光阻层330于第一光阻层310与第一导线层200上。在本实施例中，第三光阻层330是应用压合干膜光阻制作过程所形成，但并不以此为限。
步骤S310，如图4E所示，移除第三光阻层330的部分区域以露出第一导线层200。在本实施例中，移除第三光阻层330的部分区域是应用微影制作过程(Photolithography)技术所达成，但并不以此为限。
步骤S312，如图4F所示，形成一导柱层220于第一导线层200上。在本实施例中，导柱层220是应用电镀(Electrolytic Plating)技术所形成，但并不以此为限。其中，导柱层220包括至少一导电柱，其形成对应于第一导线层200的走线与晶片座上，导柱层220的材质可以为金属，例如是铜。
步骤S314，如图4G所示，移除第一光阻层310、第二光阻层320与第三光阻层330而形成第一导线层200于金属载板300的第二侧面304上，以及形成导柱层220于第一导线层200上，其中导柱层220与第一导线层200形成一凹型结构222。
步骤S316，如图4H所示，提供一被动元件230设置并电连结于凹型结构222内的第一导线层200上。
步骤S318，如图4I所示，形成一第一封胶层240包覆第一导线层200、被动元件230、导柱层220与金属载板300的第二侧面304。在本实施例中，第一封胶层240是应用转注成型(Transfer Molding)的封装技术所形成，第一封胶层240的材质可包括酚醛基树脂(Novolac-Based Resin)、环氧基树脂(Epoxy-Based Resin)、硅基树脂(Silicone-Based Resin)或其他适当的包覆剂，在高温和高压下，以液体状态包覆第一导线层200、被动元件230与导柱层220，其固化后形成第一封胶层240。第一封胶层240亦可包括适当的填充剂，例如是粉状的二氧化硅。
在另一实施例中，亦可应用注射成型(Injection Molding)或压缩成型(Compression Molding)的封装技术形成第一封胶层240。
其中，形成第一封胶层240的步骤可包括：提供一包覆剂，其中包覆剂具有树脂及粉状的二氧化硅。加热包覆剂至液体状态。注入呈液态的包覆剂于金属载板300的第二侧面304上，包覆剂在高温和高压下包覆第一导线层200、被动元件230与导柱层220。固化包覆剂，使包覆剂形成第一封胶层240，但形成第一封胶层240的步骤并不以此为限。
步骤S320，如图4J所示，露出导柱层220的一端226。在本实施例中，露出导柱层220是应用磨削(Grinding)方式移除第一封胶层240的一部分，以露出导柱层220的一端226。较佳但非限定地，导柱层220的一端226与第一封胶层240实质上对齐，例如是共面。在另一实施例中，可在形成第一封胶层240的同时，露出导柱层220的一端226，而无需移除第一封胶层240的任何部分。
步骤S322，如图4K所示，形成一第二导线层250于第一封胶层240与露出的导柱层220的一端226上。在一实施例中，第二导线层250可应用无电镀(ElectrolessPlating)技术、溅镀(Sputtering Coating)技术或蒸镀(Thermal Coating)技术所形成，但并不以此为限。其中第二导线层250可以为图案化导线层，其包括至少一走线，并形成对应于露出的导柱层220的一端226上，第二导线层250的材质可以为金属，例如是铜。
步骤S324，如图4L所示，形成一防焊层260于第一封胶层240与第二导线层250上，并露出部分的第二导线层250。其中，防焊层260具有绝缘第二导线层250的各走线电的功效。
步骤S326，如图4M所示，移除金属载板300的部分区域以形成一窗口306，其中第一导线层200与第一封胶层240从窗口306露出。在本实施例中，移除金属载板300的部分区域是应用微影制作过程与蚀刻技术所达成，第一导线层200的走线与晶片座亦可从窗口306露出，此外，金属载板300所留下的部分区域即形成一金属层210。
步骤S328，如图4N所示，提供一外接元件270设置并电连结于第一导线层200的第一表面202上。在一实施例中，外接元件270为一主动元件、一被动元件、一半导体晶片或一软性电路板，但并不以此为限。
步骤S330，如图4O所示，形成一第二封胶层280包覆于外接元件270与第一导线层200的第一表面202上。在本实施例中，第二封胶层280是应用转注成型(Transfer Molding)的封装技术所形成，第二封胶层280的材质可包括酚醛基树脂(Novolac-Based Resin)、环氧基树脂(Epoxy-Based Resin)、硅基树脂(Silicone-Based Resin)或其他适当的包覆剂，在高温和高压下，以液体状态包覆外接元件270与第一导线层200的第一表面202上，其固化后形成第二封胶层280。第二封胶层280亦可包括适当的填充剂，例如是粉状的二氧化硅。
在另一实施例中，亦可应用注射成型(Injection Molding)或压缩成型(Compression Molding)的封装技术形成第二封胶层280。
步骤S332，如图4P所示，形成多个金属球290于第二导线层250上。每一金属球290的材质可以为金属，例如是铜。
步骤S334，如图4Q所示，最后再进行切割制作过程C于第一导线层200、金属层210、导柱层220、第一封胶层240、第二导线层250或防焊层260等至少其中一层而形成如图2所示的封装装置20。
在此要特别说明，本发明第一实施例的封装装置20，其是利用第一封胶层为无核心基板的主体材料来取代昂贵的传统的玻璃纤维基板，并以较低成本的两层金属层电镀导柱层流程来取代昂贵的传统的四层金属层激光盲埋孔流程，所以加工时间较短且流程简单，故可大幅降低制作成本。
图5为本发明第二实施例的封装装置示意图。封装装置40基本上类似于本发明第一实施例的封装装置20的结构，其包括一第一导线层200、一金属层210、一第一介电层410、一导柱层220、一被动元件230、一第一封胶层240、一第二导线层250以及一防焊层260。第一导线层200具有相对的一第一表面202与一第二表面204。金属层210设置于第一导线层200的第一表面202上。第一介电层410设置于第一导线层200的部分区域内，其中第一介电层410不露出于第一导线层200的第一表面202，并且第一介电层410不低于第一导线层200的第二表面204。导柱层220设置于第一导线层200的第二表面204上，并且与第一导线层200形成一凹型结构222。被动元件230设置并电连结于凹型结构222内的第一导线层200的第二表面204上。第一封胶层240设置于导柱层220的部分区域224内，并且包覆被动元件230，其中第一封胶层240不露出于导柱层220的一端226。在本实施例中，第一封胶层240设置于导柱层220的全部区域内，但并不以此为限。此外，第一封胶层240具有酚醛基树脂(Novolac-Based Resin)、环氧基树脂(Epoxy-BasedResin)、硅基树脂(Silicone-Based Resin)或其他适当的包覆剂，但并不以此为限。第二导线层250设置于第一封胶层240与导柱层220的一端226上。防焊层260设置于第一封胶层240与第二导线层250上。
其中，封装装置40更可包括一外接元件270、一第二封胶层280及多个金属球290。外接元件270设置并电连结于第一导线层200的第一表面202上。第二封胶层280设置于外接元件270与第一导线层200的第一表面202上。多个金属球290设置于第二导线层250上。在一实施例中，外接元件270为一主动元件、一被动元件、一半导体晶片或一软性电路板，但并不以此为限。图6为本发明第二实施例的封装装置制作方法流程图，图7A至图7Q为本发明第二实施例的封装装置制作示意图。封装装置40的制作方法50，其步骤包括：
步骤S502，如图7A所示，提供一金属载板300，其具有相对的一第一侧面302与一第二侧面304。
步骤S504，如图7B所示，形成一第一介电层410于金属载板300的第二侧面304上并形成一第四光阻层340于金属载板的第一侧面302上。在本实施例中，第一介电层410是应用涂布制作过程，再经过微影制作过程(Photolithography)与蚀刻制作过程(Etch Process)所形成，第四光阻层340是应用压合干膜光阻制作过程所形成，但并不以此为限。
步骤S506，如图7C所示，形成一第一导线层200于金属载板300的第二侧面304上，其中第一介电层410设置于第一导线层200的部分区域内，第一介电层410不低于第一导线层200。在本实施例中，第一导线层200是应用电镀(ElectrolyticPlating)技术所形成，但并不以此为限。其中第一导线层200可以为图案化导线层，其包括至少一走线与至少一晶片座，第一导线层200的材质可以为金属，例如是铜。
步骤S508，如图7D所示，形成一第五光阻层350于第一介电层410与第一导线层200上。在本实施例中，第五光阻层350是应用压合干膜光阻制作过程所形成，但并不以此为限。
步骤S510，如图7E所示，移除第五光阻层350的部分区域以露出第一导线层200。在本实施例中，移除第五光阻层350的部分区域是应用微影制作过程(Photolithography)技术所达成，但并不以此为限。
步骤S512，如图7F所示，形成一导柱层220于第一导线层200上。在本实施例中，导柱层220是应用电镀(Electrolytic Plating)技术所形成，但并不以此为限。其中，导柱层220包括至少一导电柱，其形成对应于第一导线层200的走线与晶片座上，导柱层220的材质可以为金属，例如是铜。
步骤S514，如图7G所示，移除第四光阻层340与第五光阻层350而形成第一介电层410于金属载板300的第二侧面304上，形成第一导线层200于金属载板300的第二侧面304上，其中第一介电层410设置于第一导线层200的部分区域内，第一介电层410不低于第一导线层200，以及形成导柱层220于第一导线层200上，其中导柱层220与第一导线层200形成一凹型结构222。
步骤S516，如图7H所示，提供一被动元件230设置并电连结于凹型结构222内的第一导线层200上。
步骤S518，如图7I所示，形成一第一封胶层240包覆第一介电层410、第一导线层200、被动元件230、导柱层220与金属载板300的第二侧面304。在本实施例中，第一封胶层240是应用转注成型(Transfer Molding)的封装技术所形成，第一封胶层240的材质可包括酚醛基树脂(Novolac-Based Resin)、环氧基树脂(Epoxy-Based Resin)、硅基树脂(Silicone-Based Resin)或其他适当的包覆剂，在高温和高压下，以液体状态包覆第一介电层410、第一导线层200、被动元件230与导柱层220，其固化后形成第一封胶层240。第一封胶层240亦可包括适当的填充剂，例如是粉状的二氧化硅。
在另一实施例中，亦可应用注射成型(Injection Molding)或压缩成型(Compression Molding)的封装技术形成第一封胶层240。
其中，形成第一封胶层240的步骤可包括：提供一包覆剂，其中包覆剂具有树脂及粉状的二氧化硅。加热包覆剂至液体状态。注入呈液态的包覆剂于金属载板300的第二侧面304上，包覆剂在高温和高压下包覆第一介电层410、第一导线层200、被动元件230与导柱层220。固化包覆剂，使包覆剂形成第一封胶层240，但形成第一封胶层240的步骤并不以此为限。
步骤S520，如图7J所示，露出导柱层220的一端226。在本实施例中，露出导柱层220是应用磨削(Grinding)方式移除第一封胶层240的一部分，以露出导柱层220的一端226。较佳但非限定地，导柱层220的一端226与第一封胶层240实质上对齐，例如是共面。在另一实施例中，可在形成第一封胶层240的同时，露出导柱层220的一端226，而无需移除第一封胶层240的任何部分。
步骤S522，如图7K所示，形成一第二导线层250于第一封胶层240与露出的导柱层220的一端226上。在一实施例中，第二导线层250可应用无电镀(ElectrolessPlating)技术、溅镀(Sputtering Coating)技术或蒸镀(Thermal Coating)技术所形成，但并不以此为限。其中第二导线层250可以为图案化导线层，其包括至少一走线，并形成对应于露出的导柱层220的一端226上，第二导线层250的材质可以为金属，例如是铜。
步骤S524，如图7L所示，形成一防焊层260于第一封胶层240与第二导线层250上，并露出部分的第二导线层250。其中，防焊层260具有绝缘第二导线层250的各走线电的功效。
步骤S526，如图7M所示，移除金属载板300的部分区域以形成一窗口306，其中第一导线层200与第一介电层410从窗口306露出。在本实施例中，移除金属载板300的部分区域是应用微影制作过程与蚀刻技术所达成，第一导线层200的走线与晶片座亦可从窗口306露出，此外，金属载板300所留下的部分区域即形成一金属层210。
步骤S528，如图7N所示，提供一外接元件270设置并电连结于第一导线层200的第一表面202上。在一实施例中，外接元件270为一主动元件、一被动元件、一半导体晶片或一软性电路板，但并不以此为限。
步骤S530，如图7O所示，形成一第二封胶层280包覆于外接元件270与第一导线层200的第一表面202上。在本实施例中，第二封胶层280是应用转注成型(Transfer Molding)的封装技术所形成，第二封胶层280的材质可包括酚醛基树脂(Novolac-Based Resin)、环氧基树脂(Epoxy-Based Resin)、硅基树脂(Silicone-Based Resin)或其他适当的包覆剂，在高温和高压下，以液体状态包覆外接元件270与第一导线层200的第一表面202上，其固化后形成第二封胶层280。第二封胶层280亦可包括适当的填充剂，例如是粉状的二氧化硅。
在另一实施例中，亦可应用注射成型(Injection Molding)或压缩成型(Compression Molding)的封装技术形成第二封胶层280。
步骤S532，如图7P所示，形成多个金属球290于第二导线层250上。每一金属球290的材质可以为金属，例如是铜。
步骤S534，如图7Q所示，最后再进行切割制作过程C于第一导线层200、金属层210、导柱层220、第一封胶层240、第二导线层250或防焊层260等至少其中一层而形成如图5所示的封装装置40。
在此要特别说明，本发明第二实施例的封装装置40相较于本发明第一实施例的封装装置20，其是利用第一介电层来取代第一光阻层，故可减少两次干膜压合制作过程与一次去膜制作过程，以回避因为去膜制作过程不净所造成的风险。此外，当在形成第一封胶层时，因为第一导线层之间的线路间隙已被第一介电层所填满，故可减少因为第一封胶层的填胶不足所造成的线路间隙的空泡风险。
图8为本发明第三实施例的封装装置示意图。封装装置60基本上类似于本发明第二实施例的封装装置40的结构，其包括一第一导线层200、一金属层210、一第一介电层410、一第二介电层610、一导体层620、一导柱层220、一被动元件230、一第一封胶层240、一第二导线层250以及一防焊层260。第一导线层200具有相对的一第一表面202与一第二表面204。金属层210设置于第一导线层200的第一表面202上。第一介电层410设置于第一导线层200的部分区域内，其中第一介电层410不露出于第一导线层200的第一表面202，并且第一介电层410不低于第一导线层200的第二表面204。第二介电层610设置于第一介电层410上。导柱层220设置于导体层620上，并且与导体层620形成一凹型结构222。被动元件230设置并电连结于凹型结构222内的第一导线层200的第二表面204上。第一封胶层240设置于第二介电层610、导体层620与导柱层220的部分区域224内，并且包覆被动元件230，其中第一封胶层240不露出于导柱层220的一端226。在本实施例中，第一封胶层240设置于第二介电层610、导体层620与导柱层220的全部区域内，但并不以此为限。此外，第一封胶层240具有酚醛基树脂(Novolac-BasedResin)、环氧基树脂(Epoxy-Based Resin)、硅基树脂(Silicone-Based Resin)或其他适当的包覆剂，但并不以此为限。第二导线层250设置于第一封胶层240与导柱层220的一端226上。防焊层260设置于第一封胶层240与第二导线层250上。
其中，封装装置60更可包括一外接元件270、一第二封胶层280及多个金属球290。外接元件270设置并电连结于第一导线层200的第一表面202上。第二封胶层280设置于外接元件270与第一导线层200的第一表面202上。多个金属球290设置于第二导线层250上。在一实施例中，外接元件270为一主动元件、一被动元件、一半导体晶片或一软性电路板，但并不以此为限。
图9为本发明第三实施例的封装装置制作方法流程图，图10A至图10R为本发明第三实施例的封装装置制作示意图。封装装置60的制作方法70，其步骤包括：
步骤S702，如图10A所示，提供一金属载板300，其具有相对的一第一侧面302与一第二侧面304。
步骤S704，如图10B所示，形成一第一介电层410于金属载板300的第二侧面304上并形成一第六光阻层360于金属载板的第一侧面302上。在本实施例中，第一介电层410是应用涂布制作过程，再经过微影制作过程(Photolithography)与蚀刻制作过程(Etch Process)所形成，第六光阻层360是应用压合干膜光阻制作过程所形成，但并不以此为限。
步骤S706，如图10C所示，形成一第一导线层200于金属载板300的第二侧面304上，其中第一介电层410设置于第一导线层200的部分区域内，第一介电层410不低于第一导线层200。在本实施例中，第一导线层200是应用电镀(ElectrolyticPlating)技术所形成，但并不以此为限。其中第一导线层200可以为图案化导线层，其包括至少一走线与至少一晶片座，第一导线层200的材质可以为金属，例如是铜。
步骤S708，如图10D所示，形成一第二介电层610于第一介电层410上。在本实施例中，第二介电层610是应用涂布制作过程，再经过微影制作过程(Photolithography)与蚀刻制作过程(Etch Process)所形成，但并不以此为限。
步骤S710，如图10E所示，形成一第七光阻层370于第一介电层410与第一导线层200上，其中第二介电层610不低于第七光阻层370。在本实施例中，第七光阻层370是应用微影制作过程(Photolithography)技术所形成，但并不以此为限。
步骤S712，如图10F所示，形成一导体层620于第一导线层200上，其中第二介电层610不低于导体层620。在本实施例中，导体层620是应用电镀(ElectrolyticPlating)技术所形成，但并不以此为限。其中导体层620的材质可以为金属，例如是铜。
步骤S714，如图10G所示，形成一第八光阻层380于第二介电层610、第七光阻层370与导体层620上。在本实施例中，第八光阻层380是应用压合干膜光阻制作过程所形成，但并不以此为限。
步骤S716，如图10H所示，移除第八光阻层380的部分区域以露出导体层620。在本实施例中，移除第八光阻层380的部分区域是应用微影制作过程(Photolithography)技术所达成，但并不以此为限。
步骤S718，如图10I所示，形成一导柱层220于导体层620上。在本实施例中，导柱层220是应用电镀(Electrolytic Plating)技术所形成，但并不以此为限。其中，导柱层220包括至少一导电柱，其形成对应于导体层620的走线与晶片座上，导柱层220的材质可以为金属，例如是铜。
步骤S720，如图10J所示，移除第六光阻层360、第七光阻层370与第八光阻层380而形成第一介电层410于金属载板300的第二侧面304上，形成第一导线层200于金属载板300的第二侧面304上，其中第一介电层410设置于第一导线层200的部分区域内，第一介电层410不低于第一导线层200，形成第二介电层610于第一介电层410上，形成一导体层620于第一导线层200上，以及形成导柱层220于导体层620上，其中导柱层220与导体层620形成一凹型结构222。
步骤S722，如图10K所示，提供一被动元件230设置并电连结于凹型结构222内的第一导线层200上。
步骤S724，如图10L所示，形成一第一封胶层240包覆第一介电层410、第二介电层610、第一导线层200、导体层620、被动元件230、导柱层220与金属载板300的第二侧面304。在本实施例中，第一封胶层240是应用转注成型(TransferMolding)的封装技术所形成，第一封胶层240的材质可包括酚醛基树脂(Novolac-Based Resin)、环氧基树脂(Epoxy-Based Resin)、硅基树脂(Silicone-Based Resin)或其他适当的包覆剂，在高温和高压下，以液体状态包覆第一介电层410、第二介电层610、第一导线层200、导体层620、被动元件230与导柱层220，其固化后形成第一封胶层240。第一封胶层240亦可包括适当的填充剂，例如是粉状的二氧化硅。
在另一实施例中，亦可应用注射成型(Injection Molding)或压缩成型(Compression Molding)的封装技术形成第一封胶层240。
其中，形成第一封胶层240的步骤可包括：提供一包覆剂，其中包覆剂具有树脂及粉状的二氧化硅。加热包覆剂至液体状态。注入呈液态的包覆剂于金属载板300的第二侧面304上，包覆剂在高温和高压下包覆第一介电层410、第二介电层610、第一导线层200、导体层620、被动元件230、导柱层220。固化包覆剂，使包覆剂形成第一封胶层240，但形成第一封胶层240的步骤并不以此为限。
步骤S726，如图10M所示，露出导柱层220的一端226。在本实施例中，露出导柱层220是应用磨削(Grinding)方式移除第一封胶层240的一部分，以露出导柱层220的一端226。较佳但非限定地，导柱层220的一端226与第一封胶层240实质上对齐，例如是共面。在另一实施例中，可在形成第一封胶层240的同时，露出导柱层220的一端226，而无需移除第一封胶层240的任何部分。
步骤S728，如图10N所示，形成一第二导线层250于第一封胶层240与露出的导柱层220的一端226上。在一实施例中，第二导线层250可应用无电镀(ElectrolessPlating)技术、溅镀(Sputtering Coating)技术或蒸镀(Thermal Coating)技术所形成，但并不以此为限。其中第二导线层250可以为图案化导线层，其包括至少一走线，并形成对应于露出的导柱层220的一端226上，第二导线层250的材质可以为金属，例如是铜。
步骤S730，如图10O所示，形成一防焊层260于第一封胶层240与第二导线层250上，并露出部分的第二导线层250。其中，防焊层260具有绝缘第二导线层250的各走线电的功效。
步骤S732，如图10P所示，移除金属载板300的部分区域以形成一窗口306，其中第一导线层200与第一介电层410从窗口306露出。在本实施例中，移除金属载板300的部分区域是应用微影制作过程与蚀刻技术所达成，第一导线层200的走线与晶片座亦可从窗口306露出，此外，金属载板300所留下的部分区域即形成一金属层210。
步骤S734，如图10Q所示，提供一外接元件270设置并电连结于第一导线层200的第一表面202上。在一实施例中，外接元件270为一主动元件、一被动元件、一半导体晶片或一软性电路板，但并不以此为限。
步骤S736，如图10R所示，形成一第二封胶层280包覆于外接元件270与第一导线层200的第一表面202上。在本实施例中，第二封胶层280是应用转注成型(Transfer Molding)的封装技术所形成，第二封胶层280的材质可包括酚醛基树脂(Novolac-Based Resin)、环氧基树脂(Epoxy-Based Resin)、硅基树脂(Silicone-Based Resin)或其他适当的包覆剂，在高温和高压下，以液体状态包覆外接元件270与第一导线层200的第一表面202上，其固化后形成第二封胶层280。第二封胶层280亦可包括适当的填充剂，例如是粉状的二氧化硅。
在另一实施例中，亦可应用注射成型(Injection Molding)或压缩成型(Compression Molding)的封装技术形成第二封胶层280。
步骤S738，如图10S所示，形成多个金属球290于第二导线层250上。每一金属球290的材质可以为金属，例如是铜。
步骤S740，如图10T所示，最后再进行切割制作过程C于第一导线层200、金属层210、导柱层220、第一封胶层240、第二导线层250或防焊层260等至少其中一层而形成如图8所示的封装装置60。
在此要特别说明，本发明第三实施例的封装装置60相较于本发明第二实施例的封装装置40，其系再增加一层导体层结构来降低电镀导柱层的高度与制作过程难度。此外，形成第一封胶层的厚度与研磨第一封胶层的厚度也可因此减少，让制作更加简单且节省成本。
综上所述，本发明第一实施例的封装装置，其是利用第一封胶层为无核心基板的主体材料来取代昂贵的传统的玻璃纤维基板，并以较低成本的两层金属层电镀导柱层流程来取代昂贵的传统的四层金属层激光盲埋孔流程，所以加工时间较短且流程简单，可大幅降低制作成本。
再者，本发明第二实施例的封装装置，其是利用第一介电层来取代第一光阻层，故可减少两次干膜压合制作过程与一次去膜制作过程，以回避因为去膜制作过程不净所造成的风险。此外，当在形成第一封胶层时，因为第一导线层之间的线路间隙已被第一介电层所填满，故可减少因为第一封胶层的填胶不足所造成的线路间隙的空泡风险。
此外，本发明第三实施例的封装装置，其是再增加一层导体层结构来降低电镀导柱层的高度与制作过程难度。此外，形成第一封胶层的厚度与研磨第一封胶层的厚度也可因此减少，让制作更加简单且节省成本。
然而以上所述的具体实施例，仅用于例释本发明的特点及功效，而非用于限定本发明的可实施范畴，于未脱离本发明上揭的精神与技术范畴下，任何运用本发明所揭示内容而完成的等效改变及修饰，均仍应为下述的申请专利范围所涵盖。

Claims (30)

1.一种封装装置，其特征在于，包括：
一第一导线层，其具有相对的一第一表面与一第二表面；
一金属层，其设置于该第一导线层的该第一表面上；
一导柱层，其设置于该第一导线层的该第二表面上，并且与该第一导线层形成一凹型结构；
一被动元件，其设置并电连结于该凹型结构内的该第一导线层的该第二表面上；
一第一封胶层，其设置于该第一导线层与该导柱层的部分区域内，并且包覆该被动元件，其中该第一封胶层不露出于该第一导线层的该第一表面与该导柱层的一端；
一第二导线层，其设置于该第一封胶层与该导柱层的一端上；以及
一防焊层，其设置于该第一封胶层与该第二导线层上。
2.如权利要求1所述的封装装置，其特征在于，更包括：
一外接元件，其设置并电连结于该第一导线层的该第一表面上；
一第二封胶层，其设置于该外接元件与该第一导线层的该第一表面上；及
多个金属球，其设置于该第二导线层上。
3.如权利要求2所述的封装装置，其特征在于，该外接元件为一主动元件、一被动元件、一半导体晶片或一软性电路板。
4.如权利要求1所述的封装装置，其特征在于，该第一封胶层具有酚醛基树脂、环氧基树脂或硅基树脂。
5.一种封装装置的制作方法，其特征在于，步骤包括：
提供一金属载板，其具有相对的一第一侧面与一第二侧面；
形成一第一导线层于该金属载板的该第二侧面上；
形成一导柱层于该第一导线层上，其中该导柱层与该第一导线层形成一凹型结构；
提供一被动元件设置并电连结于该凹型结构内的该第一导线层上；
形成一第一封胶层包覆该第一导线层、该被动元件、该导柱层与该金属载板的该第二侧面；
露出该导柱层的一端；
形成一第二导线层于该第一封胶层与露出的该导柱层的一端上；
形成一防焊层于该第一封胶层与该第二导线层上；以及
移除该金属载板的部分区域以形成一窗口，其中该第一导线层与该第一封胶层从该窗口露出。
6.如权利要求5所述的制作方法，其特征在于，更包括：
提供一外接元件设置并电连结于该第一导线层的该第一表面上；
形成一第二封胶层包覆于该外接元件与该第一导线层的该第一表面上；及
形成多个金属球于该第二导线层上。
7.如权利要求5所述的制造方法，其特征在于，形成该导柱层于该第一导线层上之前的步骤包括：
形成一第一光阻层于该金属载板的该第二侧面上与一第二光阻层于该金属载板的该第一侧面上；
形成该第一导线层于该金属载板的该第二侧面上；
形成一第三光阻层于该第一光阻层与该第一导线层上；
移除该第三光阻层的部分区域以露出该第一导线层；
形成一导柱层于该第一导线层上；及
移除该第一光阻层、该第二光阻层与该第三光阻层。
8.如权利要求5所述的制作方法，其特征在于，形成该第一封胶层的步骤包括：
提供一包覆剂，其中该包覆剂具有树脂及粉状的二氧化硅；
加热该包覆剂至液体状态；
注入呈液态的该包覆剂于该金属载板的该第二侧面上，该包覆剂在高温和高压下包覆该第一导线层、该被动元件与该导柱层；及
固化该包覆剂，使该包覆剂形成该第一封胶层。
9.如权利要求6所述的制作方法，其特征在于，该外接元件为一主动元件、一被动元件、一半导体晶片或一软性电路板。
10.如权利要求5所述的制作方法，其特征在于，该第一封胶层具有有酚醛基树脂、环氧基树脂或硅基树脂。
11.一种封装装置，其特征在于，包括：
一第一导线层，其具有相对的一第一表面与一第二表面；
一金属层，其设置于该第一导线层的该第一表面上；
一第一介电层，其设置于该第一导线层的部分区域内，其中该第一介电层不露出于该第一导线层的该第一表面，该第一介电层不低于该第一导线层的该第二表面；
一导柱层，其设置于该第一导线层的该第二表面上，并且与该第一导线层形成一凹型结构；
一被动元件，其设置并电连结于该凹型结构内的该第一导线层的该第二表面上；
一第一封胶层，其设置于该导柱层的部分区域内，并且包覆该被动元件，其中该第一封胶层不露出于该导柱层的一端；
一第二导线层，其设置于该第一封胶层与该导柱层的一端上；以及
一防焊层，其设置于该第一封胶层与该第二导线层上。
12.如权利要求11所述的封装装置，其特征在于，更包括：
一外接元件，其设置并电连结于该第一导线层的该第一表面上；
一第二封胶层，其设置于该外接元件与该第一导线层的该第一表面上；及
多个金属球，其设置于该第二导线层上。
13.如权利要求12所述的封装装置，其特征在于，该外接元件为一主动元件、一被动元件、一半导体晶片或一软性电路板。
14.如权利要求11所述的封装装置，其特征在于，该第一封胶层具有酚醛基树脂、环氧基树脂或硅基树脂。
15.一种封装装置的制作方法，其特征在于，步骤包括：
提供一金属载板，其具有相对的一第一侧面与一第二侧面；
形成一第一介电层于该金属载板的该第二侧面上；
形成一第一导线层于该金属载板的该第二侧面上，其中该第一介电层设置于该第一导线层的部分区域内，该第一介电层不低于该第一导线层；
形成一导柱层于该第一导线层上，其中该导柱层与该第一导线层形成一凹型结构；
提供一被动元件设置并电连结于该凹型结构内的该第一导线层上；
形成一第一封胶层包覆该第一介电层、该第一导线层、该被动元件、该导柱层与该金属载板的该第二侧面；
露出该导柱层的一端；
形成一第二导线层于该第一封胶层与露出的该导柱层的一端上；
形成一防焊层于该第一封胶层与该第二导线层上；以及
移除该金属载板的部分区域以形成一窗口，其中该第一导线层与该第一介电层从该窗口露出。
16.如权利要求15所述的制作方法，其特征在于，更包括：
提供一外接元件设置并电连结于该第一导线层的该第一表面上；
形成一第二封胶层包覆于该外接元件与该第一导线层的该第一表面上；及
形成多个金属球于该第二导线层上。
17.如权利要求15所述的制造方法，其特征在于，形成该导柱层于该第一导线层上之前的步骤包括：
形成该第一介电层于该金属载板的该第二侧面上与一第四光阻层于该金属载板的该第一侧面上；
形成该第一导线层于该金属载板的该第二侧面上，其中该第一介电层设置于该第一导线层的部分区域内；
形成一第五光阻层于该第一介电层与该第一导线层上；
移除该第五光阻层的部分区域以露出该第一导线层；
形成一导柱层于该第一导线层上；及
移除该第四光阻层与该第五光阻层。
18.如权利要求15所述的制作方法，其特征在于，形成该第一封胶层的步骤包括：
提供一包覆剂，其中该包覆剂具有树脂及粉状的二氧化硅；
加热该包覆剂至液体状态；
注入呈液态的该包覆剂于该金属载板的该第二侧面上，该包覆剂在高温和高压下包覆该第一介电层、该第一导线层、该被动元件与该导柱层；及
固化该包覆剂，使该包覆剂形成该第一封胶层。
19.如权利要求16所述的制作方法，其特征在于，该外接元件为一主动元件、一被动元件、一半导体晶片或一软性电路板。
20.如权利要求15所述的制作方法，其特征在于，该第一封胶层具有有酚醛基树脂、环氧基树脂或硅基树脂。
21.一种封装装置，其特征在于，包括：
一第一导线层，其具有相对的一第一表面与一第二表面；
一金属层，其设置于该第一导线层的该第一表面上；
一第一介电层，其设置于该第一导线层的部分区域内，其中该第一介电层不露出于该第一导线层的该第一表面，该第一介电层不低于该第一导线层的该第二表面；
一第二介电层，其设置于该第一介电层上；
一导体层，其设置于该第一导线层上；
一导柱层，其设置于该导体层上，并且与该导体层形成一凹型结构；
一被动元件，其设置并电连结于该凹型结构内的该第一导线层的该第二表面上；
一第一封胶层，其设置于该第二介电层、该导体层与该导柱层的部分区域内，并且包覆该被动元件，其中该第一封胶层不露出于该导柱层的一端；
一第二导线层，其设置于该第一封胶层与该导柱层的一端上；以及
一防焊层，其设置于该第一封胶层与该第二导线层上。
22.如权利要求21所述的封装装置，其特征在于，更包括：
一外接元件，其设置并电连结于该第一导线层的该第一表面上；
一第二封胶层，其设置于该外接元件与该第一导线层的该第一表面上；及
多个金属球，其设置于该第二导线层上。
23.如权利要求22所述的封装装置，其特征在于，该外接元件为一主动元件、一被动元件、一半导体晶片或一软性电路板。
24.如权利要求21所述的封装装置，其特征在于，该第一封胶层具有酚醛基树脂、环氧基树脂或硅基树脂。
25.一种封装装置的制作方法，其特征在于，步骤包括：
提供一金属载板，其具有相对的一第一侧面与一第二侧面；
形成一第一介电层于该金属载板的该第二侧面上；
形成一第一导线层于该金属载板的该第二侧面上，其中该第一介电层设置于该第一导线层的部分区域内，该第一介电层不低于该第一导线层；
形成一第二介电层于该第一介电层上；
形成一导体层于该第一导线层上；
形成一导柱层于该导体层上，其中该导柱层与该导体层形成一凹型结构；
提供一被动元件设置并电连结于该凹型结构内的该第一导线层上；
形成一第一封胶层包覆该第一介电层、该第二介电层、该第一导线层、该导体层、该被动元件、该导柱层与该金属载板的该第二侧面；
露出该导柱层的一端；
形成一第二导线层于该第一封胶层与露出的该导柱层的一端上；
形成一防焊层于该第一封胶层与该第二导线层上；以及
移除该金属载板的部分区域以形成一窗口，其中该第一导线层与该第一介电层从该窗口露出。
26.如权利要求25所述的制作方法，其特征在于，更包括：
提供一外接元件设置并电连结于该第一导线层的该第一表面上；
形成一第二封胶层包覆于该外接元件与该第一导线层的该第一表面上；及
形成多个金属球于该第二导线层上。
27.如权利要求25所述的制造方法，其特征在于，形成该导柱层于该导体层上之前的步骤包括：
形成该第一介电层于该金属载板的该第二侧面上与一第六光阻层于该金属载板的该第一侧面上；
形成该第一导线层于该金属载板的该第二侧面上，其中该第一介电层设置于该第一导线层的部分区域内，该第一介电层不低于该第一导线层；
形成一第二介电层于该第一介电层上；
形成一第七光阻层于该第一介电层与该第一导线层上，其中该第二介电层不低于该第七光阻层；
形成一导体层于该第一导线层上，其中该第二介电层不低于该导体层；
形成一第八光阻层于该第二介电层、该第七光阻层与该导体层上；移除该第八光阻层的部分区域以露出该导体层；
形成一导柱层于该导体层上；及
移除该第六光阻层、该第七光阻层与该第八光阻层。
28.如权利要求25所述的制作方法，其特征在于，形成该第一封胶层的步骤包括：
提供一包覆剂，其中该包覆剂具有树脂及粉状的二氧化硅；
加热该包覆剂至液体状态；
注入呈液态的该包覆剂于该金属载板的该第二侧面上，该包覆剂在高温和高压下包覆该第一介电层、该第二介电层、该第一导线层、该导体层、该被动元件与该导柱层；及
固化该包覆剂，使该包覆剂形成该第一封胶层。
29.如权利要求26所述的制作方法，其特征在于，该外接元件为一主动元件、一被动元件、一半导体晶片或一软性电路板。
30.如权利要求25所述的制作方法，其特征在于，该第一封胶层具有有酚醛基树脂、环氧基树脂或硅基树脂。
CN201410051563.3A 2014-02-14 2014-02-14 封装装置及其制作方法 Active CN104851869B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410051563.3A CN104851869B (zh) 2014-02-14 2014-02-14 封装装置及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410051563.3A CN104851869B (zh) 2014-02-14 2014-02-14 封装装置及其制作方法

Publications (2)

Publication Number Publication Date
CN104851869A true CN104851869A (zh) 2015-08-19
CN104851869B CN104851869B (zh) 2017-09-22

Family

ID=53851392

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410051563.3A Active CN104851869B (zh) 2014-02-14 2014-02-14 封装装置及其制作方法

Country Status (1)

Country Link
CN (1) CN104851869B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106847778A (zh) * 2015-12-04 2017-06-13 恒劲科技股份有限公司 半导体封装载板及其制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200807661A (en) * 2006-07-28 2008-02-01 Phoenix Prec Technology Corp Circuit board structure having passive component and stack structure thereof
CN202839599U (zh) * 2012-08-23 2013-03-27 江阴长电先进封装有限公司 一种芯片嵌入式三维圆片级封装结构
US20130186676A1 (en) * 2012-01-20 2013-07-25 Futurewei Technologies, Inc. Methods and Apparatus for a Substrate Core Layer
CN103515252A (zh) * 2012-06-21 2014-01-15 新科金朋有限公司 形成嵌入式sop扇出型封装的半导体器件和方法
TW201405673A (zh) * 2012-07-18 2014-02-01 矽品精密工業股份有限公司 晶片尺寸封裝件之製法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200807661A (en) * 2006-07-28 2008-02-01 Phoenix Prec Technology Corp Circuit board structure having passive component and stack structure thereof
US20130186676A1 (en) * 2012-01-20 2013-07-25 Futurewei Technologies, Inc. Methods and Apparatus for a Substrate Core Layer
CN103515252A (zh) * 2012-06-21 2014-01-15 新科金朋有限公司 形成嵌入式sop扇出型封装的半导体器件和方法
TW201405673A (zh) * 2012-07-18 2014-02-01 矽品精密工業股份有限公司 晶片尺寸封裝件之製法
CN202839599U (zh) * 2012-08-23 2013-03-27 江阴长电先进封装有限公司 一种芯片嵌入式三维圆片级封装结构

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106847778A (zh) * 2015-12-04 2017-06-13 恒劲科技股份有限公司 半导体封装载板及其制造方法
CN106847778B (zh) * 2015-12-04 2021-06-29 恒劲科技股份有限公司 半导体封装载板及其制造方法

Also Published As

Publication number Publication date
CN104851869B (zh) 2017-09-22

Similar Documents

Publication Publication Date Title
CN105027691B (zh) 印刷电路板及其制造方法
CN105228341B (zh) 印刷电路板、封装基板及其制造方法
JP5572684B2 (ja) パッケージキャリア及びその製造方法
CN105321926A (zh) 封装装置及其制作方法
CN102119588B (zh) 元器件内置模块的制造方法及元器件内置模块
CN106158774B (zh) 半导体封装结构及其制造方法
CN107785334B (zh) 电子封装结构及其制法
CN103021982A (zh) 集成电路及制造方法
TW201427522A (zh) 承載電路板、承載電路板的製作方法及封裝結構
CN108962840A (zh) 电子封装件及其制法
CN102652358A (zh) 基于面板的引线框封装方法和装置
CN105280601A (zh) 封装结构及封装基板结构
CN105489565B (zh) 嵌埋元件的封装结构及其制法
TW201624577A (zh) 封裝結構及其製法
CN101803007A (zh) 元件搭载用基板及其制造方法、电路装置及其制造方法、便携式设备
CN104299919A (zh) 无芯层封装结构及其制造方法
US20220009766A1 (en) Sensor and Package Assembly Thereof
CN107195555A (zh) 一种芯片封装方法
CN106465546A (zh) 用于生产嵌入了传感器晶片的印刷电路板的方法，以及印刷电路板
CN104851869A (zh) 封装装置及其制作方法
CN106356351B (zh) 基板结构及其制作方法
CN105655258B (zh) 嵌入式元件封装结构的制作方法
US20220328416A1 (en) Semiconductor package structure and method for manufacturing the same
TW200830498A (en) Manufacturing method for integrating passive component within substrate
CN104952839A (zh) 封装装置及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20180315

Address after: The Cayman Islands KY1-1205 Grand Cayman West Bay Road No. 802 Furong Road Hongge mailbox No. 31119

Patentee after: Phoenix pioneer Limited by Share Ltd

Address before: Hsinchu County, Taiwan, China

Patentee before: Persistent strength or power Science and Technology Co., Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20200708

Address after: Hsinchu County, Taiwan, China

Patentee after: PHOENIX PIONEER TECHNOLOGY Co.,Ltd.

Address before: The Cayman Islands KY1-1205 Grand Cayman West Bay Road No. 802 Furong Road Hongge mailbox No. 31119

Patentee before: PHOENIX & Corp.