CN104851821A - 一种晶圆测试数据分析方法 - Google Patents

一种晶圆测试数据分析方法 Download PDF

Info

Publication number
CN104851821A
CN104851821A CN201410293051.8A CN201410293051A CN104851821A CN 104851821 A CN104851821 A CN 104851821A CN 201410293051 A CN201410293051 A CN 201410293051A CN 104851821 A CN104851821 A CN 104851821A
Authority
CN
China
Prior art keywords
parameter
wafer
detected element
coordinate
dimensional
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410293051.8A
Other languages
English (en)
Inventor
陈坤忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xunli Electric Industry Co ltd
Original Assignee
Xunli Electric Industry Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xunli Electric Industry Co ltd filed Critical Xunli Electric Industry Co ltd
Publication of CN104851821A publication Critical patent/CN104851821A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T19/00—Manipulating 3D models or images for computer graphics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Graphics (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Geometry (AREA)

Abstract

本发明公开一种晶圆测试数据分析方法，将测试的晶圆分成多个被测元件进行电性测试，并撷取被测元件于不同的参数下测得的数据；依据欲分析的结果为需求，在不同的参数中筛选出特定参数；定义一三维空间坐标，包括代表第一参数的X坐标轴、代表第二参数的Y坐标轴以及代表第三参数的Z坐标轴，该三维空间坐标中以多个坐标点X、Y、Z产生三维柱状的立体化图形的立体晶圆实体位置分布图(Parameter Location Map)和立体长条图(Bin_bar_Map)，藉此构成本发明。

Description

一种晶圆测试数据分析方法
技术领域
本发明涉及一种半导体制程，尤指一种晶圆测试数据分析方法。
背景技术
在晶圆测试的过程中，被测元件的良率除了被测元件(device undertest,DUT)的制程本身的问题外，也包含了其他的因素，例如测试机的问题，即测试机台的探针未正确校正，或测试机台的程式并未以正确的测试参数为基础，皆会影响被测元件的良率，惟上述晶圆测试的品管流程无法分析被测元件不合格的问题为制程本身或测试机台所致，便无法正确地解决被测元件不合格的问题，且合格被测元件的测试资料同样无记录可循，若最终产品有需要校正的话，便无法提供校正的相关数据。
发明内容
本发明的主要目的，在于解决上述的问题而提供一种晶圆测试数据分析方法，由撷取晶圆的各被测元件的不同参数后，能在三维空间坐标中依被测元件对应的坐标点X、Y以及参数的数据为坐标点Z绘成立体晶圆实体位置分布图(Parameter Location Map)和立体长条图(Bin_bar_Map)，此立体晶圆实体位置分布图(Parameter Location Map)和立体长条图(Bin_bar_Map)可依需求显现欲知项目的分析结果，而有利于后续的分析及应用。
为达前述的目的，本发明包括：
取得参数：将测试的晶圆分成多个被测元件，对该多个被测元件进行电性测试，并撷取各该被测元件于不同的参数下测得的数据；
筛选分析参数：依据欲分析的结果为需求，在前述不同的参数中筛选出特定参数；
绘制立体晶圆实体位置分布图(Parameter Location Map)和立体长条图(Bin_bar_Map)：定义一三维空间座标坐标，包括代表第一参数的X座标坐标轴、代表第二参数的Y座标坐标轴以及代表第三参数之Z座标坐标轴，该三维空间座标坐标中以多个座标坐标点X、Y、Z产生三维柱状之的立体化图形之的立体晶圆实体位置分布图(Parameter Location Map)和立体长条图(Bin_bar_Map)。
本发明的上述及其他目的与优点，不难从下述所选用实施例的详细说明与附图中，获得深入了解。
当然，本发明在某些另件上，或另件的安排上容许有所不同，但所选用的实施例，则于本说明书中，予以详细说明，并于附图中展示其构造。
附图说明
图1为本发明的被测元件在电性测试时产生的频率为参数的立体晶圆实体位置分布图(Parameter Location Map)Paloc_Map。
图2为本发明的被测元件在校正后电性测试时产生的频率为参数的立体晶圆实体位置分布图(Parameter Location Map)Paloc_Map。
图3为本发明的被测元件在电性测试时产生的电流为参数的立体晶圆实体位置分布图(Parameter Location Map)Paloc_Map。
图4为本发明的被测元件在电性测试时于同一坐标X、Y的被测元件未通过测试者的累计数量的立体晶圆实体位置分布图(Parameter Location Map)
Paloc_Map。
图5为本发明的被测元件在电性测试时于同一坐标X、Y的被测元件通过测试者的累计数量的立体晶圆实体位置分布图。
图6为本发明的多个晶圆以一特定的分级条件绘成的立体长条图(Bin_bar_Map)。
图7为本发明的多个晶圆以多个特定的分级条件绘成的立体长条图(Bin_bar_Map)。
图8为本发明的多个晶圆以多个特定的分级条件及分组的组别绘成的立体长条图(Bin_bar_Map)。
具体实施方式
请参阅图1至图8，图中所示者为本发明所选用的实施例，此仅供说明之用，在专利申请上并不受此种实施例的限制。
本实施例提供一种晶圆测试数据分析方法，其包括：
取得参数：将测试的晶圆分成多个被测元件，对该多个被测元件进行电性测试，并撷取各该被测元件于不同的参数下测得的数据；
筛选分析参数：依据欲分析的结果为需求，在前述不同的参数中筛选出特定参数；
绘制立体晶圆实体位置分布图(Parameter Location Map)和立体长条图(Bin_bar_Map)：定义一三维空间坐标，包括代表第一参数的X坐标轴、代表第二参数的Y坐标轴以及代表第三参数的Z坐标轴，该三维空间坐标中以多个坐标点X、Y、Z产生三维柱状的立体化图形的立体晶圆实体位置分布图(Parameter Location Map)和立体长条图(Bin_bar_Map)。
于本实施例中，该三维空间坐标为透过电脑装置将各该被测元件依晶圆的位置以及一特定参数的数据转换，其中该X、Y坐标轴为横坐标，该Z坐标轴为纵坐标，以横坐标定义各该被测元件的坐标点X、Y，且以纵坐标定义该特定参数的数据为坐标点Z，于三维空间坐标中依该多个被测元件个别对应的坐标点X、Y、Z产生该立体晶圆实体位置分布图(Parameter Location Map)和立体长条图(Bin_bar_Map)。
如图1所示，为一种依上述晶圆测试数据分析方法所制成的立体晶圆实体位置分布图，其以单一晶圆为测试对象，图中可见晶圆的各被测元件皆被定义一坐标点X、Y，且于此立体晶圆实体位置分布图中，该参数以各被测元件于电性测试时产生的频率为例，而各该被测元件于电性测试时产生的频率的数据即为各坐标点Z。由图1所示的立体晶圆实体位置分布图，可迅速且清楚的得知，测试的晶圆的各被测元件于电性测试时产生的频率有高低落差，在制程中有校正的必要。又如图2所示的立体晶圆实体位置分布图，经制程校正后，各该被测元件于电性测试时产生的频率的数据，亦可迅速且清楚的得知，测试的晶圆的各被测元件于电性测试时产生的频率已相当接近。
如图3所示，为另一种依上述晶圆测试数据分析方法所制成的立体晶圆实体位置分布图，其同样以单一晶圆为测试对象，图中可见晶圆的各被测元件同样皆被定义一坐标点X、Y，且于此立体晶圆实体位置分布图中，该参数系以各被测元件于电性测试时产生的电流为例，而各该被测元件于电性测试时产生的电流的数据即为各坐标点Z。
又如图4所示，为又一种依上述晶圆测试数据分析方法所制成的立体晶圆实体位置分布图，其以多个片堆叠的晶圆为测试对象，图中可见晶圆的同一坐标X、Y的被测元件皆被定义一坐标点X、Y，且于此立体晶圆实体位置分布图中，该参数以各被测元件于电性测试时于同一坐标X、Y的被测元件未通过测试者的累计数量为例，而各该被测元件于电性测试时于同一坐标X、Y的被测元件未通过测试的累计数量的数据即为各坐标点Z。
再如图5所示，为再一种依上述晶圆测试数据分析方法所制成的立体晶圆实体位置分布图，其亦以多个片堆叠的晶圆为测试对象，图中可见晶圆的同一坐标X、Y的被测元件皆被定义一坐标点X、Y，且于此立体晶圆实体位置分布图中，该参数以各被测元件于电性测试时于同一坐标X、Y的被测元件通过测试的累计数量为例，而各该被测元件于电性测试时于同一坐标X、Y的被测元件通过测试的累计数量的数据即为各坐标点Z。
再如图6至图8所示，为另一型态的立体长条图。图6中，以一特定的分级(Binary)条件为X坐标轴，而于Y坐标轴为多个片晶圆，Z坐标轴代表个数，由此立体长条图可看出多个片晶圆在该特定的分级条件下的数据分布状况。又如图7所示，以多个特定的分级(Binary)条件为X坐标轴，而于Y坐标轴同样为多个片晶圆，Z坐标轴同样代表个数，此立体长条图则可看出多个片晶圆在多个特定的分级条件下的数据分布状况。进一步如图8所示，以多个特定的分级(Binary)条件为X坐标轴，而于Y坐标轴同样为多个片晶圆，Z坐标轴同样代表个数，惟与图7的立体长条图之差异在于，各被测元件因于电性测试时依不同测试探针有不同分组的组别，而在图8中，X坐标轴的分级条件进一步筛选一特定组别下测试的各该被测元件的数据。
由上述的说明不难发现本发明的优点，在于：
1、依据晶圆测试结果的数据经由测试数据分析站分析后制成参数分布图，而可检验出数据的正确性。
2、前述参数分布图可由多片晶圆多批绘图，或是可单片晶圆单批绘图。
3、可计算出参数分布图中的群体标准差中位数以及平均数变异数。
4、可比较统计参数的品质管制要项，如标准差的中位数平均数的上下限。
5、可看出测试参数的趋势为如何。
6、以被测元件为单位依照分类的测试结果，比较每个被测元件的统计参数可得知每个被测元件相互间的差异。
7、如图6至图8所示的立体长条图(Bin_bar_Map)，以晶圆为单位依照分级条件的测试结果绘出，其中可设定特定的一或多个分级条件或是全部分级条件绘制，藉此可轻易的比较每片晶圆相互间良率的差异，也可以轻易的比较每个被测元件相互间良率的差异。
以上所述实施例的揭示用以说明本发明，并非用以限制本发明，故举凡数值的变更或等效元件的置换仍应隶属本发明的范畴。
由以上详细说明，可使熟知本项技艺者明了本发明的确可达成前述目的，实已符合专利法的规定，爰提出专利申请。

Claims (7)

1.一种晶圆测试数据分析方法，其特征在于，包括：
取得参数：将测试的晶圆分成多个被测元件，对该多个被测元件进行电性测试，并撷取各该被测元件于不同的参数下测得的数据；
筛选分析参数：依据欲分析的结果为需求，在所述不同的参数中筛选出特定参数；
绘制立体晶圆实体位置分布图和立体长条图：定义一三维空间坐标，包括代表第一参数的X坐标轴、代表第二参数的Y坐标轴以及代表第三参数的Z坐标轴，该三维空间坐标中以多个坐标点X、Y、Z产生三维柱状的立体化图形的立体晶圆实体位置分布图和立体长条图。
2.根据权利要求1所述的晶圆测试数据分析方法，其特征在于：该三维空间坐标为通过电脑装置将各该被测元件依晶圆的位置以及一特定参数的数据转换，其中该X、Y坐标轴为横坐标，该Z坐标轴为纵坐标，以横坐标定义各该被测元件的坐标点X、Y，且以纵坐标定义该特定参数的数据为坐标点Z，于三维空间坐标中依该多个被测元件个别对应的坐标点X、Y、Z产生该立体长条图。
3.根据权利要求2所述的晶圆测试数据分析方法，其特征在于：该参数为各该被测元件在电性测试时产生的频率。
4.根据权利要求2所述的晶圆测试数据分析方法，其特征在于：该参数为各该被测元件在电性测试时产生的电流。
5.根据权利要求2所述的晶圆测试数据分析方法，其特征在于：该参数为多个片堆叠的该晶圆于同一坐标X、Y的被测元件未通过测试者的累计数量。
6.根据权利要求2所述的晶圆测试数据分析方法，其特征在于：该参数为多个片堆叠的该晶圆于同一坐标X、Y的被测元件通过测试者的累计数量。
7.根据权利要求2所述的晶圆测试数据分析方法，其特征在于：该参数为各该被测元件依不同测试探针分组的组别。
CN201410293051.8A 2014-02-19 2014-06-25 一种晶圆测试数据分析方法 Pending CN104851821A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW103105453 2014-02-19
TW103105453A TW201533456A (zh) 2014-02-19 2014-02-19 晶圓測試數據分析方法

Publications (1)

Publication Number Publication Date
CN104851821A true CN104851821A (zh) 2015-08-19

Family

ID=53798563

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410293051.8A Pending CN104851821A (zh) 2014-02-19 2014-06-25 一种晶圆测试数据分析方法

Country Status (3)

Country Link
US (1) US20150235415A1 (zh)
CN (1) CN104851821A (zh)
TW (1) TW201533456A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113297157A (zh) * 2020-02-24 2021-08-24 长鑫存储技术有限公司 机台文件处理方法及处理系统
CN117952284A (zh) * 2024-03-27 2024-04-30 深圳市柠檬光子科技有限公司 挑片路径优化方法、装置、设备及存储介质

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105527558B (zh) * 2015-09-14 2019-01-11 杭州长川科技股份有限公司 测试系统的坐标图形显示单元及其显示方法
CN105589028B (zh) * 2015-09-14 2018-05-22 杭州长川科技股份有限公司 一种用于集成电路测试的系统及其扫描测试及显示方法
CN108376666B (zh) * 2018-03-16 2019-03-26 英特尔产品（成都）有限公司 一种晶圆芯片定位系统及定位方法
CN110990409A (zh) * 2019-12-02 2020-04-10 南京九芯电子科技有限公司 一种半导体器件量测数据的结构化处理方法
CN113420842A (zh) * 2021-08-23 2021-09-21 晶芯成(北京)科技有限公司 晶圆测试数据处理方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5761064A (en) * 1995-10-06 1998-06-02 Advanced Micro Devices, Inc. Defect management system for productivity and yield improvement
TW201003446A (en) * 2008-07-04 2010-01-16 Inotera Memories Inc Method of fault detection and classification for wafer acceptance test
CN102135597A (zh) * 2010-11-08 2011-07-27 上海集成电路研发中心有限公司 芯片参数测试的数据处理方法
CN102376599A (zh) * 2010-08-10 2012-03-14 中芯国际集成电路制造(上海)有限公司 一种合格晶粒分布图的生成方法和装置
CN102648405A (zh) * 2009-11-20 2012-08-22 独立行政法人产业技术综合研究所 检查缺陷的方法、进行缺陷检查后的晶圆或者使用该晶圆制造的半导体元件、晶圆或者半导体元件的质量管理方法以及缺陷检查装置
CN202939275U (zh) * 2012-10-15 2013-05-15 深圳安博电子有限公司 晶圆ic测试设备

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3877952B2 (ja) * 1999-11-30 2007-02-07 ファブソリューション株式会社 デバイス検査装置および検査方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5761064A (en) * 1995-10-06 1998-06-02 Advanced Micro Devices, Inc. Defect management system for productivity and yield improvement
TW201003446A (en) * 2008-07-04 2010-01-16 Inotera Memories Inc Method of fault detection and classification for wafer acceptance test
CN102648405A (zh) * 2009-11-20 2012-08-22 独立行政法人产业技术综合研究所 检查缺陷的方法、进行缺陷检查后的晶圆或者使用该晶圆制造的半导体元件、晶圆或者半导体元件的质量管理方法以及缺陷检查装置
CN102376599A (zh) * 2010-08-10 2012-03-14 中芯国际集成电路制造(上海)有限公司 一种合格晶粒分布图的生成方法和装置
CN102135597A (zh) * 2010-11-08 2011-07-27 上海集成电路研发中心有限公司 芯片参数测试的数据处理方法
CN202939275U (zh) * 2012-10-15 2013-05-15 深圳安博电子有限公司 晶圆ic测试设备

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113297157A (zh) * 2020-02-24 2021-08-24 长鑫存储技术有限公司 机台文件处理方法及处理系统
WO2021169808A1 (zh) * 2020-02-24 2021-09-02 长鑫存储技术有限公司 机台文件处理方法及处理系统
CN113297157B (zh) * 2020-02-24 2024-06-07 长鑫存储技术有限公司 机台文件处理方法及处理系统
CN117952284A (zh) * 2024-03-27 2024-04-30 深圳市柠檬光子科技有限公司 挑片路径优化方法、装置、设备及存储介质
CN117952284B (zh) * 2024-03-27 2024-05-31 深圳市柠檬光子科技有限公司 挑片路径优化方法、装置、设备及存储介质

Also Published As

Publication number Publication date
US20150235415A1 (en) 2015-08-20
TW201533456A (zh) 2015-09-01

Similar Documents

Publication Publication Date Title
CN104851821A (zh) 一种晶圆测试数据分析方法
TWI570654B (zh) Use the test data for quality control
JP2017537312A (ja) 反復式の欠陥フィルタリングプロセス
WO2015011942A1 (ja) 静電気分布計測装置および静電気分布計測方法
CN104597392A (zh) 测试数据深度溯源的方法
CN103199041A (zh) 晶圆允收测试程式的管理系统及其应用方法
CN104779144A (zh) 改善制造半导体组件的微影制程的设计特征分析法
US9142014B2 (en) System and method for identifying systematic defects in wafer inspection using hierarchical grouping and filtering
CN104837328A (zh) 一种高效率的smd料盘自动化抽检设备
CN105336635B (zh) Cd-sem装置的校正方法、应用cd-sem装置的方法及cd-sem装置
US10019335B2 (en) Systems and methods for processing test results
CN104538327B (zh) 一种修调方法
CN106019098A (zh) 局部放电定位方法、装置及系统
CN104103543B (zh) 晶圆缺陷尺寸校正方法
CN103531498B (zh) 晶圆缺陷分析系统
KR20190060548A (ko) 변수 구간별 불량 발생 지수를 도출하여 공정 불량 원인을 파악하고 시각화하는 방법
CN106225992A (zh) 基于压力变送器性能测试系统及方法
CN101592692B (zh) 测量机台的评估方法
CN106685541A (zh) 一种基于无线网络模式的wifi产品校准测试系统和方法
JP5037826B2 (ja) 解析装置および解析方法
US20230063456A1 (en) Detection method and detection device of wafer testing machine
US20110172941A1 (en) Screening apparatus, screening method, and program
US11036470B2 (en) Method for analyzing the performance of multiple test instruments measuring the same type of part
CN208780782U (zh) 一种芯片多工位测试系统
JP2017183624A (ja) 半導体装置の製造過程における異常解析装置および異常解析方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150819