CN104834759A - 电子设计的实现方法和装置 - Google Patents
电子设计的实现方法和装置 Download PDFInfo
- Publication number
- CN104834759A CN104834759A CN201410048938.0A CN201410048938A CN104834759A CN 104834759 A CN104834759 A CN 104834759A CN 201410048938 A CN201410048938 A CN 201410048938A CN 104834759 A CN104834759 A CN 104834759A
- Authority
- CN
- China
- Prior art keywords
- layer
- parameter
- technological
- technological parameter
- display parameter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2111/00—Details relating to CAD techniques
- G06F2111/04—Constraint-based CAD
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- User Interface Of Digital Computer (AREA)
Abstract
本发明公开了一种电子设计的实现方法和装置,其中,该方法包括:确定设计布局中当前所选定的层;根据当前所选定的层,查找与该层所对应的显示参数和工艺参数;提取查找到的所述显示参数和所述工艺参数。本发明通过在设计人员每选定一个层的情况下,都将该层所对应的工艺参数从整个设计布局所对应的所有工艺参数中查找到并提取出来,能够方便用户在设计该层时参照该层所对应的工艺参数,避免用户进行手动查找和阅读大量无用的工艺参数,从而提高了设计效率,减少了用户的工作量。
Description
技术领域
本发明涉及电子设计领域,并且特别地,涉及一种电子设计的实现方法和装置。
背景技术
目前,在进行电子设计时,会采用电子设计自动化(EDA)等工具。这些设计工具能够为设计人员提供设计的界面和素材,从而对电路、器件等的设计过程提供帮助。
通常,在进行电子设计时,设计人员还会借助设计规则手册(Design RuleManual,DRM)和设计规则检查(Design Rule Check,DRC)进行设计。DRM通常会包含电子设计时所需要参照的工艺参数;DRC通常基于DRM进行配置和编写,其中包含可执行的代码或语句,主要用于验证设计好的电路或器件是否正确,例如,能够检验电路或器件是否符合DRM中规定的工艺参数要求。
目前的DRM和DRC是独立于由设计工具所提供的设计环境存在的。如果设计人员想要查看DRM或者通过DRC对设计的电路或器件进行检查(debug),则需要加载针对整个电子设计布局对应配置的DRM和DRC。但是,在设计人员在进行电子设计时,往往只是对设计布局中的部分层或器件进行设计,例如,只是在单元级别的布局(cell level layout)查看DRM或通过DRC进行检查,因此,当设计人员仅需要对当前设计的某个层或器件进行检查、或者查看对应该层或器件的设计参数要求时,那么加载整个设计布局的DRM和DRC将是不必要的,并且,在加载整个设计布局的DRM和DRC后,不论是阅读并查找(或者进一步编辑)与当前设计的层或器件所对应的DRM和DRC,还是运行整个设计布局的DRC进行检查,都将耗费大量的时间,并且会大量占用硬件系统的资源。
针对相关技术中电子设计过程耗时长、效率低的问题,目前尚未提出有效的解决方案。
发明内容
针对相关技术中的问题,本发明提出一种电子设计的实现方法和装置,能够减少电子设计的耗时,提高设计效率。
本发明的技术方案是这样实现的:
根据本发明的一个方面,提供了一种电子设计的实现方法。
该方法包括:确定设计布局中当前所选定的层;根据当前所选定的层,查找与该层所对应的显示参数和工艺参数;提取查找到的显示参数和工艺参数。
其中,查找与该层所对应的显示参数和工艺参数包括:
根据选定的层的标识,在设计布局的层编辑文件中查找与层的标识对应的显示参数和工艺参数,其中,层编辑文件中预先集成了设计布局的显示参数和工艺参数。
此外,在查找显示参数和工艺参数时,以动态的方式根据当前选定的层查找对应的显示参数和工艺参数;并且,在提取显示参数和工艺参数时,以动态的方式提取当前查找到的显示参数和工艺参数。
此外,提取的层的工艺参数包括以下至少之一:对应于层的设计规则手册DRM、对应于层的设计规则检查DRC代码,其中,DRM包括层的工艺要求,DRC代码用于对层是否满足工艺要求进行检查。
其中,上述工艺要求包括以下至少之一:尺寸要求、电性要求、逻辑关系要求、材料要求、位置要求。
此外,在需要对选定的层进行检查的情况下,执行提取的对应于层的DRC代码。
该方法可以进一步包括:
根据显示参数显示层,并将提取的工艺参数显示在界面中。
可选地,上述显示参数包括以下至少之一:部件和/或走线的颜色、部件和/或走线所对应的图例。
根据本发明的另一方面,提供了一种电子设计的实现装置。
该装置包括:确定模块,用于确定设计布局中当前所选定的层;查找模块,用于根据当前所选定的层,查找与该层所对应的显示参数和工艺参数;提取模块,用于提取查找到的显示参数和工艺参数。
并且,在查找与该层所对应的显示参数和工艺参数时,查找模块用于根据选定的层的标识,在设计布局的层编辑文件中查找与层的标识对应的显示参数和工艺参数,其中,层编辑文件中预先集成了设计布局的显示参数和工艺参数。
其中,在查找显示参数和工艺参数时,查找模块以动态的方式根据当前选定的层查找对应的显示参数和工艺参数;并且,在提取显示参数和工艺参数时,提取模块以动态的方式提取当前查找到的显示参数和工艺参数。
此外,提取的层的工艺参数包括以下至少之一:对应于层的设计规则手册DRM、对应于层的设计规则检查DRC代码,其中,DRM包括层的工艺要求,DRC代码用于对层是否满足工艺要求进行检查。
此外,上述工艺要求可以包括以下至少之一:尺寸要求、电性要求、逻辑关系要求、材料要求、位置要求。
该装置可以进一步包括:
执行模块,用于在需要对选定的层进行检查的情况下,执行提取的对应于层的DRC代码。
该装置可以进一步包括:
显示模块,用于根据显示参数显示层,并将提取的工艺参数显示在界面中。
可选地,上述显示参数包括以下至少之一:部件和/或走线的颜色、部件和/或走线所对应的图例。
本发明通过在设计人员每选定一个层的情况下,都将该层所对应的工艺参数从整个设计布局所对应的所有工艺参数中查找到并提取出来,能够方便用户在设计该层时参照该层所对应的工艺参数,避免用户进行手动查找和阅读大量无用的工艺参数,从而提高了设计效率,减少了用户的工作量。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是根据本发明实施例的电子设计的实现方法的流程图;
图2是根据本发明实施例的用于导入DRM和DRC的图形化用户界面的示意图;
图3和图4是根据本发明实施例的显示所选定的层所对应的DRM和DRC的图形化用户界面的示意图;
图5是根据本发明实施例的电子设计的实现装置的框图;
图6是实现本发明技术方案的计算机的示例性结构框图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员所获得的所有其他实施例,都属于本发明保护的范围。
根据本发明的实施例,提供了一种电子设计的实现方法。
如图1所示,根据本发明实施例的电子设计的实现方法包括:
步骤S101,确定设计布局中当前所选定的层;
步骤S103,根据当前所选定的层,查找与该层所对应的显示参数和工艺参数;
步骤S105,提取查找到的显示参数和工艺参数。
其中,在查找与该层所对应的显示参数和工艺参数时,可以根据选定的层的标识,在设计布局的层编辑文件中查找与层的标识对应的显示参数和工艺参数,其中,层编辑文件(layer editor file)中预先集成了设计布局的显示参数和工艺参数。在实际应用中,对于EDA工具提供的设计环境,可以将对应工艺参数和现实参数的信息集成在诸如*.tf的编辑文件中。
并且,在查找显示参数和工艺参数时,以动态的方式根据当前选定的层查找对应的显示参数和工艺参数;并且,在提取显示参数和工艺参数时,以动态的方式提取当前查找到的显示参数和工艺参数。例如,当用户选择了设计布局中的层A时,会查找并提取该层A所对应的工艺参数,当用户选择了另一层B时,将动态地查找并提取层B所对应的工艺参数。
并且,在本发明的方法中,提取的层的工艺参数包括以下至少之一:对应于层的设计规则手册(DRM)、对应于层的设计规则检查(DRC)代码,其中,DRM包括层的工艺要求,DRC代码用于对层是否满足工艺要求进行检查。
其中,可选地,工艺要求可以包括以下至少之一:尺寸要求、电性要求、逻辑关系要求、材料要求、位置要求。并且,在需要对选定的层进行检查的情况下,执行提取的对应于层的DRC代码。
此外,该方法可以进一步包括:
根据提取的层所对应的显示参数显示该层,并将提取的工艺参数显示在界面中。
其中,显示参数包括以下至少之一:部件和/或走线的颜色、部件和/或走线所对应的图例。
借助于本发明的上述方案,能够在设计人员每选定一个层的情况下,都动态地将该层所对应工艺参数,从整个设计布局所对应的工艺参数中查找到并提取出来,例如,提取的工艺参数可以包括当前层所对应的DRM和DRC,在需要对该层的设计进行检查时也仅需要执行该层所对应的DRC即可,不仅方便用户在设计该层时参照该层所对应的DRM,防止用户阅读大量的信息,同时能够让用户执行该层所对应的DRC进行检查,快速地确定每个层中存在的设计问题,避免用户进行手动查找和阅读DRM,也能够避免在对某一层进行检查时不必要地执行整个设计布局所对应的DRC,还能够避免因为批量读取整个设计布局的DRM和DRC、以及执行整个设计布局的DRC(在相关技术中DRC是独立且完整运行的)而占用大量的时间,从而有效提高了设计效率,并且减少了用户的工作量。
在现有技术中,DRM和DRC独立于EDA工具存在,而根据本发明的实施例,DRM和DRC可以集成在EDA工具中,具体地,可以集成在用于存储显示参数的层编辑文件中(layer editor file(*.tf)),该层编辑文件可以包括各个层的显示参数、颜色、填充等,在集成了DRM和DRC后,层编辑文件可以进一步包括各个层的工艺参数,例如,尺寸要求(例如,包括尺寸、长、宽等)电性要求、逻辑关系要求、材料要求、位置要求。
图2示出了根据本发明一个具体实施例的用于将DRM和DRC集成到层编辑文件中的图形化用户界面(GUI)。在图2所示的界面中,提供了用于导入DRM(DRM stream in)和导入DRC(DRC stream in)的操作框,该界面能够显示出需要导入的DRM和DRC所对应的标识(018.drm和018drc),并且该界面还提供了浏览按钮,用于供用户选择需要导入的DRM和DRC的路径。
借助于GUI,能够动态地将用户当前选择(例如,用户当前编辑或查看的层)显示出来,并且,还能够动态第将该层的DRM和DRC提取并显示在界面中(其他未选择的层的DRM和DRC则不会被提取和显示),例如,可以同时地显示在界面中,也可以将DRC显示在当前界面的下一级菜单中。此外,GUI能够对当前选择的层的标识和/或该层的形状进行高亮显示,还能够显示运行DRC的按钮,当该按钮的操作被触发后,将会执行当前所选择的层所对应的DRC,从而对当前层进行检查,而其他层的DRC因为没有被提取,所以将不会被执行。并且,运行的DRC仅仅针对当前选择的层进行检查,不仅能够满足用户的需要,还能够避免不必要地执行其他层所对应的DRC。
此外,在以上描述中,所选定的层的数量既可以是一个,也可以是多个。在选择了多个层的情况下,多个层的DRM和DRC可以以一定方式或顺序排列在界面中。
图3是根据本发明一个实施例的用于显示DRM和DRC的GUI示意图。如图3所示,当前的设计中包括以下层:OD层、聚合物(POLY)层、金属(METAL)层。并且,上述层具有各自的图例。当用户选定了OD层之后,会提取OD层所对应的DRM和DRC并显示在右侧。例如,图3中所示界面的DRM示区域,显示出了对于OD层的空间要求OD.S.1,以及对于OD层的宽度要求OD.W.1,其中,根据OD.S.1,两个OD区域之间的最小空间应当大于等于0.28,根据OD.W.1,用于限定NMOS/PMOS的宽度的OD区域的最小宽度应大于等于0.22。
在3中所示界面的DRC区域,显示出对OD层的宽度是否大于等于0.22进行检验的debug语句,以及对OD层之间最小空间是否大于等于0.28进行检验的debug语句。在图3所示的实例中,由于聚合物层和金属层并没有被选择,所以聚合物层和金属层所对应的DRM和DRC均没有被提取,在进行检验时,也不会执行聚合物层和金属层所对应的DRM,从而有效提高了电子设计的效率,避免了不必要的操作。
图4示出了同时选择OD层和聚合物层的情况下所显示的GUI的具体实例。其中,图4示出了OD层和聚合物层的图例、以及OD层和聚合物层在器件中的布置情况。
在图4所示的界面中,不仅显示了OD层的DRM和DRC(与图3中OD层的DRM和DRC对应相同),而且进一步示出了聚合物(POLY)层的DRM和DRC。其中,对于聚合物层,其DRM包括POLY.S.1和POLY.W.1,并且,POLY.S.1规定两个POLY区域之间的最小空间大于等于0.18,用于限定NMOS/PMOS的长度的POLY区域的最小宽度应大于等于0.18。
在图4所显示出的DRC中,除了包括用于对OD的间隔和宽度进行验证的语句之外,进一步包括用于对聚合物层的宽度是否大于等于0.18进行验证的语句、以及用于对聚合物层的最小间距是否大于等于0.18进行验证的语句。
这样,在选中两个层的情况下,根据本发明的实施例,将提取这两个层所对应的DRM和DRC,在检验时,也执行这两个层所对应的DRC,避免提取整个设计布局的所有层的DRM和DRC并执行整个设计布局的DRC的问题,提高了设计效率。
应当注意的是,以上所列举的GUI、所显示的层、以及各个层的要求和DRC,均是本发明的具体实例,本发明并不局限于此,例如,本发明可以应用于同时选定更多层的情况,每个层的DRM还可以包括更多的参数要求,相应地,DRC能够针对更多的参数要求对实际设计的层进行检查(debug)。
根据本发明的实施例,还提供一种电子设计的实现装置。
如图5所示,根据本发明实施例的电子设计的实现装置包括:
确定模块51,用于确定设计布局中当前所选定的层;
查找模块52,用于根据当前所选定的层,查找与该层所对应的显示参数和工艺参数;
提取模块53,用于提取查找到的显示参数和工艺参数。
其中,在查找与该层所对应的显示参数和工艺参数时,查找模块52用于根据选定的层的标识,在设计布局的层编辑文件中查找与层的标识对应的显示参数和工艺参数,其中,层编辑文件中预先集成了设计布局的显示参数和工艺参数。
此外,在查找显示参数和工艺参数时,查找模块52以动态的方式根据当前选定的层查找对应的显示参数和工艺参数;并且,在提取显示参数和工艺参数时,提取模块53以动态的方式提取当前查找到的显示参数和工艺参数。
可选地,提取的层的工艺参数可以包括以下至少之一:对应于层的设计规则手册DRM、对应于层的设计规则检查DRC代码,其中,DRM包括层的工艺要求,DRC代码用于对层是否满足工艺要求进行检查。
可选地,上述工艺要求包括以下至少之一:尺寸要求、电性要求、逻辑关系要求、材料要求、位置要求。
此外,该装置可以进一步包括:
执行模块(未示出),用于在需要对选定的层进行检查的情况下,执行提取的对应于层的DRC代码。
另外,该装置可以进一步包括:
显示模块(未示出),用于根据显示参数显示层,并将提取的工艺参数显示在界面中。
可选地,上述显示参数可以包括以下至少之一:部件和/或走线的颜色、部件和/或走线所对应的图例。
综上所述,借助于本发明的上述技术方案,通过查找并提取当前选定的层的工艺参数,能够避免设计人员在整个设计布局中手动查找当前所选定的层的工艺参数,提高了设计效率,减少了人工操作。并且,提取的工艺参数可以包括当前层所对应的DRM和DRC,在需要对该层的设计进行检查时也仅需要执行该层所对应的DRC即可,不仅方便用户在设计该层时参照该层所对应的DRM,防止用户阅读大量的信息,同时能够让用户执行该层所对应的DRC进行检查,快速地确定每个层中存在的设计问题,避免用户进行手动查找和阅读DRM,也能够避免在对某一层进行检查时不必要地执行整个设计布局所对应的DRC,还能够避免因为批量读取整个设计布局的DRM和DRC、以及执行整个设计布局的DRC(在相关技术中DRC是独立且完整运行的)而占用大量的时间,从而有效提高了设计效率,并且减少了用户的工作量。
以上结合具体实施例描述了本发明的基本原理,但是,需要指出的是,对本领域的普通技术人员而言,能够理解本发明的方法和装置的全部或者任何步骤或者部件,可以在任何计算装置(包括处理器、存储介质等)或者计算装置的网络中,以硬件、固件、软件或者它们的组合加以实现,这是本领域普通技术人员在阅读了本发明的说明的情况下运用它们的基本编程技能就能实现的。
因此,本发明的目的还可以通过在任何计算装置上运行一个程序或者一组程序来实现。所述计算装置可以是公知的通用装置。因此,本发明的目的也可以仅仅通过提供包含实现所述方法或者装置的程序代码的程序产品来实现。也就是说,这样的程序产品也构成本发明,并且存储有这样的程序产品的存储介质也构成本发明。显然,所述存储介质可以是任何公知的存储介质或者将来所开发出来的任何存储介质。
根据本发明的另一实施例,还提供了一种存储介质(该存储介质可以是ROM、RAM、硬盘、可拆卸存储器等),该存储介质中嵌入有用于实现电子设计的计算机程序,该计算机程序具有被配置用于执行以下步骤的代码段:确定设计布局中当前所选定的层;根据当前所选定的层,查找与该层所对应的显示参数和工艺参数;提取查找到的显示参数和工艺参数。
根据本发明的另一实施例,还提供了一种计算机程序,该计算机程序具有用于执行以下电子设计步骤的代码段:确定设计布局中当前所选定的层;根据当前所选定的层,查找与该层所对应的显示参数和工艺参数;提取查找到的显示参数和工艺参数。
在通过软件和/或固件实现本发明的实施例的情况下,从存储介质或网络向具有专用硬件结构的计算机,例如图6所示的通用计算机600安装构成该软件的程序,该计算机在安装有各种程序时,能够执行各种功能等等。
在图6中,中央处理模块(CPU)601根据只读存储器(ROM)602中存储的程序或从存储部分608加载到随机存取存储器(RAM)603的程序执行各种处理。在RAM603中,也根据需要存储当CPU601执行各种处理等等时所需的数据。CPU601、ROM602和RAM603经由总线604彼此连接。输入/输出接口605也连接到总线604。
下述部件连接到输入/输出接口605:输入部分606,包括键盘、鼠标等等;输出部分607,包括显示器,比如阴极射线管(CRT)、液晶显示器(LCD)等等,和扬声器等等;存储部分608,包括硬盘等等;和通信部分609,包括网络接口卡比如LAN卡、调制解调器等等。通信部分609经由网络比如因特网执行通信处理。
根据需要,驱动器610也连接到输入/输出接口605。可拆卸介质611比如磁盘、光盘、磁光盘、半导体存储器等等根据需要被安装在驱动器610上,使得从中读出的计算机程序根据需要被安装到存储部分608中。
在通过软件实现上述系列处理的情况下,从网络比如因特网或存储介质比如可拆卸介质611安装构成软件的程序。
本领域的技术人员应当理解,这种存储介质不局限于图6所示的其中存储有程序、与装置相分离地分发以向用户提供程序的可拆卸介质611。可拆卸介质611的例子包含磁盘(包含软盘(注册商标))、光盘(包含光盘只读存储器(CD-ROM)和数字通用盘(DVD))、磁光盘(包含迷你盘(MD)(注册商标))和半导体存储器。或者,存储介质可以是ROM602、存储部分608中包含的硬盘等等,其中存有程序,并且与包含它们的装置一起被分发给用户。
还需要指出的是,在本发明的装置和方法中,显然,各部件或各步骤是可以分解和/或重新组合的。这些分解和/或重新组合应视为本发明的等效方案。并且,执行上述系列处理的步骤可以自然地按照说明的顺序按时间顺序执行,但是并不需要一定按照时间顺序执行。某些步骤可以并行或彼此独立地执行。
虽然已经详细说明了本发明及其优点,但是应当理解在不脱离由所附的权利要求所限定的本发明的精神和范围的情况下可以进行各种改变、替代和变换。而且,本申请的术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者装置中还存在另外的相同要素。
Claims (16)
1.一种电子设计的实现方法,其特征在于,包括:
确定设计布局中当前所选定的层;
根据当前所选定的层,查找与该层所对应的显示参数和工艺参数;
提取查找到的所述显示参数和所述工艺参数。
2.根据权利要求1所述的实现方法,其特征在于,查找与该层所对应的显示参数和工艺参数包括:
根据选定的所述层的标识,在所述设计布局的层编辑文件中查找与所述层的标识对应的显示参数和工艺参数,其中,所述层编辑文件中预先集成了所述设计布局的显示参数和工艺参数。
3.根据权利要求1所述的实现方法,其特征在于,在查找显示参数和工艺参数时,以动态的方式根据当前选定的层查找对应的显示参数和工艺参数;并且,在提取显示参数和工艺参数时,以动态的方式提取当前查找到的显示参数和工艺参数。
4.根据权利要求1所述的实现方法,其特征在于,提取的所述层的工艺参数包括以下至少之一:对应于所述层的设计规则手册DRM、对应于所述层的设计规则检查DRC代码,其中,所述DRM包括所述层的工艺要求,所述DRC代码用于对所述层是否满足所述工艺要求进行检查。
5.根据权利要求4所述的实现方法,其特征在于,所述工艺要求包括以下至少之一:尺寸要求、电性要求、逻辑关系要求、材料要求、位置要求。
6.根据权利要求4所述的实现方法,其特征在于,在需要对选定的所述层进行检查的情况下,执行提取的对应于所述层的DRC代码。
7.根据权利要求1所述的实现方法,其特征在于,进一步包括:
根据所述显示参数显示所述层,并将提取的所述工艺参数显示在界面中。
8.根据权利要求1-7中任一项所述的实现方法,其特征在于,所述显示参数包括以下至少之一:部件和/或走线的颜色、部件和/或走线所对应的图例。
9.一种电子设计的实现装置,其特征在于,包括:
确定模块,用于确定设计布局中当前所选定的层;
查找模块,用于根据当前所选定的层,查找与该层所对应的显示参数和工艺参数;
提取模块,用于提取查找到的所述显示参数和所述工艺参数。
10.根据权利要求9所述的实现装置,其特征在于,在查找与该层所对应的显示参数和工艺参数时,所述查找模块用于根据选定的所述层的标识,在所述设计布局的层编辑文件中查找与所述层的标识对应的显示参数和工艺参数,其中,所述层编辑文件中预先集成了所述设计布局的显示参数和工艺参数。
11.根据权利要求9所述的实现装置,其特征在于,在查找显示参数和工艺参数时,所述查找模块以动态的方式根据当前选定的层查找对应的显示参数和工艺参数;并且,在提取显示参数和工艺参数时,所述提取模块以动态的方式提取当前查找到的显示参数和工艺参数。
12.根据权利要求9所述的实现装置,其特征在于,提取的所述层的工艺参数包括以下至少之一:对应于所述层的设计规则手册DRM、对应于所述层的设计规则检查DRC代码,其中,所述DRM包括所述层的工艺要求,所述DRC代码用于对所述层是否满足所述工艺要求进行检查。
13.根据权利要求11所述的实现装置,其特征在于,所述工艺要求包括以下至少之一:尺寸要求、电性要求、逻辑关系要求、材料要求、位置要求。
14.根据权利要求11所述的实现装置,其特征在于,进一步包括:
执行模块,用于在需要对选定的所述层进行检查的情况下,执行提取的对应于所述层的DRC代码。
15.根据权利要求9所述的实现装置,其特征在于,进一步包括:
显示模块,用于根据所述显示参数显示所述层,并将提取的所述工艺参数显示在界面中。
16.根据权利要求9-15中任一项所述的实现装置,其特征在于,所述显示参数包括以下至少之一:部件和/或走线的颜色、部件和/或走线所对应的图例。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410048938.0A CN104834759B (zh) | 2014-02-12 | 2014-02-12 | 电子设计的实现方法和装置 |
US14/278,409 US9372954B2 (en) | 2014-02-12 | 2014-05-15 | Semiconductor device design system and method |
TW103145947A TWI526864B (zh) | 2014-02-12 | 2014-12-27 | 電子設計的實現方法和實現裝置 |
TW104108133A TWI540451B (zh) | 2014-02-12 | 2015-03-13 | 設計半導體裝置的系統及方法與電腦可讀取媒體 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410048938.0A CN104834759B (zh) | 2014-02-12 | 2014-02-12 | 电子设计的实现方法和装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104834759A true CN104834759A (zh) | 2015-08-12 |
CN104834759B CN104834759B (zh) | 2018-04-20 |
Family
ID=53775140
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410048938.0A Active CN104834759B (zh) | 2014-02-12 | 2014-02-12 | 电子设计的实现方法和装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9372954B2 (zh) |
CN (1) | CN104834759B (zh) |
TW (2) | TWI526864B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107092716A (zh) * | 2017-03-15 | 2017-08-25 | 郑州航空工业管理学院 | 一种电子设计的实现方法和装置 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102545141B1 (ko) * | 2017-12-01 | 2023-06-20 | 삼성전자주식회사 | 반도체 소자 및 그의 제조 방법 |
CN110400788B (zh) * | 2018-04-25 | 2021-04-09 | 无锡华润上华科技有限公司 | 一种检查半导体器件设计规则的测试结构及测试方法 |
US11120186B2 (en) * | 2019-09-30 | 2021-09-14 | Taiwan Semiconductor Manufacturing Company Ltd. | Method and system for determining equivalence of design rule manual data and design rule checking data |
CN112668271A (zh) | 2019-10-15 | 2021-04-16 | 台湾积体电路制造股份有限公司 | 集成电路器件设计方法和系统 |
CN113642286B (zh) * | 2021-08-12 | 2023-10-24 | 长鑫存储技术有限公司 | 测试图形的验证方法、装置、设备及存储介质 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6732338B2 (en) * | 2002-03-20 | 2004-05-04 | International Business Machines Corporation | Method for comprehensively verifying design rule checking runsets |
TW200630835A (en) * | 2004-08-31 | 2006-09-01 | Freescale Semiconductor Inc | System and method for verifying/optimizing design of semiconductor integrated circuits |
CN103455650A (zh) * | 2012-06-01 | 2013-12-18 | 纬创资通股份有限公司 | 印刷电路板的线路布局方法及电子装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW569295B (en) | 2001-09-29 | 2004-01-01 | Toshiba Corp | Producing method for mask pattern and manufacturing method for semiconductor device |
US20040117374A1 (en) | 2002-12-16 | 2004-06-17 | Hung Lup Cheong Patrick | Customized design portfolio integrating IP libraries and technology documents |
US7284231B2 (en) | 2004-12-21 | 2007-10-16 | Freescale Semiconductor, Inc. | Layout modification using multilayer-based constraints |
US7567947B2 (en) | 2006-04-04 | 2009-07-28 | Optimaltest Ltd. | Methods and systems for semiconductor testing using a testing scenario language |
US20090187867A1 (en) * | 2008-01-22 | 2009-07-23 | Lawrence Jay A | Techniques for Verifying Error Detection of a Design Rule Checking Runset |
KR101904417B1 (ko) | 2012-03-30 | 2018-10-08 | 삼성전자주식회사 | 반도체 집적 회로 및 그 설계 방법 |
US8694926B2 (en) * | 2012-05-30 | 2014-04-08 | Freescale Semiconductor, Inc. | Techniques for checking computer-aided design layers of a device to reduce the occurrence of missing deck rules |
-
2014
- 2014-02-12 CN CN201410048938.0A patent/CN104834759B/zh active Active
- 2014-05-15 US US14/278,409 patent/US9372954B2/en active Active
- 2014-12-27 TW TW103145947A patent/TWI526864B/zh active
-
2015
- 2015-03-13 TW TW104108133A patent/TWI540451B/zh active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6732338B2 (en) * | 2002-03-20 | 2004-05-04 | International Business Machines Corporation | Method for comprehensively verifying design rule checking runsets |
TW200630835A (en) * | 2004-08-31 | 2006-09-01 | Freescale Semiconductor Inc | System and method for verifying/optimizing design of semiconductor integrated circuits |
CN103455650A (zh) * | 2012-06-01 | 2013-12-18 | 纬创资通股份有限公司 | 印刷电路板的线路布局方法及电子装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107092716A (zh) * | 2017-03-15 | 2017-08-25 | 郑州航空工业管理学院 | 一种电子设计的实现方法和装置 |
Also Published As
Publication number | Publication date |
---|---|
US20150227672A1 (en) | 2015-08-13 |
US9372954B2 (en) | 2016-06-21 |
TW201539224A (zh) | 2015-10-16 |
TW201543246A (zh) | 2015-11-16 |
CN104834759B (zh) | 2018-04-20 |
TWI540451B (zh) | 2016-07-01 |
TWI526864B (zh) | 2016-03-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102193810B (zh) | 模块间内联候选标识 | |
CN104834759A (zh) | 电子设计的实现方法和装置 | |
CN112632844B (zh) | 从工程制图中提取和分析信息的方法和系统 | |
CN105868166B (zh) | 一种正则表达式的生成方法及系统 | |
Van Ham et al. | Centrality based visualization of small world graphs | |
CN105224708B (zh) | 集成电路中网路的确定方法和装置 | |
CN111045653B (zh) | 系统生成方法、装置、计算机可读介质及电子设备 | |
CN105988996A (zh) | 一种索引文件生成方法及装置 | |
JP6352744B2 (ja) | Ic設計データの比較およびマージング | |
CN106055375A (zh) | 应用程序安装方法及装置 | |
CN106775951A (zh) | 一种安卓应用的运行管理方法和装置 | |
CN111666100A (zh) | 软件框架生成方法、装置、电子设备及存储介质 | |
CN113434542B (zh) | 数据关系识别方法、装置、电子设备及存储介质 | |
US9996656B2 (en) | Detecting dispensable inverter chains in a circuit design | |
US10073938B2 (en) | Integrated circuit design verification | |
US8510693B2 (en) | Changing abstraction level of portion of circuit design during verification | |
CN106708479A (zh) | 一种页面渲染方法及装置 | |
US10579774B2 (en) | Integrated circuit (IC) design systems and methods using single-pin imaginary devices | |
KR101985491B1 (ko) | 다이어그램 방식의 시각화 수식 작성을 통한 결과 생성 및 모니터링 장치 | |
US10289788B1 (en) | System and method for suggesting components associated with an electronic design | |
CN105335538A (zh) | 器件生成方法和装置 | |
US8726206B1 (en) | Deadlock detection method and related machine readable medium | |
CN114115864A (zh) | 一种生成界面的方法、装置及电子设备 | |
US9348963B1 (en) | Automatic abutment for devices with horizontal pins | |
CN113506099A (zh) | 申报业务的配置系统、方法、计算机设备和存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
EXSB | Decision made by sipo to initiate substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |