CN104811184B - 输入偏移控制 - Google Patents

输入偏移控制 Download PDF

Info

Publication number
CN104811184B
CN104811184B CN201510035809.2A CN201510035809A CN104811184B CN 104811184 B CN104811184 B CN 104811184B CN 201510035809 A CN201510035809 A CN 201510035809A CN 104811184 B CN104811184 B CN 104811184B
Authority
CN
China
Prior art keywords
input
circuit
current
common mode
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510035809.2A
Other languages
English (en)
Other versions
CN104811184A (zh
Inventor
尼汀·阿加瓦尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of CN104811184A publication Critical patent/CN104811184A/zh
Application granted granted Critical
Publication of CN104811184B publication Critical patent/CN104811184B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/70—Automatic control for modifying converter range
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/157—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators with digital control
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45101—Control of the DC level being present
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45586—Indexing scheme relating to differential amplifiers the IC comprising offset generating means

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Theoretical Computer Science (AREA)
  • Manipulation Of Pulses (AREA)
  • Amplifiers (AREA)

Abstract

本发明揭示用于输入偏移控制的数个电路及方法。在实施例中，输入偏移控制电路(300)包含第一输入电路(302)及第二输入电路(304)。所述第一输入电路(302)经配置以在第一共模电压范围内操作，经配置以提供第一输入电流，且经配置以在所述第一共模电压范围中的电压电平的变化时或继此之后使所述第一输入电流变化。所述第二输入电路(304)耦合到所述第一输入电路且经配置以在第二共模电压范围内操作，经配置以提供第二输入电流，且经配置以基于所述第二共模电压范围中的所述电压电平的变化而使所述第二输入电流变化。在增加所述共模电压时或继此之后，减小所述第一输入电流且增加所述第二输入电流。

Description

输入偏移控制
技术领域
本发明大体来说涉及输入偏移控制的领域。
背景技术
根据实例性情况，例如(举例来说)相移式全桥(PSFB)转换器的电力转换器可在各种应用中用于电力转换。应用的实例可包含但不限于服务器电源供应器、电信整流器、电池充电系统、可再生能源系统、家用电器、工业纺织机器及压缩器。电力转换器可以例如(举例来说)峰值电流模式控制(PCMC)的各种模式受控制。在PSFB转换器中实施PCMC可涉及具有精确定时控制的脉宽调制(PWM)波形产生。举例来说，可使用与可包含(举例来说)模/数转换器(ADC)、模拟比较器、数/模转换器(DAC)、PWM硬件及可编程斜率补偿硬件的芯片上控制外围装置集成在一起的微控制器达成此实施方案。
此外，一个实例性情况提供，在PCMC应用中模拟信号转换为工作循环信息。通过使用具有有限偏移且将模拟信号与从DAC产生的斜坡信号进行比较的模拟比较器来达成此转换。已控制斜坡信号的斜率，这是因为斜率影响PCMC应用的控制回路的稳定性。比较器的有限偏移在恒定的情况下不影响斜坡信号的斜率。然而，轨对轨比较器由于具有不同偏移的n型金属氧化物半导体(NMOS)输入晶体管对及p型金属氧化物半导体(PMOS)输入晶体管对的存在而具有变化的偏移。作为不同偏移的结果，偏移在转接点处突然改变，借此导致斜坡信号的斜率误差及PCMC应用的控制回路的不稳定性。
发明内容
提供此发明内容以按简化形式引入下文在具体实施方式中进一步描述的概念精选。此发明内容并不打算识别所主张标的物的关键特征或基本特征，也不打算用作判定所主张标的物的范围的辅助。
揭示用于输入偏移控制的各种电路及方法。在一实施例中，输入偏移控制电路包含第一输入电路及第二输入电路。所述第一输入电路经配置以在第一共模电压范围内操作且经配置以提供第一输入电流。所述第一输入电路还经配置以基于所述第一共模电压范围内的电压电平的变化而使所述第一输入电流变化。所述第二输入电路耦合到所述第一输入电路且经配置以在第二共模电压范围内操作且经配置以提供第二输入电流。所述第二输入电路经进一步配置以基于所述第二共模电压范围内的电压电平的变化而使所述第二输入电流变化。进一步来说，在增加施加到所述第一输入电路及所述第二输入电路两者的共模电压时或继此之后，所述第一输入电路及所述第二输入电路经进一步配置以分别减小及增加所述第一输入电流及所述第二输入电流。
在一实施例中，揭示包含数/模转换器(DAC)及比较器的电路。所述DAC经配置以产生具有一斜率的斜坡信号。所述比较器耦合到所述DAC且经配置以将模拟信号与所述斜坡信号进行比较以借此产生工作循环信息。所述比较器经进一步配置以与跨越共模电压范围控制的输入偏移相关联以借此维持所述斜坡信号的所述斜率。所述比较器进一步包含输入偏移控制电路及增益电路。所述输入偏移控制电路经配置以接收所述模拟信号及所述斜坡信号。所述输入偏移控制电路包含第一输入电路及第二输入电路。所述第一输入电路经配置以在第一共模电压范围内操作且经配置以提供第一输入电流。所述第一输入电路经配置以在所述第一共模电压范围内的电压电平的变化时使所述第一输入电流变化。所述第二输入电路耦合到所述第一输入电路，经配置以在第二共模电压范围内操作，且经配置以提供第二输入电流。所述第二输入电路还经配置以基于所述第二共模电压范围中的电压电平的变化而使所述第二输入电流变化。进一步来说，在增加施加到所述第一输入电路及所述第二输入电路两者的共模电压时或继此之后，所述第一输入电路及所述第二输入电路经进一步配置以分别减小及增加所述第一输入电流及所述第二输入电流。
另外，在一实施例中，揭示一种控制输入偏移的方法。在一实施例中，所述方法包含选择包含输入偏移控制电路的比较器。所述输入偏移控制电路包含第一输入电路及第二输入电路。所述第一输入电路经配置以在第一共模电压范围内操作且经配置以提供第一输入电流。所述第二输入电路经配置以在第二共模电压范围内操作且经配置以提供第二输入电流。所述方法还包含在所述输入偏移控制电路处接收差分输入信号。所述方法进一步包含基于与共模电压相关联的电压电平的变化而使所述差分输入信号变化。在所述第一共模电压范围中的所述电压电平的变化时或继此之后，所述第一输入电路经配置以使所述第一输入电流变化，且在所述第二共模电压范围中的所述电压电平的变化时或继此之后，所述第二输入电路经配置以使所述第二输入电流变化。
在以下图式及详细说明中提供其它方面及实例性实施例。
附图说明
图1是根据实例性情况的实例性峰值电流模式控制(PCMC)系统的框图；
图2A到2C是根据实例性情况图解说明多个比较器输入电压的相应工作循环的图形表示；
图3是根据实施例的比较器的电路图；
图4A是根据实例性实施例图解说明比较器的输入偏移对共模电压的效应的图形表不；
图4B是根据实例性实施例图解说明比较器的输入偏移斜率对共模电压的效应的图形表示；及
图5根据实例性实施例图解说明跨越共模电压范围控制比较器的输入偏移的实例性方法的流程图。
此说明中所提及的图式不应理解为是按比例绘制的，除非明确注明，且此些图式仅为实例性目的而提供。
具体实施方式
电流模式控制已广泛用于电力转换器的设计中。不同调制方案用于电流模式控制(举例来说，峰值电流模式控制(PCMC))中。PCMC提供稳定输出且使用数字信号控制器(DSC)来以数字方式实施。DSC用于范围广泛的应用(举例来说，马达控制、电力转换、传感器处理应用及类似物)中以用于减少电力消耗。DSC的微控制器包含芯片上控制外围装置。少数芯片上控制外围装置可包含模/数转换器(ADC)、模拟比较器、数/模转换器(DAC)、脉宽调制(PWM)硬件及可编程斜率补偿硬件。参考图1阐释实例性PCMC实施方案。
图1是根据实例性情况的实例性PCMC系统100的框图。PCMC系统100由微控制器的芯片上外围装置实施。PCMC系统100可通过使用包含模拟比较器的微控制器来以数字方式实施。
在实例性实施例中，PCMC系统100包含ADC 102、电压控制器104、DAC 106、比较器108、脉宽调制器110及电力转换器112。在一个实例中，电力转换器112为负载控制的降压转换器。比较器108包含输入偏移控制电路114及增益电路116。在一些实施例中，比较器108仅包含输入偏移控制电路114且不包含增益电路116。
ADC 102接收将被控制的电力转换器112的输出电压118且产生反馈电压120。电压控制器104接收参考电压122及反馈电压120。电压控制器104基于PCMC应用的控制回路的频率响应要求而设计。对于PCMC系统100，电压控制器104的实例为两极双零电压控制器。电压控制器104产生指示峰值参考电流且进一步经提供作为到DAC 106的输入的输出电压124。在一个实例中，DAC 106具有12位输入范围。DAC 106对应于电压控制器104的输出电压124产生具有一斜率的斜坡信号126(也称为补偿斜坡信号)，斜坡信号126用于使通常在PCMC系统100中观察到的次谐波振荡渐次减弱。
对应于从DAC 106输出的斜坡信号126的斜坡电压施加到比较器108的反相输入128。比较器108从电力转换器112接收反馈电流信号130。反馈电流信号130转换为模拟信号且对应模拟电压施加到比较器108的非反相输入132。比较器108将模拟电压(施加于比较器108的非反相输入132处)与斜坡电压(施加于比较器108的反相输入128处)进行比较以产生控制信号134。在一些实施例中，控制信号134从比较器108的增益电路116产生。在其它实施例中，控制信号134从比较器108的输入偏移控制电路114产生(在不存在增益电路116的情况下)。比较器108的输入偏移控制电路114及增益电路116用于比较器108的操作中且参考图3详细地经阐释。
控制信号134驱动脉宽调制器110以产生用于控制电力转换器112的输出电压118的PWM信号136。在比较器108的操作中，当模拟电压超过斜坡电压时，在PWM循环中比较器108的输出变高且停用脉宽调制器110的输出。在下一循环时，如果比较器108的输出返回到零(也就是模拟电压低于斜坡电压)，那么再次启用脉宽调制器110的输出。
比较器108的准确度取决于多个参数，所述多个参数中的一者为可忽略输入偏移。本文中，术语比较器108的‘输入偏移’可指代致使比较器108从一个输出逻辑状态切换到另一输出逻辑状态的差分输入电压。本发明技术的各种实施例促进跨越共模电压范围控制比较器108的输入偏移。参考图3阐释比较器108的框图的实例性实施例。
比较器108的实例为轨对轨比较器。轨对轨比较器可定义为具有上到正供电轨且下到负供电轨而扩展的输出范围的比较器。在采用轨对轨比较器来控制比较器108的输入偏移时，输入偏移由于具有不同偏移的n型金属氧化物半导体(NMOS)输入晶体管对及p型金属氧化物半导体(PMOS)输入晶体管对的存在而变化。作为所述不同偏移的结果，输入偏移在比较器108的转接点处突然改变，借此导致斜坡信号的斜率误差及PCMC应用的控制回路的不稳定性。下文参考图2A到2C的图形表示阐释此。
图2A到2C为根据实例性情况图解说明多个比较器输入电压的相应工作循环的图形表示。在PCMC应用中，具有有限偏移的比较器(例如比较器108(在图1中))用于通过将模拟信号与DAC 106的斜坡信号进行比较而将模拟信号转换成工作循环信息。假使比较器108的输入偏移是恒定的，那么斜坡信号的斜率保持恒定。
参考图2A，展示在y轴212上标绘的比较器输入电压(Vc)对比在x轴214中标绘的工作循环之间的曲线图210。描绘对应于实例性情况的曲线图210，其中假定比较器108为理想比较器。如所展示，由y轴212上的参考数字216、218及220指示的三个实例性比较器输入电压具有分别由x轴上的参考数字222、224及226指示的对应工作循环。在实例性情况中，由参考数字216、218及220指示的比较器输入电压分别为具有分别由x轴214上的参考数字222、224及226指示为40％、30％及20％的相应工作循环的1.58伏(V)、1.62V及1.66V。因此，对于理想比较器，当比较器输入电压的差是恒定的(举例来说，为40毫伏(mV))时工作循环的改变是恒定的(举例来说，为10％)。理想比较器的DAC 106的输出由曲线图的斜率228表示。
参考图2B，展示在y轴212上标绘的比较器输入电压(Vc)对比在x轴214中标绘的工作循环之间的曲线图230。描绘对应于实例性情况的曲线图230，其中针对有限值的输入偏移，由参考数字216、218及220指示的比较器输入电压有效地改变为由y轴212上的参考数字232、234及236指示的比较器输入电压。在实例性情况中，当输入偏移为20mV时，由参考数字216、218及220表示的比较器输入电压(举例来说，分别为对应电压值1.58V、1.62V及1.66V)有效地改变为分别由参考数字232、234及236指示的比较器输入电压(分别为电压值(举例来说)1.60V、1.64V及1.68V)，如图2B中所展示。在实例性情况中，由参考数字232、234及236指示的比较器输入电压的工作循环也改变为分别由x轴214上的参考数字238、240及242指示的工作循环。举例来说，针对由参考数字232、234及236指示的比较器输入电压(举例来说，分别为电压值1.60V、1.64V及1.68V)，由参考数字238、240及242指示的实例性工作循环分别为35％、25％及15％。然而，当比较器的输入偏移为有限值(举例来说20mV)时且当比较器输入电压的差是恒定的(举例来说20mV)时，工作循环的改变也是恒定的，为10％的值。具有为有限值的输入偏移的比较器108的DAC 106的输出由斜率244表示。
参考图2C，展示在y轴212上标绘的比较器输入电压(Vc)对比在x轴214上标绘的工作循环之间的曲线图250。描绘对应于实例性情况的曲线图250，其中比较器108的输入偏移经调整使得针对高于比较器电压的比较器输入电压，输入偏移为有限值，且针对低于相同比较器电压的比较器输入电压，输入偏移为零。因此，由y轴212上的参考数字216、218及220指示的比较器输入电压有效地改变为分别由y轴212上的参考数字216、218及236指示的比较器输入电压，如图2C中所展示。在一实例中，如果针对高于1.65V的情况输入偏移为20mV且针对低于1.65V的情况输入偏移为0mV，那么由参考数字216、218及220指示的为1.58V、1.62V及1.66V的比较器输入电压分别有效地改变为由参考数字216、218及236指示的为1.58V、1.62V及1.68V的比较器输入电压。由参考数字216、218及236指示的比较器输入电压的对应工作循环还分别改变为由参考数字222、224及242指示的电压。在一实例中，由参考数字216、218及236指示的为1.58V、1.62V及1.68V的比较器输入电压的对应工作循环分别改变为分别由参考数字222、224及242指示的为40％、30％及15％的工作循环。因此，如所图解说明，工作循环的改变不针对比较器输入电压的恒定差而保持恒定。举例来说，比较器输入电压的差针对1.58V及1.62V的比较器输入电压是恒定的，为20mV，且工作循环的改变也是恒定的，为10％。然而，当比较器输入电压的差针对1.62V及1.68V的比较器输入电压是恒定的(为20mV)时，工作循环的改变为从10％到15％。因此，DAC106的输出对于比较器108是非线性的(其中输入偏移随比较器输入电压而非线性地改变)且由斜率252表示。
图3是根据实施例的比较器300的电路图。在一实施例中，图3中所图解说明的比较器300是比较器108的实例。在一实施例中，比较器300可在多个应用中用于将两个输入信号(例如两个电压或两个电流)进行比较，且提供指示输入信号的相对值的输出。比较器300的应用的实例可包含切换电路、时钟恢复电路、窗检测器、施密特(Schmitt)触发器及电平检测器。比较器300可用于多个电子装置(举例来说，微控制器、计算机、移动电话及其它手持式电子装置)、计量系统、定时器以及警报及监视电路中。比较器300可经设计以用于完全差分操作，其中比较器300的两个输入是差分输入(Vi+及Vi-)，以供与完全差分模拟电路一起使用。比较器300还设计为轨对轨比较器以供用于轨对轨操作中，其中比较器300在从负供电轨到正供电轨的宽广共模输入电压范围内操作。
轨对轨比较器(例如比较器300)使用两个互补差分晶体管对，举例来说在共模电压范围的高端(正供电轨)处操作的NMOS输入晶体管对及经配置以在共模输入电压范围的低端(负供电轨)处操作的PMOS输入晶体管对。尽管轨对轨比较器的此设计可促进在正供电轨与负供电轨之间的全范围内的操作，但在操作的转接点处存在不确定性能。本文中，术语‘转接点’可指代其中轨对轨比较器在NMOS输入晶体管对与PMOS输入晶体管对之间转变的电压值。比较器的不确定性能归因于轨对轨比较器的变化的偏移，变化的偏移是由于PMOS输入晶体管对及NMOS输入晶体管对与不同偏移相关联，此在转接点处产生DAC 106的斜坡信号的斜率误差。
在一实施例中，比较器300可促进输入晶体管对之间的平稳转变，借此缓解比较器的归因于变化的偏移的不确定性能的风险。在实例性实施例中，比较器300可采用包含第一输入电路及第二输入电路的输入偏移控制电路，使得第一输入电路及第二电路经配置以分别在第一共模电压范围及第二共模电压范围内操作。在一实施例中，输入偏移控制电路经配置而以使得基于增加共模电压来减小与第一输入电路相关联的第一输入电流且增加与第二输入电路相关联的第二输入电流的方式操作，借此促进从第一输入电路到第二输入电路的平稳转变。
参考图3，比较器300包含耦合到增益电路(举例来说，增益电路116)的输入偏移控制电路(举例来说，输入偏移控制电路114)。在一些实施例中，比较器300仅包含输入偏移控制电路114且不包含增益电路116。下文中，为了理解方便及描述简洁，输入偏移控制电路114可称为输入电路114。如所讨论，输入电路114包含例如第一输入电路302的第一输入电路及例如第二输入电路304的第二输入电路。
第一输入电路302包含第一差分晶体管对306及第一电阻元件308。第一差分晶体管对306包含第一晶体管310及第二晶体管312。在一实施例中，第一晶体管310及第二晶体管312的栅极端子分别耦合到正端子(举例来说Vi+)及负端子(举例来说Vi-)。另外，第一晶体管310及第二晶体管312的源极端子分别耦合到第一电阻元件308的第一端子350。第一晶体管310及第二晶体管312的漏极端子耦合到第二输入电路304的输出，如稍后段落中将阐释。第一电阻元件308的第二端子348耦合到供应电压源(Vcc)。
在一实施例中，第二输入电路304经配置以在第二共模电压范围内操作。在一实施例中，第二输入电路304包含耦合到电压电平移位电路316的第二差分晶体管对314。在一实施例中，第二差分晶体管对314包含第三晶体管318及第四晶体管320。电压电平移位电路316包含至少一个电流镜电路(举例来说，电流镜电路330A及/或电流镜电路330B)及至少一个第一电流路径(322A及/或322B)以及配置于第二差分晶体管对314与至少一个电流镜电路之间的第二电流路径324。举例来说，第一电流路径322A配置于第三晶体管318与电流镜电路330A之间，且第一电流路径322B配置于第四晶体管320与电流镜电路330B之间。
在一实施例中，电流路径(举例来说第一电流路径322A)包含耦合到第二电阻元件328A的n型金属氧化物半导体(NMOS)晶体管326A。在一实施例中，NMOS晶体管326A的源极端子耦合到第二电阻元件328A的第一端子350A，而第二电阻元件328A的第二端子352A耦合到接地端子。在一实施例中，第一电流路径322B包含耦合到第三电阻元件328B的NMOS晶体管326B。在一实施例中，NMOS晶体管326B的源极端子耦合到第三电阻元件328B的第一端子350B，而第三电阻元件328B的第二端子352B耦合到接地端子。
在一实施例中，第一电流路径322A的NMOS晶体管326A及第一电流路径322B的NMOS晶体管326B分别耦合到至少一个电流镜电路，例如电流镜电路330A及电流镜电路330B。在实例性实施例中，电流镜电路330A配置于第一电流路径322A与第二电流路径324之间且包含耦合到PMOS晶体管334A的PMOS晶体管332A，使得PMOS晶体管332A的栅极端子耦合到PMOS晶体管334A的栅极端子。另外，PMOS晶体管332A及PMOS晶体管334A的源极端子耦合到Vcc。PMOS晶体管332A的漏极端子耦合到NMOS晶体管326A的漏极端子，且耦合到PMOS晶体管332A的栅极端子。PMOS晶体管332A因此表现为二极管晶体管。电流镜电路330B配置于第一电流路径322B与第二电流路径324之间且包含耦合到PMOS晶体管334B的PMOS晶体管332B，使得PMOS晶体管332B的栅极端子耦合到PMOS晶体管334B的栅极端子。另外，PMOS晶体管332B及PMOS晶体管334B的源极端子耦合到Vcc。PMOS晶体管332B的漏极端子耦合到NMOS晶体管326B的漏极端子，且耦合到PMOS晶体管332B的栅极端子。PMOS晶体管332B因此表现为另一二极管晶体管。
在一实施例中，第三晶体管318及第四晶体管320中的每一者的漏极端子分别耦合到电阻元件，举例来说，第三电阻元件340及第四电阻元件342。在一实施例中，第三电阻元件340及第四电阻元件342在其相应相反端子处耦合到接地端子。在一实施例中，第三晶体管318及第四晶体管320的漏极端子分别耦合到第一晶体管310及第二晶体管312的漏极端子。另外，第三晶体管318及第四晶体管320的漏极端子从第二输入电路304分支出来以借此通过例如输出端子336及输出端子338(图3中所图解说明)的一对输出端子提供输入电路114的输出。
在一实施例中，第三晶体管318的栅极端子耦合到NMOS晶体管326A的源极端子，且第四晶体管320的栅极端子耦合到NMOS晶体管326B的源极端子。在一实施例中，第三晶体管318及第四晶体管320的源极端子分别耦合到电流镜330A的PMOS晶体管334A及电流镜330B的PMOS晶体管334B的漏极端子。
在一些实例性实施例中，第一晶体管310、第二晶体管312、第三晶体管318及第四晶体管320为PMOS晶体管。在一些实例性实施例中，第一晶体管310、第二晶体管312、第三晶体管318及第四晶体管320为NMOS晶体管。
在一实施例中，第一电流路径322A及第一电流路径322B耦合到Vcc。举例来说，NMOS晶体管326A及NMOS晶体管326B的栅极端子分别耦合到Vcc的正端子(举例来说Vi+)及负端子(举例来说Vi-)。
在一实施例中，输入电路114的输出耦合到增益电路116。举例来说，输入电路114的输出端子336及338(举例来说)耦合到增益电路116。在一实施例中，增益电路116经配置以接收输入电路114的输出。本文中，为了描述简洁，仅图解说明一个增益电路。然而，在各种实施例及/或情况中，比较器300可包含一个以上增益电路。在一些实施例中，比较器300仅包含输入电路114(且不包含增益电路116)，且输入电路114的输出端子336及338(举例来说)耦合到脉宽调制器110以接收输入电路114的输出。
在一些实施例中，除输入电路114及增益电路116之外，比较器300还包含输出电路(未展示)。输出电路经配置以从增益电路116接收经增益输出。
在操作中，输入电路114经配置以在整个共模电压范围内操作。举例来说，第一输入电路302经配置以在第一共模电压范围中操作，且第二输入电路304经配置以在第二共模电压范围中操作。在一实施例中，第一共模电压范围包含第一多个电压电平。第一差分晶体管对306及第一电阻元件308共同响应于连接在第一晶体管310及第二晶体管312的栅极端子处的电压供应。举例来说，正输入电压(Vi+)(例如，参考图1的比较器108的模拟电压)施加于第一晶体管310的栅极处，且负输入电压(Vi-)(例如，参考图1的比较器108的斜坡电压)施加于第二晶体管312的栅极处以提供从第一输入电路302输出的第一输入电流。共模电压([(Vi+)+(Vi-)]/2)可确定为正输入电压及负输入电压的平均值。在一些实施例中，第一电阻元件308提供电阻器退化。术语“电阻器退化”指代第一晶体管310及第二晶体管312的源极端子与Vcc之间的电阻元件(举例来说，第一电阻元件308)的添加。提供电阻器退化以便使如比较器300中所需要的电压到电流转换线性化，以断定输入电流的量值的改变针对共模电压的类似改变在第一输入电路302及第二输入电路304中是类似的。
在一实施例中，在第一共模电压范围内的电压电平的变化时，从第一输入电路302输出的第一输入电流变化。举例来说，如果电压电平在第一共模电压范围内增加，那么第一输入电流减小，借此导致跨越第一电阻元件308的渐减的电压降。
在一实施例中，在进一步增加电压的电平使得电压位于第二共模电压范围内时，第二输入电路304在操作中。第二输入电路304响应于在NMOS晶体管326A的栅极处的正输入电压(Vi+)及在NMOS晶体管326B的栅极处的负输入电压(Vi-)以提供第二输入电流。在一实施例中，在第二共模电压范围中的电压电平的变化时，第二输入电路304使第二输入电流变化。举例来说，如果电压电平在第二共模电压范围中增加，那么第二输入电流也增加。
在一些实施例中，第一共模电压范围及第二共模电压范围中的电压电平是类似或重叠的且表示为重叠共模电压范围。
在一实施例中，在增加第一共模电压范围中的电压电平时，第一输入电路302中的第一输入电流开始减小且第二输入电路304中的第二输入电流开始增加。如果第一共模电压范围中的电压电平增加到第二共模电压范围中的电压电平，那么第一差分晶体管对306停止操作(举例来说，切换到非作用状态)且第一输入电流减小。进一步来说，在第二共模电压范围中，第二输入电路304开始操作(举例来说，切换到作用状态)且第二输入电流增加。
在一些实施例中，如果第一共模电压范围中的电压电平及第二共模电压范围中的电压电平存在于重叠范围内，那么存在第一输入电流的逐渐减小及第二输入电流的逐渐增加。
NMOS晶体管326A及第二电阻元件328A一起构成电压电平移位电路316的第一电流路径322A中的第一电压电平移位电路(也称为具有电阻器退化的NMOS源极随耦器电路)。类似地，NMOS晶体管326B及第二电阻元件328B一起构成电压电平移位电路316的第一电流路径322B中的第二电压电平移位电路(也称为具有电阻器退化的NMOS源极随耦器电路)。第一电压电平移位电路使正输入电压(Vi+)电平移位以在第三晶体管318的栅极处产生正的经电平移位的电压(Vish+)。在第一电流路径322A中进一步产生第一参考电流。第二电压电平移位电路使负输入电压(Vi-)电平移位以在第四晶体管320的栅极处产生负的经电平移位的电压(Vish-)。在第一电流路径322B中进一步产生第二参考电流。通过将共模电压的电压电平从第二共模电压范围移位到第一共模电压范围以产生电流而产生正的经电平移位的电压(Vish+)及负的经电平移位的电压(Vish-)。所产生电流供应到第二差分晶体管对314。所产生电流施加到电压电平移位电路316的第二电流路径324。
电流镜电路330A及电流镜电路330B为电流起源电流镜电路，其中PMOS晶体管332A及PMOS晶体管332B(二极管晶体管)表现为电流调节晶体管且控制相关联晶体管中的电流(举例来说，通过提供恒定电流)。在一个例子处，PMOS晶体管332A通过将PMOS晶体管332A的第一电流(举例来说，二极管电流)映射到PMOS晶体管334A而调节穿过PMOS晶体管334A的电流。第一电流及穿过PMOS晶体管334A的电流为分别流动穿过第一电流路径322A及第二电流路径324的实质上相同电流。同时，PMOS晶体管332B通过将PMOS晶体管332B的第二电流(举例来说，另一二极管电流)映射到PMOS晶体管334B而调节穿过PMOS晶体管334B的电流。第二电流及穿过PMOS晶体管334B的电流为分别流动穿过第一电流路径322B及第二电流路径324的实质上相同电流。因此，第二电流路径324中的电流经配置以通过以下方式促进跨越第二差分晶体管对314的经电平移位的电压(Vish+及Vish-)：使穿过第二电流路径324的电流为共模输入电压(举例来说，Vi+及Vi-)的函数且独立于差分输入电压，借此使第一输入电流及第二输入电流为共模电压的平稳或受控制函数。在一实施例中，当跨导(gm)为电流的函数时，第一输入电路302及第二输入电路304的跨导也是共模电压的平稳或受控制函数。在一实施例中，与跨导相关的比较器108/300的输入偏移(Voffset＝[Voffset of_first_input_circuit*ω]+[Voffset of_second_input_circuit*(1-ω)])可表示为第一输入电路302及第二输入电路304的一对输入偏移电压的经加权平均值(ω)。
在一些实施例中，第三电阻元件340及第四电阻元件342将电阻器负载提供到经组合第一输入电路302及第二输入电路304。
图4A是根据实例性实施例图解说明比较器300的输入偏移对共模电压的效应的图形表示。在图4A中，展示在y轴412上标绘的输入偏移对比在x轴414上标绘的共模电压之间的曲线图410。描绘对应于实例性情况的曲线图410，其中针对共模电压的增加，输入偏移逐渐增加。在实例性情况中，x轴414上的共模电压为从0V到3.3V，且y轴412上的输入偏移为从-10.0mV到10.0mV。波形420对应于共模电压针对输入偏移的工作循环响应。工作循环响应根据输入偏移及共模电压的改变而改变。针对共模电压的增加(举例来说，从0V到3.3V)，输入偏移逐渐变化(举例来说，从-10.0mV到10.0mV)。如图4A中所图解说明，波形420具有如参考图3所阐释的轨对轨比较器(比较器300)的输入偏移的平稳变化。
图4B为根据实例性实施例图解说明比较器300的输入偏移斜率对共模电压的效应的图形表示。在图4B中，展示在y轴432上标绘的输入偏移斜率对比在x轴434上标绘的共模电压之间的曲线图430。描绘对应于实例性情况的曲线图430，其中针对共模电压的增加，输入偏移逐渐增加因此使输入偏移斜率的值保持为低。在实例性情况中，x轴434上的共模电压为从0V到3.3V且y轴432上的输入偏移斜率为从0％到0.7％。波形440为波形420的派生波形且对应于共模电压针对输入偏移斜率的工作循环响应。工作循环响应根据输入偏移及共模电压的改变而改变。针对共模电压的增加(举例来说，从0V到3.3V)，输入偏移斜率逐渐变化(举例来说，从0％到0.7％)。如图4B中所图解说明，波形440具有如参考图3所阐释的轨对轨比较器(比较器300)的输入偏移的平稳变化。当波形420及波形440是稳定的时，跨越共模电压的范围控制轨对轨比较器(比较器300)的输入偏移且稳定化PCMC应用的控制回路。还可基于轨对轨比较器(举例来说，比较器108/300)而检索PCMC应用的正确工作循环信息。
图5是根据实例性实施例的用于跨越共模电压的范围控制输入偏移(举例来说比较器(如参考图1或图3所阐释的108或300)的输入偏移)的实例性方法500的流程图。在一个实例性实施例中，比较器可为轨对轨比较器。比较器用于多个应用及多个电子装置中。实施比较器的应用的实例可包含接通-关断控制电路、时钟恢复电路、窗检测器、施密特触发器及电平检测器。电子装置的实例可包含微控制器、计算机、移动电话及其它手持式电子装置、计量系统、定时器以及警报及监视电路。
在框502处，选择包含输入偏移控制电路(举例来说，图3的输入偏移控制电路114)的比较器。输入偏移控制电路包含第一输入电路(举例来说，第一输入电路302)及第二输入电路(举例来说，第二输入电路304)。第一输入电路经配置以在第一共模电压范围内操作且提供第一输入电流。第二输入电路经配置以在第二共模电压范围内操作且提供第二输入电流。在一实施例中，与第二输入电路相关联的电压电平大于与第一输入电路相关联的电压电平。
在框504处，在比较器的输入偏移控制电路处接收差分输入信号(举例来说，图3的Vi+及Vi-)。
在框506处，基于与共模电压相关联的电压电平的变化而使比较器的差分输入信号变化。在一些实施例中，在将共模电压的电压电平从第一共模电压范围增加到第二共模电压范围时，减小第一输入电流且增加第二输入电流。电流的此改变几乎对于共模电压的任何值是类似的。
在一些实施例中，跨越第二输入电路在第二共模电压范围中产生经电平移位的电压。由第二输入电路基于经电平移位的电压而产生第二输入电流。经电平移位的电压为第一共模电压范围中的电压电平。
在一些实施例中，比较器的输入偏移包含第一输入电路及第二输入电路的输入偏移电压的经加权平均值。当跨导(gm)为电流(第一输入电流及第二输入电流)的函数时，第一输入电路及第二输入电路的跨导为共模电压的平稳或受控制函数。与跨导相关的比较器的输入偏移(Voffset＝[Voffset_of first_input_circuit*ω]+[Voffset of_second_input_circuit*(1-ω)])表示为第一输入电路及第二输入电路的一对输入偏移电压的经加权平均值(ω)。
在不以任何方式限制下文出现的权利要求书的范围、解释或应用的情况下，本文中所揭示的实例性实施例中的一或多者的优点包含跨越共模电压的范围控制比较器的输入偏移以使得比较器能够平稳地操作(通过从比较器的输入偏移控制电路的第一输入差分对平稳地切换到第二输入差分对)。平稳转变促进由于输入偏移在比较器(例如轨对轨比较器)的转接点处的突然改变导致的斜坡信号的斜率误差及峰值电流模式控制(PCMC)应用的控制回路的不稳定性的消除。如本文中所揭示的比较器的输入偏移的控制排除对增加装置的大小以抑制输入偏移的改变的需要。而且，比较器的操作速度的降级高度地减小。此外，当比较器中的跨导也跨越共模电压平稳地改变时，比较器的稳定性增加。
尽管已参考特定实例性实施例描述了本发明技术，但应注意，在不背离本发明技术的宽广精神及范围的情况下可对这些实施例做出各种修改及改变。举例来说，可使用硬件电路(举例来说，基于互补金属氧化物半导体(CMOS)的逻辑电路)、固件、软件及/或硬件、固件及/或软件(举例来说，体现于机器可读媒体中)的任何组合来启用及操作本文中所描述的各种电路等。举例来说，可使用晶体管、逻辑门及电路(举例来说，专用集成电路(ASIC)电路及/或呈数字信号处理器(DSP)电路)来体现各种电结构及方法。
同样，在不背离本发明技术的范围的情况下，各种实施例中描述及图解说明为离散或单独的技术、装置、子系统及方法可与其它系统、模块、技术或方法进行组合或集成。展示或讨论为彼此直接耦合或通信的其它项可通过某一接口或装置而耦合，使得所述项可不再视为彼此直接耦合，但仍可彼此间接耦合及通信，无论是以电方式、以机械方式或以其它方式。在不背离本发明技术的精神及范围的情况下可做出所属领域的技术人员在学习本文中所揭示的实例性实施例时或继此之后可断定的改变、替代及更改的其它实例。
应注意，本说明书通篇中所提及的特征、优点或类似语言并不暗示所有特征及优点应在或在任一单个实施例中。而是，应将提及所述特征及优点的语言理解为意指结合实施例所描述的特定特征、优点或特性可包括于本发明技术的至少一个实施例中。因此，在本说明书通篇中对所述特征及优点的讨论以及类似语言可(但未必)指代同一实施例。
如上文所讨论的本发明的各种实施例可借助呈不同次序的步骤及/或操作及/或借助呈不同于所揭示的那些配置的配置的硬件元件而实践。因此，尽管所述技术已基于这些实例性实施例而描述，但应注意，某些修改、变化及替代构造可显而易见且恰好在所述技术的精神及范围内。尽管本文中以结构特征及/或方法动作特有的语言描述本发明技术的各种实例性实施例，但所附权利要求书中所定义的标的物未必限于上文所描述的特定特征或动作。而是，上文所描述的特定特征及动作是作为实施权利要求书的实例形式而揭示。

Claims (19)

1.一种控制输入偏移的电路，其包括：
第一输入电路，其经配置以在第一共模电压范围内操作且经配置以提供第一输入电流，所述第一输入电路还经配置以基于所述第一共模电压范围内的电压电平的变化而使所述第一输入电流变化；及
第二输入电路，其耦合到所述第一输入电路，所述第二输入电路经配置以在第二共模电压范围内操作且经配置以提供第二输入电流，所述第二输入电路还经配置以基于所述第二共模电压范围内的电压电平的变化而使所述第二输入电流变化，且所述第一输入电路及所述第二输入电路经进一步配置以分别响应于施加到所述第一输入电路及所述第二输入电路两者的共模电压的增加而分别减小及增加所述第一输入电流及所述第二输入电流；
其中所述输入偏移包括所述第一输入电路及所述第二输入电路的输入偏移电压的经加权平均值。
2.根据权利要求1所述的电路，其中所述第一输入电路包括：
第一差分晶体管对，其在所述第一共模电压范围中操作，所述第一差分晶体管对包括：
第一晶体管，其经配置以接收正输入电压，及
第二晶体管，其经配置以接收负输入电压，所述第一晶体管的源极端子耦合到所述第二晶体管的源极端子，且漏极端子耦合到所述第二输入电路的一对输出端子；及
第一电阻元件，其具有耦合到所述第一晶体管及所述第二晶体管的所述源极端子的第一端子，及耦合到供应电压源的第二端子。
3.根据权利要求2所述的电路，其中所述第二输入电路包括：
第二差分晶体管对，其在所述第二共模电压范围中操作；及
电压电平移位电路，其介接于所述第一输入电路与所述第二差分晶体管对之间且经配置以产生所述第二输入电路的经电平移位的电压，所述经电平移位的电压是通过将所述共模电压的电压电平从所述第二共模电压范围移位到所述第一共模电压范围以产生电流而产生，所述所产生电流供应到所述第二差分晶体管对。
4.根据权利要求3所述的电路，其中所述第二差分晶体管对包括：
第三晶体管，其经配置以接收正的经电平移位的电压；及
第四晶体管，其经配置以接收负的经电平移位的电压，所述第三晶体管的源极端子耦合到所述第四晶体管的源极端子，且漏极端子耦合到所述第二输入电路的所述对输出端子。
5.根据权利要求3所述的电路，其中所述电压电平移位电路包括：
至少一个第一电流路径及第二电流路径；及
至少一个电流镜电路，其配置于所述至少一个第一电流路径与所述第二电流路径之间，所述至少一个电流镜电路经配置以产生穿过所述至少一个第一电流路径及所述第二电流路径的实质上相同电流，其中所述第二电流路径中的电流促进跨越所述第二差分晶体管对提供所述经电平移位的电压。
6.根据权利要求5所述的电路，其中所述至少一个第一电流路径中的第一电流路径包括：
n型金属氧化物半导体NMOS晶体管，其具有耦合到所述至少一个电流镜电路的漏极端子；及
第二电阻元件，其耦合于所述NMOS晶体管的源极端子与接地端子之间。
7.根据权利要求4所述的电路，其中所述第一晶体管、所述第二晶体管、所述第三晶体管及所述第四晶体管包括p型金属氧化物半导体PMOS晶体管。
8.根据权利要求4所述的电路，其进一步包括：
第三电阻元件，其耦合于所述第三晶体管的漏极端子与接地端子之间；及
第四电阻元件，其耦合于所述第四晶体管的漏极端子与所述接地端子之间。
9.一种电路，其包括：
数/模转换器，其经配置以产生具有斜率的斜坡信号；及
比较器，其耦合到所述数/模转换器且经配置以将模拟信号与所述斜坡信号进行比较以借此产生工作循环信息，所述比较器经进一步配置以与跨越共模电压范围控制的输入偏移相关联以便维持所述斜坡信号的所述斜率，且所述比较器包括：
输入偏移控制电路，其经配置以接收所述模拟信号及所述斜坡信号，所述输入偏移控制电路包括：
第一输入电路，其经配置以在第一共模电压范围内操作且经配置以提供第一输入电流，所述第一输入电路还经配置以基于所述第一共模电压范围内的电压电平的变化而使所述第一输入电流变化，及
第二输入电路，其耦合到所述第一输入电路，所述第二输入电路经配置以在第二共模电压范围内操作且经配置以提供第二输入电流，所述第二输入电路还经配置以基于所述第二共模电压范围中的电压电平的变化而使所述第二输入电流变化，且所述第一输入电路及所述第二输入电路经进一步配置以分别响应于施加到所述第一输入电路及所述第二输入电路两者的共模电压经增加而分别减小及增加所述第一输入电流及所述第二输入电流，及
增益电路，其耦合到所述输入偏移控制电路且经配置以接收所述第一输入电路及所述第二输入电路的输出电压。
10.根据权利要求9所述的电路，其中在所述比较器的正输入处接收所述模拟信号，且在所述比较器的负输入处接收所述斜坡信号。
11.根据权利要求9所述的电路，其中所述比较器的所述输入偏移包括所述第一输入电路及所述第二输入电路的输入偏移电压的经加权平均值。
12.根据权利要求9所述的电路，其中所述比较器为轨对轨比较器。
13.根据权利要求9所述的电路，其中所述第一输入电路包括：
第一差分晶体管对，其在所述第一共模电压范围中操作，所述第一差分晶体管对包括：
第一晶体管，其经配置以接收正输入电压，及
第二晶体管，其经配置以接收负输入电压，所述第一晶体管的源极端子耦合到所述第二晶体管的源极端子，且漏极端子耦合到所述第二输入电路的一对输出端子；及
第一电阻元件，其具有耦合到所述第一晶体管及所述第二晶体管的所述源极端子的第一端子，及耦合到供应电压源的第二端子。
14.根据权利要求13所述的电路，其中所述第二输入电路包括：
第二差分晶体管对，其在所述第二共模电压范围中操作；及
电压电平移位电路，其介接于所述第一输入电路与所述第二差分晶体管对之间且经配置以产生所述第二输入电路的经电平移位的电压，所述经电平移位的电压是通过将共模电压的电压电平从所述第二共模电压范围移位到所述第一共模电压范围以产生电流而产生，所述所产生电流供应到所述第二差分晶体管对。
15.根据权利要求14所述的电路，其中所述第二差分晶体管对包括：
第三晶体管，其经配置以接收正的经电平移位的电压；及
第四晶体管，其经配置以接收负的经电平移位的电压，所述第三晶体管的源极端子耦合到所述第四晶体管的源极端子，且漏极端子耦合到所述第二输入电路的所述对输出端子。
16.根据权利要求14所述的电路，其中所述电压电平移位电路包括：
至少一个第一电流路径及第二电流路径；及
至少一个电流镜电路，其配置于所述至少一个第一电流路径与所述第二电流路径之间，所述至少一个电流镜电路经配置以产生穿过所述至少一个第一电流路径及所述第二电流路径的实质上相同电流，所述第二电流路径中的所述电流经配置以跨越所述第二差分晶体管对提供所述经电平移位的电压。
17.一种控制输入偏移的方法，所述方法包括：
选择包括输入偏移控制电路的比较器，所述输入偏移控制电路包括：
第一输入电路，其经配置以在第一共模电压范围内操作且经配置以提供第一输入电流，及
第二输入电路，其经配置以在第二共模电压范围内操作且经配置以提供第二输入电流；
在所述输入偏移控制电路处接收差分输入信号；及
基于与共模电压相关联的电压电平的变化而使所述差分输入信号变化，其中基于所述第一共模电压范围中的所述电压电平的变化，所述第一输入电路经配置以使所述第一输入电流变化，且其中基于所述第二共模电压范围中的所述电压电平的变化，所述第二输入电路经配置以使所述第二输入电流变化；
其中所述比较器的输入偏移包括所述第一输入电路及所述第二输入电路的输入偏移电压的经加权平均值。
18.根据权利要求17所述的方法，其进一步包括在减小所述第一输入电流且增加所述第二输入电流时增加所述共模电压的所述电压电平。
19.根据权利要求17所述的方法，其进一步包括跨越所述第二输入电路在所述第二共模电压范围中产生经电平移位的电压，其中所述第二输入电路经配置以基于所述经电平移位的电压而产生所述第二输入电流。
CN201510035809.2A 2014-01-23 2015-01-23 输入偏移控制 Active CN104811184B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/162,470 2014-01-23
US14/162,470 US9083232B1 (en) 2014-01-23 2014-01-23 Input offset control

Publications (2)

Publication Number Publication Date
CN104811184A CN104811184A (zh) 2015-07-29
CN104811184B true CN104811184B (zh) 2019-12-20

Family

ID=53506848

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510035809.2A Active CN104811184B (zh) 2014-01-23 2015-01-23 输入偏移控制

Country Status (2)

Country Link
US (1) US9083232B1 (zh)
CN (1) CN104811184B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI475539B (zh) * 2013-01-17 2015-03-01 Raydium Semiconductor Corp 具有內建自我測試功能之驅動電路
US10270630B2 (en) 2014-09-15 2019-04-23 Analog Devices, Inc. Demodulation of on-off-key modulated signals in signal isolator systems
US10536309B2 (en) * 2014-09-15 2020-01-14 Analog Devices, Inc. Demodulation of on-off-key modulated signals in signal isolator systems
KR20180089165A (ko) * 2017-01-31 2018-08-08 에스케이하이닉스 주식회사 전자 장치
US10317925B2 (en) * 2017-03-29 2019-06-11 Texas Instruments Incorporated Attenuating common mode noise current in current mirror circuits
US10726910B2 (en) * 2017-06-13 2020-07-28 Sandisk Technologies Llc Distributed sinking circuit control for memory device
US10529386B2 (en) 2017-06-13 2020-01-07 Sandisk Technologies Llc Memory control circuit with distributed architecture
US10483993B1 (en) * 2018-12-28 2019-11-19 Texas Instruments Incorporated Residue amplifier
CN112636740B (zh) * 2020-12-28 2022-10-28 潍柴动力股份有限公司 信号输入模式控制电路及方法
US20230090005A1 (en) * 2021-09-23 2023-03-23 Texas Instruments Incorporated Comparator architecture supporting lower oxide breakdown voltages
WO2023049059A1 (en) * 2021-09-23 2023-03-30 Texas Instruments Incorporated Comparator architecture supporting lower oxide breakdown voltages

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4958139A (en) * 1988-06-23 1990-09-18 Nicolet Instrument Corporation Method and apparatus for automatically calibrating the gain and offset of a time-shifted digitizing channel
CN102629865A (zh) * 2011-02-08 2012-08-08 瑞鼎科技股份有限公司 比较器
CN103532558A (zh) * 2012-07-06 2014-01-22 全视科技有限公司 具有多种adc模式的混合模/数转换器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5254957A (en) * 1989-01-04 1993-10-19 Information Storage, Inc. Apparatus and method for amplifying optically sensed signals
JP3098461B2 (ja) * 1997-06-18 2000-10-16 日本電気株式会社 ディジタル受信回路
CN101689387A (zh) * 2007-06-27 2010-03-31 松下电器产业株式会社 信号处理装置
US8278893B2 (en) * 2008-07-16 2012-10-02 Infineon Technologies Ag System including an offset voltage adjusted to compensate for variations in a transistor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4958139A (en) * 1988-06-23 1990-09-18 Nicolet Instrument Corporation Method and apparatus for automatically calibrating the gain and offset of a time-shifted digitizing channel
CN102629865A (zh) * 2011-02-08 2012-08-08 瑞鼎科技股份有限公司 比较器
CN103532558A (zh) * 2012-07-06 2014-01-22 全视科技有限公司 具有多种adc模式的混合模/数转换器

Also Published As

Publication number Publication date
US9083232B1 (en) 2015-07-14
US20150207405A1 (en) 2015-07-23
CN104811184A (zh) 2015-07-29

Similar Documents

Publication Publication Date Title
CN104811184B (zh) 输入偏移控制
JP5840165B2 (ja) Ｄｃ−ｄｃコンバータ
US9069370B2 (en) Digital low drop-out regulator
TWI479782B (zh) 開關變換器及其控制電路和控制方法
US8841893B2 (en) Dual-loop voltage regulator architecture with high DC accuracy and fast response time
US10181791B2 (en) Converter digital control circuit with adaptive compensation
US20060087303A1 (en) Controller for a DC to DC converter having linear mode and switch mode capabilities
CN108306489B (zh) 升降压开关变换器的驱动电路、控制电路及驱动方法
US9054637B1 (en) Amplitude limiting circuit for a crystal oscillator
US8648639B2 (en) Duty adjustment circuits and signal generation devices using the same
KR20140041108A (ko) 전원 공급 장치 및 히스테리시스 벅 컨버터
US9509205B2 (en) Power converter with negative current capability and low quiescent current consumption
CN113839556B (zh) Dc-dc变换器及其控制电路
TW201012039A (en) Voltage converting apparatus
JP2014140269A5 (zh)
JP2011067038A (ja) チャージポンプ
CN104038041A (zh) 一种用于双极型误差放大器的开关电源软启动电路
CN112787505A (zh) 一种dc-dc变换器及其控制电路和控制方法
US20190020276A1 (en) Switching regulator
CN115459558A (zh) 多相功率转换电路的控制电路、控制方法以及多相电源
Shirmohammadli et al. LDO-assisted vs. linear-assisted DC/DC converters: A comprehensive study and comparison
JP2010063290A (ja) 電源制御回路
Toprak-Deniz et al. Dual-loop system of distributed microregulators with high DC accuracy, load response time below 500ps, and 85mV dropout voltage
US9059594B2 (en) Battery switching charger and method for controlling battery switching charger
JP7182544B2 (ja) 疑似共振バック型の高周波ｄｃ電圧コンバータ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant