CN112636740B - 信号输入模式控制电路及方法 - Google Patents

信号输入模式控制电路及方法 Download PDF

Info

Publication number
CN112636740B
CN112636740B CN202011577656.1A CN202011577656A CN112636740B CN 112636740 B CN112636740 B CN 112636740B CN 202011577656 A CN202011577656 A CN 202011577656A CN 112636740 B CN112636740 B CN 112636740B
Authority
CN
China
Prior art keywords
resistor
triode
input mode
current
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011577656.1A
Other languages
English (en)
Other versions
CN112636740A (zh
Inventor
李文学
杨英振
乔进军
宁璐平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Weichai Power Co Ltd
Original Assignee
Weichai Power Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Weichai Power Co Ltd filed Critical Weichai Power Co Ltd
Priority to CN202011577656.1A priority Critical patent/CN112636740B/zh
Publication of CN112636740A publication Critical patent/CN112636740A/zh
Application granted granted Critical
Publication of CN112636740B publication Critical patent/CN112636740B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175Coupling arrangements; Interface arrangements
    • H03K19/017545Coupling arrangements; Impedance matching circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Amplifiers (AREA)

Abstract

本申请提供一种信号输入模式控制电路及方法,通过该控制电路的IO引脚输出高电平即可控制进入电压输入模式,通过IO引脚输出低电平即可控制进入电流输入模式。在IO引脚输出低电平时,即使出现电流异常也能够维持在电流输入模式,并且IO引脚输出的低电平消失后,出现电流异常会退出电流输入模式而进入电压输入模式,在需要重新进入电流输入模式时只需要通过IO引脚再次输出低电平就可以重新进入电流输入模式。而不需要重新上下电就可以在发生电流异常后再次进入电流输入模式。

Description

信号输入模式控制电路及方法
技术领域
本申请属于控制技术领域,尤其涉及一种信号输入模式控制电路及方法。
背景技术
基于现有的信号输入模式控制电路,在信号输入模式为电流输入模式下,若发生电流异常,则只能重新上下电才能再次切换至电流输入模式,而不能仅通过IO引脚控制信号输入模式切换至电流输入模式。
发明内容
有鉴于此,本申请的目的在于提供一种信号输入模式控制电路及方法,用于解决现有技术在电流输入模式下发生电流异常后,需要重新上下电才能再次切换至电流输入模式的问题。
技术方案如下:
本申请提供一种信号输入模式控制电路,包括:
比较器,所述比较器的同相输入端的输入为第一恒定电压;
所述比较器的反相输入端分别与信号输入端和第一电阻的第一端连接;所述第一电阻的第二端分别与第二电阻的第一端和MOS管的漏极连接,所述第二电阻的第二端接地;
所述比较器的输出端分别与第一三极管的基极、第二三极管的集电极以及所述MOS管的栅极连接;
所述第一三极管的集电极分别与IO引脚以及所述第二三极管的基极连接;所述第一三极管的集电极和所述第二三极管的集电极的输入均为第二恒定电压;
所述第一三极管的发射极以及所述第二三极管的发射极均接地;
所述MOS管的源极接地。
优选地,还包括:
第三电阻和第四电阻;
则,所述第一三极管的集电极分别与第二恒定电压输入端、IO引脚以及所述第二三极管的基极连接,包括:
所述第一三极管的集电极分别与第二恒定电压输入端和所述第三电阻的第一端连接;
所述第三电阻的第二端分别与IO引脚和所述第四电阻的第一端连接;
所述第四电阻的第二端与所述第二三极管的基极连接。
优选地,还包括:
第五电阻和第六电阻;
则,所述比较器的输出端分别与第一三极管的基极、第二三极管的集电极以及所述MOS管的栅极连接,包括:
所述比较器的输出端与所述第五电阻的第一端连接;
所述第五电阻的第二端分别与第一三极管的基极和所述第六电阻的第一端连接;
所述第六电阻的第二端分别与第二三极管的集电极以及所述MOS管的栅极连接。
优选地,还包括:
第七电阻、电容和第八电阻;
则,所述比较器的反相输入端分别与信号输入端和第一电阻的第一端连接,包括:
所述比较器的反相输入端分别与所述第七电阻的第一端、所述电容的第一端以及所述第八电阻的第一端连接;
所述第八电阻的第二端分别与信号输入端和所述第一电阻的第一端连接;
所述第七电阻的第二端和所述电容的第二端均接地。
优选地,还包括:
第九电阻、第十电阻和第十一电阻;
所述第九电阻的第一端与第一恒定电压连接,所述第九电阻的第二端分别与所述第一三极管的集电极和所述第三电阻的第一端连接;
所述第十电阻的第一端与IO引脚连接,所述第十电阻的第二端分别与所述第三电阻的第二端和所述第四电阻的第一端连接;
所述第十一电阻的第一端与第一恒定电压连接,所述第十一电阻的第二端分别与所述第六电阻的第二端,所述第二三极管的集电极和所述MOS管的栅极连接。
本申请还提供了一种信号输入模式控制方法,包括:
基于外接输入信号,确定信号输入模式;
若确定信号输入模式为电流输入模式,则控制所述IO引脚输出低脉冲信号;
将所述IO引脚设置为输入模式,并通过所述IO引脚获取电压值;
基于所述IO引脚获取到的电压值,确定外接输入信号中的电流是否异常;
若确定外接输入信号中的电流异常,则返回执行控制所述IO引脚输出低脉冲信号的步骤。
优选地,还包括:
记录外接输入信号中的电流异常的次数;
确定电流异常的次数是否超过预设阈值;
若确定电流异常的次数超过预设阈值,则输出故障提示信息。
优选地,若确定信号输入模式为电压输入模式,则控制所述IO引脚输出高电平信号。
与现有技术相比,本申请提供的上述技术方案具有如下优点:
从上述技术方案可知,本申请中信号输入模式控制电路包括比较器,所述比较器的同相输入端的输入为第一恒定电压;所述比较器的反相输入端分别与外接信号输入端和第一电阻的第一端连接;所述第一电阻的第二端分别与第二电阻的第一端和MOS管的漏极连接,所述第二电阻的第二端接地;所述比较器的输出端分别与第一三极管的基极、第二三极管的集电极以及所述MOS管的栅极连接;所述第一三极管的集电极分别与IO引脚以及所述第二三极管的基极连接;所述第一三极管的集电极和所述第二三极管的集电极的输入均为第二恒定电压;所述第一三极管的发射极以及所述第二三极管的发射极均接地;所述MOS管的源极接地。这样,通过IO引脚输出高电平即可控制进入电压输入模式,通过IO引脚输出低电平即可控制进入电流输入模式。且在IO引脚输出低电平时,即使出现电流异常也能够维持在电流输入模式。即使后续IO引脚输出的低电平消失,出现电流异常后会退出电流输入模式而进入电压输入模式,也能够通过IO引脚再次输出低电平而重新进入电流输入模式。不需要重新上下电就可以在发生电流异常后再次进入电流输入模式。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是现有信号输入模式控制电路结构示意图;
图2是本申请公开的一种信号输入模式控制电路结构示意图;
图3是信号输入端输入正常范围内的电流时,b处电压值和MOS管的栅极电压值的波形图;
图4是信号输入端输入异常电流时,b处电压值和MOS管的栅极电压值的波形图;
图5是信号输入端输入4V电压时,b处的电压值和MOS管栅极电压值的波形图;
图6是本申请公开的另一种信号输入模式控制电路结构示意图;
图7是本申请公开的一种信号输入模式控制方法流程图;
图8是本申请公开的另一种信号输入模式控制方法流程图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
现有提供了一种信号输入模式控制电路,参见图1所示。
工作原理为:
当模拟输入为电压信号时,控制GPIO输出低电平。这样,由于正与门输入端B为低电平,因此正与门的输出一定为低电平,控制开关S1断开。此时,控制系统进入电压输入模式。模拟输入的电压经过200Ω电阻和47kΩ电阻到地。ADC采集a处的电压值,得到模拟输入的电压值。
当模拟输入为电流信号时,控制GPIO输出高电平,且比较器的反相输入端低于同相输入端输入的VCC的电压值时,比较器的输出端为高电平,则正与门的AB两个输入端都为高电平,正与门的输出端Y也为高电平,开关S1导通。此时控制系统进入电流输入模式。若电流信号的电流在正常范围内,则电流流经200Ω电阻到地,ADC采集a处的电压值。
在电流输入模式下,当电流异常时导致在a处的电压值即比较器的反相输入端的电压值大于比较器的同相输入端的VCC的电压值时,比较器的输出端为低电平,正与门输入端A为低电平,从而正与门的输出端也为低电平,开关S1断开,保护200Ω电阻不被损坏。
但是,经过分析发现,在电流输入模式下,若电流异常,则开关S1断开。在电流持续异常时,由于比较器的反相输入端输入的电压值大于比较器的正相输入端输入的VCC的电压值,比较器输出低电平,导致正与门的输入端A为低电平。因此无论MCU GPIO输出的是高电平还是低电平,正与门的输出端Y都将是低电平,开关S1处于断开状态。因此,无法通过控制MCU GPIO输出的电平来重新进入电流输入模式。
即使模式输入的电流信号中的电流处于正常范围后,输入的电流经过200Ω电阻和47kΩ电阻到地,产生一个较大的电压值。例如,输入的电流为1mA,则理论状态下a处的电压值约等于47V。这样,由于比较器的反相输入端输入的电压值大于比较器的正相输入端输入的VCC的电压值,比较器输出低电平,导致正与门的输入端A为低电平,因此无论MCU GPIO输出的是高电平还是低电平,正与门的输出端Y都将是低电平,S1处于断开状态。因此,无法通过控制MCU GPIO输出的电平来进入电流输入模式。
可见,在电流输入模式下,若电流异常后,无论MCU GPIO输出的是高电平还是低电平,都不能重新进入电流输入模式。除非将系统重新下电并上电。
针对此,本申请提供了一种信号输入模式控制电路,参见图2所示,控制电路包括:
比较器,所述比较器的同相输入端的输入为第一恒定电压。例如,第一恒定电压为5V。
所述比较器的反相输入端分别与信号输入端和第一电阻R1的第一端连接;所述第一电阻R1的第二端分别与第二电阻R2的第一端和MOS管的漏极连接,所述第二电阻R2的第二端接地。
其中,信号输入端可以为传感器的输出端。
由于不同类型传感器,输出的信号类型不同,可能为电压信号,也可能为电流信号。且,根据不同的使用条件,使用的传感器类型也不同,如在长传输线路下,选择使用输出电流信号的传感器,以避免传输过程中压降影响测量结果的准确性。
因此,本实施例中信号输入端的信号可能为电压信号,也可能为电流信号。
第一电阻R1的阻值为200Ω。第二电阻R2的阻值为47kΩ。
所述比较器的输出端分别与第一三极管Q4的基极、第二三极管Q3的集电极以及所述MOS管的栅极连接。
所述第一三极管Q4的集电极分别与IO引脚以及所述第二三极管Q3的基极连接;所述第一三极管Q4的集电极和所述第二三极管Q3的集电极的输入均为第二恒定电压。
第二恒定电压为7.5V。IO引脚为MCU的一个GPIO引脚。
所述第一三极管Q4的发射极以及所述第二三极管Q3的发射极均接地。
所述MOS管的源极接地。
本实施例提供的信号输入模式控制电路的工作原理为:
MCU确定输入信号为电流信号,则控制GPIO输出低脉冲信号,如低电平持续1ms。
GPIO输出低电平时,第二三极管Q3的基极为低电平,导致第二三极管Q3断开,MOS管的栅极连接第二恒定电压,如7.5V,则MOS管导通。信号输入端输入的电流,流经第一电阻到地。此时系统处于电流输入模式,采集a处的电压值。
例如,输入电流为4-20mA电流,第一电阻为200Ω,则a处的电压值为4V。这样,比较器的反相输入端输入的电压值为4V,小于比较器的正相输入端输入的电压值5V,从而比较器的输出端为高电平,第一三极管Q4的基极为高电平,第一三极管Q4导通。
由于第一三极管Q4的发射极接地,第一三极管Q4的集电极连接第二三极管Q3的基极,因此在第一三极管Q4导通的状态下,第二三极管Q3的基极为低电平,从而维持第二三极管Q3处于断开状态。
基于此,即使GPIO输出的低脉冲消失,也能维持第二三极管Q3处于断开状态。即维持处于电流输入模式。
在GPIO输出低脉冲信号阶段,强制运行在电流输入模式,因此,即使信号输入端的电流异常,系统也维持在电流输入模式。
其中,电流异常指的是在电流输入模式下,测量得到的a处的电压值大于第一恒定电压。以第一电阻为200Ω,第一恒定电压为5V为例,若输入电流大于25mA,则确定电流异常。
但是,当GPIO输出的低电平消失后,电流异常时由于在200Ω上的电压超过5V,比较器的反相输入端输入的电压值超过了同相输入端输入的电压值,所以比较器输出低电平,第一三极管Q4的基极为低电平,致使第一三极管Q4断开。第二三极管Q3的基极为高电平,从而第二三极管Q3导通,MOS管的栅极为低电平,因此MOS管断开。系统退出电流输入模式,进入电压输入模式,保护200Ω电阻和与信号输入端连接的传感器等设备。
此种情况下,在异常电流移除后,想要再次进入电流输入模式,则重新控制GPIO输出低脉冲信号,如低电平持续1ms。GPIO输出低电平时,三极管Q3的基极为低电平,导致三极管Q3断开,MOS管的栅极连接第二恒定电压,如7.5V,则MOS管导通。信号输入端输入的电流,流经第一电阻到地。此时切换至电流输入模式,即通过控制GPIO的输出,即可在电流输入模式下发生电流异常后,重新进入电流输入模式,而无需重新下电上电。
确定电流是否异常的方式为:通过复用GPIO来获取b处的电压,实现监听输入电流是否异常的目的。
其中,在MCU初始化阶段,GPIO配置为高阻态或输出模式。在确定切换至电流输入模式时,控制GPIO为输出模式并输出低脉冲。在输出低脉冲后,将GPIO配置为输入模式,以通过GPIO采集b处的电压,实现监听输入电流是否异常的目的。
通过对b处的电压值进行监控,可以确定b处的电压值符合何种条件时,电流出现异常。
参见图3所示,为信号输入端输入的电流在正常范围内(如4-20mA),b处电压值和MOS管的栅极电压值。实线对应的是b处电压值,虚线对应的是MOS管的栅极电压值。
参见图4所示,为信号输入端输入的电流为异常电流(如大于25mA)时,b处电压值和MOS管的栅极电压值。实线对应的是b处电压值,虚线对应的是MOS管的栅极电压值。
其中,图3和图4均分为三个时间段,第一个时间段为0-1ms,此阶段MCU为初始化阶段,GPIO被配置为高阻态或输入模式;
第二个时间段为1ms-2ms,此阶段GPIO输出低脉冲,并且在2ms之后,GPIO被配置为输入模式。
第三个时间段为6ms之后,GPIO输出持续高电平。
如图4所示,从2-6ms这一时间段内的波形可知,由于电流异常,MOS管的栅极电压为低电平,系统处于电压输入模式,且GPIO采集到的b处的电压值为高电平。
因此,在2ms之后将GPIO配置为输入模式后,且被配置为中断输入后,只要GPIO采集到高电平,则MCU确定电流异常。
在MCU确定电流异常后,如果需要再次进入电流输入模式,则控制GPIO重新输入低脉冲,即可再次进入电流输入模式。
可选地,如果连续控制GPIO重新输出低脉冲信号预设次数后,仍然监控到存在异常电流,则上报故障。
MCU确定输入信号为电压信号,则控制GPIO持续输出高电平。
GPIO输出高电平时,三极管Q3的基极为高电平,导致三极管Q3导通,MOS管的栅极通过三极管Q3接地,则MOS管断开。信号输入端输入的电压,通过第一电阻和第二电阻到地。此时系统处于电压输入模式,采集a处的电压值,得到输入电压值。
参见图5所示,信号输入端输入4V电压,MCU的GPIO口处的电压即b处的电压,与MOS管栅极电压的波形图。可见,在6ms之后控制MCU的GPIO口输出高电平时,MOS管的栅极电压为低电平。从而,只要控制MCU的GPIO口输出高电平,就可以控制系统处于电压输入模式。
通过上述技术方案,本实施例公开的信号输入模式控制电路中,比较器,所述比较器的同相输入端的输入为第一恒定电压;所述比较器的反相输入端分别与外接信号输入端和第一电阻的第一端连接;所述第一电阻的第二端分别与第二电阻的第一端和MOS管的漏极连接,所述第二电阻的第二端接地;所述比较器的输出端分别与第一三极管的基极、第二三极管的集电极以及所述MOS管的栅极连接;所述第一三极管的集电极分别与IO引脚以及所述第二三极管的基极连接;所述第一三极管的集电极和所述第二三极管的集电极的输入均为第二恒定电压;所述第一三极管的发射极以及所述第二三极管的发射极均接地;所述MOS管的源极接地。这样,通过IO引脚输出高电平即可控制进入电压输入模式,通过IO引脚输出低电平即可控制进入电流输入模式。且在IO引脚输出低电平时,即使出现电流异常也能够维持在电流输入模式。即使后续IO引脚输出的低电平消失,出现电流异常后会退出电流输入模式而进入电压输入模式,也能够通过IO引脚再次输出低电平而重新进入电流输入模式。不需要重新上下电就可以在发生电流异常后再次进入电流输入模式。
在图2所示的信号输入模式控制电路的基础上,本申请还提供了另一种信号输入模式控制电路,参见图6所示,还包括:
第三电阻R3和第四电阻R4;
则,所述第一三极管Q4的集电极分别与第二恒定电压、IO引脚以及所述第二三极管Q3的基极连接,包括:
所述第一三极管Q4的集电极分别与第二恒定电压和所述第三电阻R3的第一端连接;
所述第三电阻R3的第二端分别与IO引脚和所述第四电阻R4的第一端连接;
所述第四电阻R4的第二端与所述第二三极管Q3的基极连接。
可选地,还包括:
第五电阻R5和第六电阻R6;
则,所述比较器的输出端分别与第一三极管Q4的基极、第二三极管Q3的集电极以及所述MOS管的栅极连接,包括:
所述比较器的输出端与所述第五电阻R5的第一端连接;
所述第五电阻R5的第二端分别与第一三极管Q4的基极和所述第六电阻R6的第一端连接;
所述第六电阻R6的第二端分别与第二三极管Q3的集电极以及所述MOS管的栅极连接。
可选地,还包括:
第七电阻R7、电容C和第八电阻R8;
则,所述比较器的反相输入端分别与信号输入端和第一电阻R1的第一端连接,包括:
所述比较器的反相输入端分别与所述第七电阻R7的第一端、所述电容C的第一端以及所述第八电阻R8的第一端连接;
所述第八电阻R8的第二端分别与信号输入端和第一电阻R1的第一端连接;
所述第七电阻R7的第二端和所述电容C的第二端均接地。
可选地,还包括:
第九电阻、第十电阻和第十一电阻。
第九电阻R9的第一端与第一恒定电压连接,第九电阻R9的第二端分别与第一三极管Q4的集电极和第三电阻R3的第一端连接。
第十电阻R10的第一端与MCU GPIO引脚连接,第十电阻R10的第二端分别与第三电阻R3的第二端和第四电阻R4的第一端连接。
第十一电阻R11的第一端与第一恒定电压连接,第十一电阻R11的第二端分别与第六电阻R6的第二端,第二三极管Q3的集电极和MOS管的栅极连接。
应用于上述实施例公开的信号输入模式控制电路,本实施例还提供了一种信号输入模式控制方法,参见7所示,该控制方法可以包括以下步骤:
S701、基于外接输入信号,确定信号输入模式;
若确定信号输入模式为电流输入模式,则执行步骤S702。
从信号输入模式控制电路的信号输入端获取外接输入信号,外接输入信号包括电流信号和电压信号。
基于获取到的外接输入信号,确定信号输入模式。
例如,外接输入信号为电流信号,则确定信号输入模式为电流输入模式;外接输入信号为电压信号,则确定信号输入模式为电压输入模式。
S702、控制所述IO引脚输出低脉冲信号。
IO引脚为MCU的GPIO引脚,MCU的GPIO引脚输出低脉冲信号,如低电平持续1ms的信号。
S703、将所述IO引脚设置为输入模式,并通过所述IO引脚获取电压值。
在MCU初始化阶段,GPIO配置为高阻态或输出模式。在确定切换至电流输入模式时,控制GPIO为输出模式并输出低脉冲。在确定GPIO引脚输出的低电平消失后,即GPIO引脚输出的信号由低电平转换为高电平时,将GPIO引脚设置为输入模式,以能够通过IO引脚获取电压值进而基于获取到的电压值确定电流是否异常。
在将GPIO引脚设置为输入模式后,实时获取GPIO引脚处的电压值。
S704、基于所述IO引脚获取到的电压值,确定外接输入信号中的电流是否异常;
若确定外接输入信号中电流异常,则返回执行步骤S702。
若GPIO引脚处的电压值为高电平,则确定外接输入信号中电流异常。
在MCU确定电流异常后,如果需要再次进入电流输入模式,则控制GPIO重新输入低脉冲,即可再次进入电流输入模式。
可选地,在其他的实施例中,参见图8所示,若确定信号输入模式为电压输入模式,则执行步骤S801;
S801、控制所述IO引脚输出高电平信号。
MCU的GPIO输出高电平信号,则控制进入电压输入模式。
可选地,在其他的实施例中,在确定外接输入的电流异常之后,还可以包括以下步骤:
S802、记录外接输入信号中的电流异常的次数;
S803、确定电流异常的次数是否超过预设阈值;
若确定电流异常的次数超过预设阈值,则执行步骤S804;
S804、输出故障提示信息。
如果连续控制GPIO重新输出低脉冲信号预设次数后,仍然监控到存在异常电流,则输出故障提示信息,以提示进行故障处理。
通过上述技术方案,本实施例中基于外接输入信号确定信号输入模式,若确定信号输入模式为电压输入模式,则通过IO引脚输出高电平信号即可控制进入电压输入模式;若确定信号输入模式为电流输入模式,则通过IO引脚输出低脉冲信号即可控制进入电流输入模式。并且通过将所述IO引脚设置为输入模式,可以基于IO引脚监控电压值以确定外接输入信号中的电流是否异常,并在确定电流异常时,能够通过IO引脚再次输出低脉冲信号而重新进入电流输入模式。不需要重新上下电就可以在发生电流异常后再次进入电流输入模式。
对于前述的各方法实施例,为了简单描述,故将其都表述为一系列的动作组合,但是本领域技术人员应该知悉,本发明并不受所描述的动作顺序的限制,因为依据本发明,某些步骤可以采用其他顺序或者同时进行。其次,本领域技术人员也应该知悉,说明书中所描述的实施例均属于优选实施例,所涉及的动作和模块并不一定是本发明所必须的。
需要说明的是,本说明书中的各个实施例均采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似的部分互相参见即可。对于装置类实施例而言,由于其与方法实施例基本相似,所以描述的比较简单,相关之处参见方法实施例的部分说明即可。
最后,还需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明,使本领域技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下,在其它实施例中实现。因此,本发明将不会被限制于本文所示的这些实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
以上所述仅是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。

Claims (8)

1.一种信号输入模式控制电路,其特征在于,包括:
比较器,所述比较器的同相输入端的输入为第一恒定电压;
所述比较器的反相输入端分别与信号输入端和第一电阻的第一端连接;所述第一电阻的第二端分别与第二电阻的第一端和MOS管的漏极连接,所述第二电阻的第二端接地;
所述比较器的输出端分别与第一三极管的基极、第二三极管的集电极以及所述MOS管的栅极连接;
所述第一三极管的集电极分别与IO引脚以及所述第二三极管的基极连接;所述第一三极管的集电极和所述第二三极管的集电极的输入均为第二恒定电压;
所述第一三极管的发射极以及所述第二三极管的发射极均接地;
所述MOS管的源极接地。
2.根据权利要求1所述的控制电路,其特征在于,还包括:
第三电阻和第四电阻;
则,所述第一三极管的集电极分别与第二恒定电压输入端、IO引脚以及所述第二三极管的基极连接,包括:
所述第一三极管的集电极分别与第二恒定电压输入端和所述第三电阻的第一端连接;
所述第三电阻的第二端分别与IO引脚和所述第四电阻的第一端连接;
所述第四电阻的第二端与所述第二三极管的基极连接。
3.根据权利要求2所述的控制电路,其特征在于,还包括:
第五电阻和第六电阻;
则,所述比较器的输出端分别与第一三极管的基极、第二三极管的集电极以及所述MOS管的栅极连接,包括:
所述比较器的输出端与所述第五电阻的第一端连接;
所述第五电阻的第二端分别与第一三极管的基极和所述第六电阻的第一端连接;
所述第六电阻的第二端分别与第二三极管的集电极以及所述MOS管的栅极连接。
4.根据权利要求3所述的控制电路,其特征在于,还包括:
第七电阻、电容和第八电阻;
则,所述比较器的反相输入端分别与信号输入端和第一电阻的第一端连接,包括:
所述比较器的反相输入端分别与所述第七电阻的第一端、所述电容的第一端以及所述第八电阻的第一端连接;
所述第八电阻的第二端分别与信号输入端和所述第一电阻的第一端连接;
所述第七电阻的第二端和所述电容的第二端均接地。
5.根据权利要求4所述的控制电路,其特征在于,还包括:
第九电阻、第十电阻和第十一电阻;
所述第九电阻的第一端与第一恒定电压连接,所述第九电阻的第二端分别与所述第一三极管的集电极和所述第三电阻的第一端连接;
所述第十电阻的第一端与IO引脚连接,所述第十电阻的第二端分别与所述第三电阻的第二端和所述第四电阻的第一端连接;
所述第十一电阻的第一端与第一恒定电压连接,所述第十一电阻的第二端分别与所述第六电阻的第二端,所述第二三极管的集电极和所述MOS管的栅极连接。
6.一种信号输入模式控制方法,其特征在于,包括:
基于外接输入信号,确定信号输入模式;
若确定信号输入模式为电流输入模式,则控制IO引脚输出低脉冲信号,所述IO引脚为MCU的GPIO引脚;
将所述IO引脚设置为输入模式,并通过所述IO引脚获取电压值;
基于所述IO引脚获取到的电压值,确定外接输入信号中的电流是否异常;
若确定外接输入信号中的电流异常,则返回执行控制所述IO引脚输出低脉冲信号的步骤。
7.根据权利要求6所述的控制方法,其特征在于,还包括:
记录外接输入信号中的电流异常的次数;
确定电流异常的次数是否超过预设阈值;
若确定电流异常的次数超过预设阈值,则输出故障提示信息。
8.根据权利要求6或7所述的控制方法,其特征在于,若确定信号输入模式为电压输入模式,则控制所述IO引脚输出高电平信号。
CN202011577656.1A 2020-12-28 2020-12-28 信号输入模式控制电路及方法 Active CN112636740B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011577656.1A CN112636740B (zh) 2020-12-28 2020-12-28 信号输入模式控制电路及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011577656.1A CN112636740B (zh) 2020-12-28 2020-12-28 信号输入模式控制电路及方法

Publications (2)

Publication Number Publication Date
CN112636740A CN112636740A (zh) 2021-04-09
CN112636740B true CN112636740B (zh) 2022-10-28

Family

ID=75326060

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011577656.1A Active CN112636740B (zh) 2020-12-28 2020-12-28 信号输入模式控制电路及方法

Country Status (1)

Country Link
CN (1) CN112636740B (zh)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7773359B2 (en) * 2007-10-23 2010-08-10 Texas Instruments Incorporated Overcurrent protection system and method
US9246383B2 (en) * 2012-10-05 2016-01-26 Linear Technology Corporation System and method for input voltage regulation of switch mode supplies implementing burst mode operation
US9083232B1 (en) * 2014-01-23 2015-07-14 Texas Instruments Incorporated Input offset control
US9641070B2 (en) * 2014-06-11 2017-05-02 Allegro Microsystems, Llc Circuits and techniques for detecting an open pin condition of an integrated circuit
CN108923376B (zh) * 2018-08-22 2024-04-05 中国科学院西安光学精密机械研究所 一种可自恢复的过流关断保护方法及电路
CN110275058A (zh) * 2019-06-20 2019-09-24 华立科技股份有限公司 智能电能表的通信模块过载识别防护电路和方法
CN110350485B (zh) * 2019-07-12 2021-07-30 四川虹美智能科技有限公司 一种电流保护模块、系统及方法
CN110707660A (zh) * 2019-11-14 2020-01-17 深圳市广联智通科技有限公司 负载过流保护电路
CN110825151A (zh) * 2019-11-26 2020-02-21 厦门亿联网络技术股份有限公司 一种基于低压电流采集芯片的High-Side采集模式电路装置

Also Published As

Publication number Publication date
CN112636740A (zh) 2021-04-09

Similar Documents

Publication Publication Date Title
JP4750225B2 (ja) バッテリ電圧監視システム
KR101764735B1 (ko) 누수감지센서의 구동회로
RU2007140236A (ru) Верификация тока контура управления процесса
CN210627166U (zh) 红外触摸屏及其信号增益调节电路
CN109062304B (zh) 一种恒流负载电路和一种电子负载及相关系统
CN204085732U (zh) 温度检测电路
KR101493213B1 (ko) 아날로그 센서의 종류 판별 장치
CN112636740B (zh) 信号输入模式控制电路及方法
US8319600B2 (en) Monitoring system and input device thereof
US8156354B2 (en) Power-saving system and method for computer
EP3062299A1 (en) Apparatus and method for detection and adaption to an end-of-line resistor and for ground fault localization
US8314679B2 (en) Monitoring system and input device thereof
CN103293488A (zh) 电源测试系统
CN108693801A (zh) 监视电路以及半导体装置
US10514307B2 (en) Fault detection apparatus
CN104515902A (zh) 具有高电压警示功能的万用电表
US8283937B2 (en) Monitoring system and input and output device
US8227934B2 (en) Monitoring system and input device thereof
US8283938B2 (en) Monitoring system and input and output device thereof
CN218824634U (zh) 电源检测装置及电源检测设备
CN212567717U (zh) 带rs485输出的智能型温度传感器装置
CN215005795U (zh) 计算机设备供电电源安全监控装置
US8310091B2 (en) Monitoring system and input and output device thereof
CN117590054B (zh) 一种模拟自动电流检测告警保护装置
CN220552951U (zh) 功放电流钳位装置、功放保护系统和集成电路测试板卡

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant