CN104810445B - 一种发光二极管的外延片及其制备方法 - Google Patents

一种发光二极管的外延片及其制备方法 Download PDF

Info

Publication number
CN104810445B
CN104810445B CN201510142431.6A CN201510142431A CN104810445B CN 104810445 B CN104810445 B CN 104810445B CN 201510142431 A CN201510142431 A CN 201510142431A CN 104810445 B CN104810445 B CN 104810445B
Authority
CN
China
Prior art keywords
layer
layers
stress release
gan
release layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510142431.6A
Other languages
English (en)
Other versions
CN104810445A (zh
Inventor
李昱桦
乔楠
韩杰
胡加辉
魏世祯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HC Semitek Suzhou Co Ltd
Original Assignee
HC Semitek Suzhou Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HC Semitek Suzhou Co Ltd filed Critical HC Semitek Suzhou Co Ltd
Priority to CN201510142431.6A priority Critical patent/CN104810445B/zh
Publication of CN104810445A publication Critical patent/CN104810445A/zh
Application granted granted Critical
Publication of CN104810445B publication Critical patent/CN104810445B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了一种发光二极管的外延片及其制备方法,属于发光二极管领域。所述外延片包括衬底、依次生长在衬底上的缓冲层、N型层、应力释放层、多量子阱层和P型层,多量子阱层为超晶格结构,多量子阱层的每个周期包括InyGa1‑yN层和GaN层,0<y<1,应力释放层为周期结构,应力释放层的每个周期包括GaN层、InN层和生长在InN层之上的InxGa1‑xN层,0<x<y。本发明通过在应力释放层的每个周期均使InGaN层生长在InN层之上,在富In的氛围下,InGaN层中In‑N键的形成概率高,In原子可以更容易地掺入到晶格中,形成In组分含量较高的InGaN层。

Description

一种发光二极管的外延片及其制备方法
技术领域
本发明涉及发光二极管领域,特别涉及一种发光二极管的外延片及其制备方法。
背景技术
在发光二极管产业的发展中,宽带隙(Eg>2.3eV)半导体材料GaN发展迅速,被广泛应用于照明、显示屏、信号灯、背光源、玩具等领域。
传统的GaN基发光二极管的外延片包括蓝宝石衬底,在蓝宝石衬底上依次生长的缓冲层、无掺杂的GaN层、N型层、多量子阱层和P型层。其中,多量子阱层为超晶格结构,每个周期包括交替生长的InGaN层和GaN层。由于InGaN与GaN之间存在较大的晶格失配,所以在InGaN层与GaN层异质界面处存在较大的应力,导致很强的压电极化。压电极化又会引起量子限制斯塔克效应,从而使发光二极管的发光效率难以提升。为了减少多量子阱层中由于晶格失配产生的应力,现有技术在N型层和多量子阱层之间增加了一个应力释放层。应力释放层为周期结构,其每个周期包括InGaN层和生长在InGaN层之上的GaN层。
在实现本发明的过程中,发明人发现现有技术至少存在以下问题:
为了让应力释放层的晶格常数更接近多量子阱层,通常会让应力释放层中的InGaN层中的In组分的含量达到一个较高的要求,同时为了保证应力释放层的晶体质量通常会采用较高的生长温度,但是由于In-N键的强度很弱,过高的温度会造成很多In原子从InGaN层的生长表面解吸附而不能掺入到晶格当中,从而造成应力释放层中的InGaN层中的In组分的含量很难达到要求,而采用较低的温度生长时,在表面扩散移动的In原子只有少量被N的悬键俘获以形成In-N键,扩散移动的In原子在InGaN层的表面形成In滴(即从外延片上直接观察到的白点),In滴的形成和长大过程与In原子掺入到晶格是相矛盾的,从而也使应力释放层中的InGaN层中的In组分的含量很难达到一个较高的要求。
发明内容
为了解决现有技术的问题,本发明实施例提供了一种发光二极管的外延片及其制备方法,使应力释放层中的每层InxGa1-xN层均生长在InN层之上,在富In的氛围下,In-N键的形成概率高,In原子可以更容易地掺入到晶格结构中,形成In组分含量较高的InxGa1-xN层,技术方案如下:
一方面,本发明实施例提供了一种发光二极管的外延片,所述外延片包括衬底、依次生长在所述衬底上的缓冲层、N型层、应力释放层、多量子阱层和P型层,所述多量子阱层为超晶格结构,所述多量子阱层的每个周期包括InyGa1-yN层和生长在所述InyGa1-yN层之上的GaN层,0<y<1,所述应力释放层为周期结构,所述应力释放层的每个周期包括GaN层、InN层和生长在所述InN层之上的InxGa1-xN层,0<x<y。
可选地,所述应力释放层的每个周期包括InN层、生长在所述InN层之上的InxGa1- xN层和生长在所述InxGa1-xN层之上的GaN层。
可选地,所述应力释放层的每个周期包括GaN层、生长在所述GaN层之上的InN层和生长在所述InN层之上的InxGa1-xN层。
进一步地,在所述应力释放层的最后一层InxGa1-xN层上生长一层GaN层。
优选地,所述应力释放层的每个周期中的所述InxGa1-xN层与所述GaN层的厚度均大于所述InN层的厚度。
可选地,所述应力释放层中的每层所述InN层的厚度大于0nm,且所述应力释放层中的每层所述InN层的厚度小于或等于2nm,所述应力释放层中的每层所述InxGa1-xN层的厚度范围为1~20nm,所述应力释放层中的每层所述GaN层的厚度范围为1~20nm。
可选地,所述应力释放层的每个周期中的所述InxGa1-xN层的厚度小于所述GaN层的厚度。
可选地,所述应力释放层中的每层所述GaN层有掺杂,掺杂杂质元素为硅或锗,掺杂后的所述应力释放层中的每层所述GaN层的电子浓度范围为1017~1019cm-3
可选地,所述应力释放层的周期数为2~20。
另一方面,本发明实施例还提供了一种发光二极管的外延片的制备方法,所述方法包括:
提供一衬底;
在所述衬底上依次生长缓冲层、N型层、应力释放层、多量子阱层和P型层,所述多量子阱层为超晶格结构,所述多量子阱层的每个周期包括InyGa1-yN层和生长在所述InyGa1- yN层之上的GaN层,0<y<1,所述应力释放层为周期结构,所述应力释放层的每个周期包括GaN层、InN层和生长在所述InN层之上的InxGa1-xN层,0<x<y。
本发明实施例提供的技术方案的有益效果是:
通过将应力释放层采用三个子层的周期性循环生长方式生长,在其每个周期中,均使InxGa1-xN层生长在InN层之上,InN层的存在为InxGa1-xN层生长提供了一个富In的氛围,在InxGa1-xN层的生长过程中容易形成更多的In-N键,In-N键的形成概率高,In原子可以更容易地掺入到晶格中,形成In组分含量较高的InxGa1-xN层。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本发明实施例一提供的一种发光二极管的外延片的结构示意图;
图2是本发明实施例一提供的另一种发光二极管的外延片的结构示意图;
图3是本发明实施例二提供的一种发光二极管的外延片的制备方法流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面将结合附图对本发明实施方式作进一步地详细描述。
实施例一
本发明实施例提供了一种发光二极管的外延片,参见图1和图2,该外延片包括衬底10、生长在衬底上的缓冲层20、N型层30、应力释放层40、多量子阱层50和P型层60,多量子阱层50为超晶格结构,多量子阱层的每个周期可以包括InyGa1-yN层501和生长在InyGa1-yN层501之上的GaN层502,0<y<1,应力释放层40为周期结构,应力释放层40的每个周期包括GaN层401、InN层402和生长在InN层402之上的InxGa1-xN层403,0<x<y。
在本实施例中,应力释放层40的周期数可以为2~20。
在第一种实现方式中,参见图1,应力释放层40的每个周期可以包括InN层402、生长在InN层402之上的InxGa1-xN层403和生长在InxGa1-xN层403之上的GaN层401,即从N型层30一侧开始,应力释放层40中的第一层InN层402可以直接生长在N型层30上。
在第二种实现方式中,应力释放层40的每个周期也可以包括GaN层401、生长在GaN层401之上的InN层402和生长在InN层402之上的InxGa1-xN层403。
在第三种实现方式中,参见图2,还可以在第二种实现方式的基础上,进一步在应力释放层40的最后一层InxGa1-xN层403上生长一层GaN层401。这种生长方式也可以理解为,先在N型层上生长一层GaN层401后再生长应力释放层40,并在应力释放层40中的最后一层InxGa1-xN层403上生长一层GaN层401后,再直接生长多量子阱层50。
容易理解地,第一种和第三种实现方式中,均是在最后一层GaN层401上直接生长多量子阱层50。由于GaN层401的组分比较单纯,生长质量较好,以此为基础生长的多量子阱层会比在InGaN层403上生长的多量子阱层晶体质量更好,从而多量子阱层的内量子效率也会较高。
由于应力释放层40中的InxGa1-xN层403中的In组分的含量很难达到一个较高的要求,本实施例,在生长InxGa1-xN层403之前先预生长一层InN层402,InN层的存在为InxGa1-xN层生长提供了一个富In的氛围(即In原子很充足),在InxGa1-xN层的生长过程中容易形成更多的In-N键,In-N键的形成概率高,In原子可以更好的掺入GaN,形成In组分较高的InGaN层。
具体地,应力释放层40中的InxGa1-xN层402可以采用无掺杂的InGaN材料生长。
容易理解地,因为0<x<y,所以应力释放层40的每个周期中的InxGa1-xN层中的In的含量均低于多量子阱层50的每个周期中的InyGa1-yN层501中的In的含量。具体地,多量子阱层50的每个周期中的InyGa1-yN层501中的In的含量与实际的需求有关,例如在波长各不相同的蓝绿光、红黄光等发光二极管中In的含量各不相同。
具体地,应力释放层40中的每层GaN层401可以掺杂,该掺杂杂质元素可以为硅(Si)或锗(Ge),掺杂后的应力释放层40中的每层GaN层401的电子浓度范围为1017~1019cm-3。在其他实施例中,应力释放层40中的每层GaN层401也可以采用无掺杂的GaN材料生长。一般而言,GaN层401如果掺杂一定杂质元素,其抗静电能力会提高,但是掺杂也会影响到其反向工作电压,并且GaN层掺杂的杂质元素过量时,其抗静电能力反而会降低,且反向工作电压会进一步降低,所以GaN层是否需要掺杂可以结合具体的生长条件进行考虑。
实现时,应力释放层40的每个周期中的InxGa1-xN层403与GaN层401的厚度大于InN层402的厚度。应力释放层40的晶格常数是InN层402、InxGa1-xN层403、GaN层401三个子层晶格常数的平均值,InN层402的晶格常数大于GaN层401的晶格常数,所以InN层402越厚应力释放层40的晶格常数平均值越大,越薄则越小,所以我们可以通过改变InN层的厚度来改变应力释放层的晶格常数使其更接近多量子阱层的晶格常数平均值。此外,InN层402如果过厚的话,晶体质量会变差,并且LED器件的工作电压会升高,所以需要保证应力释放层40的每个周期中的InxGa1-xN层403与GaN层401的厚度大于InN层402的厚度。
具体地,应力释放层40中的每层InN层402的厚度大于0nm,且应力释放层中的每层InN层的厚度小于或等于2nm,应力释放层40中的每层InxGa1-xN层403的厚度可以为1~20nm,应力释放层40中的每层GaN层401的厚度的范围可以为1~20nm。
进一步地,应力释放层40的每个周期中的InxGa1-xN层403的厚度与GaN层401的厚度可以相同,也可以不同。容易理解地,当两者的厚度不同时,可以包括每个周期中的InxGa1-xN层403的厚度小于或者大于GaN层401的厚度。
优选应力释放层40的每个周期中的InxGa1-xN层403的厚度小于GaN层401的厚度的生长方式,因为GaN层401的组分比较简单,生长的晶体质量更好,当GaN层401生长的较厚时,有利于提升LED的抗静电能力。
作为一种举例,当应力释放层40的周期数为6时,每个周期中的InN层402的厚度为0.15nm,InxGa1-xN层403中的In含量可以为0.06,其每层的厚度可以为2nm。每个周期中的GaN层401采用无掺杂的GaN材料生长,其每层的厚度可以为3nm。
实现时,该衬底可以为蓝宝石衬底,也可以是Si衬底或SiC衬底。缓冲层20可以为复合层,可以包括低温缓冲层201和高温无掺杂的GaN层202。该N型层30为GaN层,其包括但不限于Si掺杂,还可以采用其他掺杂,例如Ge。P型层60可以为复合层,其包括P型AlGaN电子阻挡层、P型GaN层和P型GaN接触层。其中,P型层60的掺杂元素包括但不限于镁(Mg)。
本发明实施例通过将应力释放层采用三个子层的周期性循环生长方式生长,在其每个周期中,均使InxGa1-xN层生长在InN层之上,InN层的存在为InxGa1-xN层生长提供了一个富In的氛围,在InxGa1-xN层的生长过程中容易形成更多的In-N键,In-N键的形成概率高,原子可以更容易地掺入到晶格结构中,形成In组分含量较高的InxGa1-xN层,另外,还可以改变InN层的厚度来改变应力释放层的晶格常数使其更接近多量子阱层的晶格常数平均值,更有利于应力释放,从而提高了多量子阱层的晶体质量,进而改善了GaN基发光二极管器件的内量子效率、提升了外延片发光强度。
实施例二
本发明实施例提供了一种发光二极管的外延片的制备方法,参见图3,该方法包括:
步骤301:提供一衬底。
具体地,衬底可以为蓝宝石衬底,也可以为Si衬底和SiC衬底。
该步骤还可以包括清洁衬底的表面。实现时,可以将蓝宝石衬底在MOCVD(Metal-organic Chemical Vapor Deposition金属有机化合物化学气相沉淀)反应腔中加热至1110℃,在氢气(H2)气氛里对蓝宝石衬底进行退火处理8~10分钟,以清洁衬底表面。
步骤302:在衬底上生长低温缓冲层。
具体地,在540℃温度下,在衬底上生长一层厚度约为30nm的GaN层作为低温缓冲层。
步骤303:在低温缓冲层上生长无掺杂的GaN层。
实现时,将温度从540°升至1100℃,在缓冲层上生长一层厚度约为0.5um的无掺杂的GaN。
步骤304:在无掺杂的GaN层上生长N型层。
其中,N型层的生长温度范围可以是1050~1100℃。具体地,在无掺杂的GaN层上生长一层厚度约为1μm的Si掺杂的GaN层。在本实施例中,N型层中总电子浓度的浓度范围大于1019cm-3,且小于等于9×1019cm-3
容易理解地,N型层包括但不限于Si掺杂,还可以采用其他掺杂,例如Ge。
步骤305:在N型层上生长应力释放层。
其中,应力释放层为周期结构,应力释放层的每个周期可以包括GaN层、InN层和生长在InN层之上的InxGa1-xN层,0<x<y,其中,y为多量子阱层的每个周期中的InyGa1-yN层中的In的含量。在一种实现方式中,应力释放层的每个周期可以包括InN层、生长在InN层之上的InxGa1-xN层和生长在InxGa1-xN层之上的GaN层。在另一种实现方式中,应力释放层的每个周期可以包括GaN层、生长在GaN层之上的InN层和生长在InN层之上的InxGa1-xN层,此时,还可以进一步的在应力释放层的最后一层InxGa1-xN层上生长一层GaN层。容易理解地,这两种方式均是在最后一层GaN层上直接生长多量子阱层。
在本实施例中,应力释放层的周期数可以为2~20。
具体地,应力释放层中的InxGa1-xN层可以采用无掺杂的InGaN材料生长。容易理解地,因为0<x<y,所以应力释放层的每个周期中的InxGa1-xN层中的In的含量均低于多量子阱层的每个周期中的InyGa1-yN层中的In的含量。具体地,多量子阱层的每个周期中的InyGa1-yN层中的In的含量与实际的需求有关,例如在波长各不相同的蓝绿光、红黄光等发光二极管中In的含量各不相同。
具体地,应力释放层中的每层GaN层可以掺杂,该掺杂杂质元素可以为硅(Si)或锗(Ge),掺杂后的应力释放层中的每层GaN层的电子浓度范围为1017~1019cm-3。在其他实施例中,应力释放层中的每层GaN层也可以采用无掺杂的GaN材料生长。
在本实施例中,应力释放层每个周期中的InxGa1-xN层与GaN层的厚度均大于InN层的厚度。
实现时,应力释放层中的每层InN层的厚度可以为大于0nm,且应力释放层中的每层InN层的厚度小于或等于2nm,应力释放层中的每层InxGa1-xN层的厚度的范围可以为1~20nm,应力释放层中的每层GaN层的厚度的范围可以为1~20nm。
进一步地,应力释放层的每个周期中的InxGa1-xN层的厚度与GaN层的厚度可以相同,也可以不同。容易理解地,当两者的厚度不同时,可以包括每个周期中的InxGa1-xN层的厚度小于或者大于GaN层的厚度。
优选应力释放层的每个周期中的InxGa1-xN层的厚度小于GaN层的厚度的生长方式,因为GaN层的组分比较简单,生长的晶体质量更好,当GaN层403生长的较厚时,有利于提升LED的抗静电能力。
作为一种举例,当应力释放层的周期数为6时,每个周期中的InN层的厚度为0.15nm,InxGa1-xN层中的In含量可以为0.06,其每层的厚度可以为2nm。每个周期中的GaN层采用少量掺杂的GaN材料生长,其每层的厚度可以为3nm,掺杂后的GaN层的电子浓度为1.8x1018cm-3
步骤306:在应力释放层上生长多量子阱层。
多量子阱层为超晶格结构,该多量子阱层的每个周期可以包括InyGa1-yN层和生长在InyGa1-yN层之上的GaN层,0<y<1。
实现时,可以在应力释放层上生长一层周期数为12的多量子阱层,即在应力释放层的最后一层GaN层上交替生长十二层量子阱层和十二层量子垒层。其中,量子阱层的厚度可以为3nm,可以采用InGaN作为生长材料,其生长温度可以为800℃;量子垒层的厚度可以为11nm,可以采用GaN作为生长材料,生长温度可以为930℃。
步骤307:在多量子阱层上生长P型层。
其中,P型层可以为复合层,其包括P型AlGaN电子阻挡层、P型GaN层和P型GaN接触层。具体地,可以在多量子阱层上生长一层厚度约为200nm的P型层。
在具体实现中,本发明实施例可以采用高纯H2或者N2作为载气,分别采用TEGa或TMGa、TMAl、TMIn和NH3分别作为Ga源、Al源、In源和N源,并可以分别采用SiH4和Cp2Mg作为N型和P型掺杂剂,还可以采用TeESi(四乙基硅)和Si2H6作为Si源,可以采用金属有机化学气相沉积设备或者其他设备完成外延片的生长。
本发明实施例通过将应力释放层采用三个子层的周期性循环生长方式生长,在其每个周期中,均使InxGa1-xN层生长在InN层之上,InN层的存在为InxGa1-xN层生长提供了一个富In的氛围,在InxGa1-xN层的生长过程中容易形成更多的In-N键,In-N键的形成概率高,原子可以更容易地掺入到晶格结构中,形成In组分含量较高的InxGa1-xN层另外,还可以改变InN层的厚度来改变应力释放层的晶格常数使其更接近多量子阱层的晶格常数平均值,更有利于应力释放,从而提高了多量子阱层的晶体质量,进而改善了GaN基发光二极管器件的内量子效率、提升了外延片发光强度。
以上所述仅为本发明的较佳实施例,并不用以限制本发明,凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (10)

1.一种发光二极管的外延片,所述外延片包括衬底、依次生长在所述衬底上的缓冲层、N型层、应力释放层、多量子阱层和P型层,所述多量子阱层为超晶格结构,所述多量子阱层的每个周期包括InyGa1-yN层和生长在所述InyGa1-yN层之上的GaN层,0<y<1,其特征在于,所述应力释放层为周期结构,所述应力释放层的每个周期包括GaN层、InN层和生长在所述InN层之上的InxGa1-xN层,0<x<y。
2.根据权利要求1所述的外延片,其特征在于,所述应力释放层的每个周期包括InN层、生长在所述InN层之上的InxGa1-xN层和生长在所述InxGa1-xN层之上的GaN层。
3.根据权利要求1所述的外延片,其特征在于,所述应力释放层的每个周期包括GaN层、生长在所述GaN层之上的InN层和生长在所述InN层之上的InxGa1-xN层。
4.根据权利要求3所述的外延片,其特征在于,在所述应力释放层的最后一层InxGa1-xN层上生长一层GaN层。
5.根据权利要求1-3任一项所述的外延片,其特征在于,所述应力释放层的每个周期中的所述InxGa1-xN层与所述GaN层的厚度均大于所述InN层的厚度。
6.根据权利要求1-3任一项所述的外延片,其特征在于,所述应力释放层中的每层所述InN层的厚度大于0nm,且所述应力释放层中的每层所述InN层的厚度小于或等于2nm,所述应力释放层中的每层所述InxGa1-xN层的厚度范围为1~20nm,所述应力释放层中的每层所述GaN层的厚度范围为1~20nm。
7.根据权利要求1-3任一项所述的外延片,其特征在于,所述应力释放层的每个周期中的所述InxGa1-xN层的厚度小于所述GaN层的厚度。
8.根据权利要求1-3任一项所述的外延片,其特征在于,所述应力释放层中的每层所述GaN层有掺杂,掺杂杂质元素为硅或锗,掺杂后的所述应力释放层中的每层所述GaN层的电子浓度范围为1017~1019cm-3
9.根据权利要求1-3任一项所述的外延片,其特征在于,所述应力释放层的周期数为2~20。
10.一种发光二极管的外延片的制备方法,所述方法包括:
提供一衬底;
在所述衬底上依次生长缓冲层、N型层、应力释放层、多量子阱层和P型层,所述多量子阱层为超晶格结构,所述多量子阱层的每个周期包括InyGa1-yN层和生长在所述InyGa1-yN层之上的GaN层,0<y<1,其特征在于,所述应力释放层为周期结构,所述应力释放层的每个周期包括GaN层、InN层和生长在所述InN层之上的InxGa1-xN层,0<x<y。
CN201510142431.6A 2015-03-30 2015-03-30 一种发光二极管的外延片及其制备方法 Active CN104810445B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510142431.6A CN104810445B (zh) 2015-03-30 2015-03-30 一种发光二极管的外延片及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510142431.6A CN104810445B (zh) 2015-03-30 2015-03-30 一种发光二极管的外延片及其制备方法

Publications (2)

Publication Number Publication Date
CN104810445A CN104810445A (zh) 2015-07-29
CN104810445B true CN104810445B (zh) 2017-05-24

Family

ID=53695116

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510142431.6A Active CN104810445B (zh) 2015-03-30 2015-03-30 一种发光二极管的外延片及其制备方法

Country Status (1)

Country Link
CN (1) CN104810445B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106057988B (zh) * 2016-06-22 2018-10-30 华灿光电(苏州)有限公司 一种GaN基发光二极管的外延片的制备方法
CN107046087B (zh) * 2017-04-27 2019-06-11 华灿光电(浙江)有限公司 一种发光二极管的外延片及其制备方法
CN107946416B (zh) * 2017-11-29 2019-08-27 湘能华磊光电股份有限公司 一种提高发光效率的led外延生长方法
CN108847435B (zh) * 2018-04-27 2020-04-07 华灿光电(苏州)有限公司 一种发光二极管外延片及其制备方法
CN108878597B (zh) * 2018-05-29 2019-10-08 华灿光电(浙江)有限公司 一种发光二极管外延片及其制造方法
CN110061105B (zh) * 2019-04-10 2020-09-01 江西圆融光电科技有限公司 Led制备方法及led
CN114824003B (zh) * 2022-06-27 2022-09-02 江西兆驰半导体有限公司 一种发光二极管外延片及其制作方法
CN117393671B (zh) * 2023-12-08 2024-03-08 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004179452A (ja) * 2002-11-28 2004-06-24 Shin Etsu Handotai Co Ltd ヘテロエピタキシャルウエーハ
CN1945863A (zh) * 2006-10-11 2007-04-11 中国科学院上海技术物理研究所 一种生长在蓝宝石衬底上的复合缓冲层及制备方法
CN103337573A (zh) * 2013-07-05 2013-10-02 华灿光电股份有限公司 半导体发光二极管的外延片及其制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100270591A1 (en) * 2009-04-27 2010-10-28 University Of Seoul Industry Cooperation Foundation High-electron mobility transistor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004179452A (ja) * 2002-11-28 2004-06-24 Shin Etsu Handotai Co Ltd ヘテロエピタキシャルウエーハ
CN1945863A (zh) * 2006-10-11 2007-04-11 中国科学院上海技术物理研究所 一种生长在蓝宝石衬底上的复合缓冲层及制备方法
CN103337573A (zh) * 2013-07-05 2013-10-02 华灿光电股份有限公司 半导体发光二极管的外延片及其制造方法

Also Published As

Publication number Publication date
CN104810445A (zh) 2015-07-29

Similar Documents

Publication Publication Date Title
CN104810445B (zh) 一种发光二极管的外延片及其制备方法
CN106057988B (zh) 一种GaN基发光二极管的外延片的制备方法
CN106410005B (zh) 一种氮化镓基led外延片及其生长方法
CN104835887B (zh) 一种发光二极管外延片及该外延片的生长方法
CN104362233A (zh) 一种GaN基发光二极管的外延片及其制备方法
CN114759124B (zh) 一种发光二极管外延片及其制备方法
CN108198921B (zh) 一种氮化镓基发光二极管外延片及其制造方法
CN114975704B (zh) 一种led外延片及制备方法
CN103531680A (zh) 一种led外延结构及其制备方法
CN103515495B (zh) 一种GaN基发光二极管芯片的生长方法
CN108091741B (zh) 一种发光二极管外延片的生长方法
CN115458650A (zh) 发光二极管外延片及其制备方法、发光二极管
CN107293619B (zh) 一种发光二极管外延片及其制造方法
CN103996769A (zh) Led外延层结构、生长方法及具有该结构的led芯片
CN108336198A (zh) 一种发光二极管外延片及其制造方法
CN106601882A (zh) 一种发光二极管的外延片及其制造方法
CN108767055A (zh) 一种p型AlGaN外延薄膜及其制备方法和应用
CN104300064B (zh) 一种GaN基发光二极管的外延片及其制备方法
CN106848017B (zh) 一种GaN基发光二极管的外延片及其生长方法
CN116914041A (zh) 提升载流子匹配度的发光二极管外延片及其制备方法
CN105679900A (zh) 一种氮化镓基发光二极管及其制作方法
CN117410402B (zh) 一种发光二极管外延片及其制备方法、Micro-LED芯片
CN109994580A (zh) 发光二极管的外延片及其制作方法
CN105870278B (zh) 一种氮化镓基发光二极管及其制备方法
CN107658374A (zh) 一种发光二极管的外延片及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant