CN104809498A - 一种基于神经形态电路的类脑协处理器 - Google Patents

Abstract

本发明提供一种基于神经形态电路的类脑协处理器，该类脑协处理器包括存储训练特征信息的存储模块、基于阶层结构的神经形态电路的处理模块、分别与处理模块的输入端和输出端连接的编码器和解码器，及分别与存储模块和解码器的输出端连接的比对模块。类脑协处理器的存储模块包括训练特征库和/或可配置训练特征库、处理模块包括固化功能网络模块和/或可配置功能网络模块，具有很好的扩展能力。类脑协处理器采用分布式存储和并行协同处理的方式，特别适于处理非形式化问题和非结构化信息，还可处理形式化问题和结构化信息，大幅度加快计算机在处理类脑计算、人工智能等问题时的速度，降低能耗，极大改善容错能力，减少编程复杂度，提高计算机性能。

Description

一种基于神经形态电路的类脑协处理器

技术领域

本发明涉及一种计算机领域的装置，具体讲涉及一种基于神经形态电路的类脑协处理器。

背景技术

自从上世纪四十年代，冯·诺依曼提出采用二进制和程序存储计算机架构以来，计算机依靠电子技术的不断改进和摩尔定律不断微缩计算机高速发展到今天。依靠顺序执行预定义的代码，通过总线在存储器和处理器间不断调用数据，计算机具有强大的数值处理能力。在此基础上，人们已经开发出各种具有复杂功能的大型软件，广泛用于军事、经济、教育和科研等各个领域，当今世界科技的发展与进步同计算机密不可分。

大数据信息网络和智能移动设备的蓬勃发展，产生了海量非结构化信息，伴生了对这些信息的高效能处理需求的急剧增长。然而，传统冯·诺依曼计算机在处理上述问题时面临两方面的巨大挑战。一方面是其处理器和存储器分离，由于采用总线通信、同步、串行和集中的工作方式，在处理大型复杂问题时不仅能耗高、效率低，而且面向数值计算的特性使其在处理非形式化问题时软件编程复杂度高，甚至无法实现。另一方面，其主要遵循摩尔微缩定律增加密度、降低成本和提高性能，本发明人预计在未来10到15年内微缩将抵达其物理极限，靠物理微缩这一手段难以进一步提高能效，其发展必将受到根本性限制。

因此，2011年国际半导体技术发展指南中指出了解决上述挑战的有效策略之一是借鉴人脑发展类脑计算技术。拥有10¹¹量级的神经元和10¹⁵量级的可塑突触连接，体积仅为2升的人脑具有现有计算机架构无法比拟的并行计算、强鲁棒性、可塑性和容错能力，而其能耗仅为10瓦量级。神经网络由大量神经元构成，虽然单个神经元结构和行为比较简单，但通过一定地学习规则却能呈现出丰富的网络处理功能。这种网络结构不同于传统的计算机处理方式，通过信息的分布式存储和并行协同处理，只需定义基本的学习规则即可模拟出大脑的自适应学习过程，不需明确的编程，处理一些非形式化问题时具有优势。

实现类脑计算技术的方法主要有两种：一种是利用软件算法在现有计算机架构上模拟并行分布式类脑计算神经网络，另一种是用大规模集成模拟、数字或数模混合的电路及软件系统来实现，即神经形态（Neuronmorphic）器件[1-2]。但由于软件算法实现的类脑计算模型执行载体仍是传统计算机，其能耗较之人脑的能源效率优化仍有很大差距。而基于硅技术的由神经形态器件实现的类脑计算神经网络能耗较之目前的软件实现办法有显著改善。因此，目前最有效的方法是基于神经形态电路的类脑计算方案。

微纳加工技术在最近二三十年迅猛发展，新型纳米器件（包括相变器件[3]和阻变器件[4]等）也迅速发展，依靠不同的电阻阻值来区分不同的存储状态。一方面，其读写速度、器件密度、编程电压等各项指标都可以与当今领先的存储技术媲美；且其掉电不丢失，属于非易失性器件，能耗相当低，非常适合作为新一代存储器。另一方面，其电阻状态可通过电信号调制，该特性可以模拟神经网络间连接突触连接权重自适应修改的行为[5-6]。Nature杂志2013年11月06日在特刊中报道了新型纳米器件有望为神经形态器件带来突破[7]。

目前，国际上许多知名企业、研究机构和大学目前已开展类脑计算的相关研究，例如IBM公司[8]、ARM公司[2]、HP公司[9]、瑞士洛桑联邦理工学院[10]、海德堡大学和斯坦福大学等。可见，借助基于神经形态器件的类脑计算来推动信息技术的发展已经成为国际研究的趋势。但类脑计算技术的发展尚处于探索阶段，尚无具体的应用场景，缺乏能够与当今的计算机技术结合的相关应用。

为了克服传统计算机难以解决非形式化问题和/或非结构化信息的弊端，本发明提出了基于神经形态电路的类脑协处理器。

发明内容

本发明的上述目的是通过基于神经形态电路的类脑协处理器的技术方案来实现的。

一种基于神经形态电路的类脑协处理器，所述类脑协处理器包括存储模块、处理模块和数据接口，其改进之处在于：所述处理模块为集存储与处理于一体的具有阶层结构的神经形态电路的处理模块；

所述存储模块为存储训练特征信息的存储模块；

所述类脑协处理器包括：分别与所述基于神经形态电路的处理模块的输入端和输出端连接的编码器和解码器，以及分别与所述存储训练特征信息的存储模块和所述解码器的输出端连接的比对模块。

进一步的，所述存储模块根据指令输出训练特征信息集合；

所述编码器对待处理信息进行选择和分类，将表述待处理信息的信号转换为类神经传输信号，并发送至所述处理模块；

所述处理模块根据所述类神经传输信号输出类脑计算后包含特征信息的类神经传输信号；

所述解码器将所述包含特征信息的类神经传输信号转换为特征信息；

所述比对模块将所述特征信息和所述训练特征信息集合进行对比，输出比对结果。

进一步的，所述处理模块为通过基于阶层结构的神经形态电路接收输入信号，存储和处理信息，完成类脑计算并输出结果的处理模块。

进一步的，所述神经形态电路的阶层结构按硬件结构划分或软件配置划分。

进一步的，所述硬件结构划分为利用不同的物理结构来构造所述神经形态电路的阶层结构。

进一步的，所述软件配置划分为利用不同底层硬件网络配置文件的路由信息来构造所述神经形态电路的阶层结构。

进一步的，所述神经形态电路的层数为1-100层；所述阶层结构的神经形态电路的信号传递是通讯模块实现的。

进一步的，所述阶层结构的神经形态电路的各层结构包括相同和/或不同结构的电路。

进一步的，所述阶层结构的神经形态电路的各层结构包括相同数目和/或不同数目的神经形态器件。

进一步的，所述通讯模块的通讯模式包括逐层传递和隔层传递，间隔为0-98层。

进一步的，所述神经形态电路包括其间通过AER机制通信的神经形态节点。

进一步的，所述神经形态节点包括选择网络路径的片上路由网络及存储并处理信息的片上神经形态网络。

进一步的，所述片上路由网络包括路由信息。

进一步的，所述片上神经形态网络包括神经形态器件。

进一步的，所述神经形态节点内、所述神经形态节点间、所述神经形态电路的层间通过类神经传输信号通信。

进一步的，所述神经形态节点内的神经形态器件产生类神经传输信号，经过片上路由网络添加AER信息，再发送至下一神经形态节点。

进一步的，所述片上路由网络由接收类神经传输信号中的AER信息，通过所述AER信息识别所述片上神经形态网络的目标神经形态器件。

进一步的，所述AER信息包括节点地址和片内神经形态器件地址。

进一步的，所述节点地址标识产生类神经传输信号的类神经元器件所属神经形态节点的位置。

进一步的，所述片内神经形态器件地址标识产生类神经传输信号的神经形态器件在所述神经形态节点的位置。

进一步的，所述片上路由网络接收类神经传输信号，获取所述类神经传输信号中的AER信息，读取路由信息，选择网络路径，通过所述片上路由网络的端点将所述类神经传输信号传送至神经形态节点。

进一步的，所述网络路径包括神经形态节点间的网络路径、片上神经形态网络间的网络路径和神经形态器件间的网络路径。

进一步的，所述神经形态器件包括类树突器件、类神经元胞体器件、类轴突器件和类突触器件。

进一步的，所述类树突器件用于接收所述类轴突器件和/或类神经元胞体器件输出的类神经传输信号，实现所述类神经传输信号的积分。

进一步的，所述类神经元胞体器件用于接收并处理外部输入信号和/或所述类树突器件输出的类神经传输信号。

进一步的，所述类轴突器件为所述类神经元胞体器件的输出通道，将所述类神经元胞体器件发出的类神经传输信号传递给其他神经形态器件。

进一步的，所述类突触器件为所述神经形态器件之间的连接器件，所述类突触器件根据两端类神经传输信号调整自身的连接权重。

进一步的，所述处理模块包括关联模块、扩展模块、固化功能网络模块和/或可配置功能网络模块。

进一步的，所述关联模块为记录处理模块中每个功能网络模块内信号的通讯规则，使固化功能网络模块相互关联组合，实现所述固化功能网络模块的信息关联，共同处理信息的模块。

进一步的，所述扩展模块为将已有功能网络模块配置为组合功能的模块。

进一步的，所述固化功能网络模块包括：声音功能网络模块、静态图像功能网络模块、文本功能网络模块、数值功能网络模块、动态视频功能网络模块和其他功能网络模块，分别用于对声音、静态图片、文本、数值、动态视频和其他输入信号进行类脑计算，输出声音、静态图片、文本、数值和/或动态视频的表述特征信息的类神经传输信号。

进一步的，所述处理模块中每个所述固化功能网络模块内信号通过一定的规则进行通讯，模块之间信号通过一定的规则进行通讯，实现所述处理模块的信息转换。

进一步的，所述存储模块包括用于存储训练特征信息的训练特征库和/或可配置训练特征库。

进一步的，所述存储模块根据接收的计算指令确定所述训练特征库，输出训练特征信息集合。

进一步的，所述训练特征库包括分别存储声音、静态图片、文本、数值和动态视频的相关训练特征信息的声音特征存储库、静态图像特征存储库、文本特征存储库、数值特征存储库、动态视频特征存储库和/或其他可配置功能存储库。

进一步的，所述声音特征存储库、所述静态图像特征存储库、所述文本特征存储库、所述数值特征存储库、所述动态视频特征存储模块相互关联。

进一步的，所述数据接口包括与数据总线交互的信息交换接口、其他相同结构和/或不同结构的类脑协处理器连接的扩展接口、智能传感输入接口和智能控制输出接口。

进一步的，根据底层硬件网络配置文件，通过训练将所述可配置功能网络模块转换成所述固化功能网络模块，可配置特征存储库提取训练产生的类神经传输信号的特征信息，存储所述特征信息形成训练特征库。

进一步的，所述训练特征库与所述固化功能网络模块通过计算指令关联。

进一步的，所述底层硬件网络配置文件包括路由信息、神经形态节点间的通讯协议、神经形态节点中的片上路由网络的通讯协议、神经形态节点中的神经形态器件中的器件信息、神经形态器件输入输出接口的封装信息。

进一步的，所述器件信息包括类神经元胞体器件模型和参数、类突触器件模型和参数、类树突器件的模型和参数、类轴突器件的模型和参数。

进一步的，所述存储模块和所述比对模块为内嵌式或外接式的模块。

进一步的，所述存储模块与所述处理模块协同计算机完成类脑计算。

进一步的，所述类脑协处理器用于处理所述非形式化问题和/或形式化问题，非结构化信息和/或结构化信息。

与现有技术相比，本发明的有益效果在于：

1、本发明的技术方案中的基于神经形态电路的类脑协处理器采用并行计算和分布式存储，大大提高了工作效率；

由于该协处理器是基于神经形态电路实现并行协同处理和分布式存储的，所以当电路中的某一器件出现故障时，协处理器仍可完成处理和存储，具有现有技术中无法比拟的强大的容错能力；

又由于该类脑协处理器是通过神经形态电路的分层结构来逐级处理的，所以实现非形式化问题和/或非结构化信息的处理较之现有技术的效率要高。

2、本发明提供的类脑协处理器是基于神经形态电路的，电路中的类突触器件是通过类神经传输信号调整自身的连接权重实现自适应性，快速完成类脑计算，适于处理非形式化问题和/或非结构化信息。

3、本发明提供的技术方案中的神经形态电路是按一定的连接规则将简单的基础器件连接起来，最终实现自适应，大大简化了编程，整个处理过程只需定义简单的计算规则和通讯规则。

4、本发明提供的技术方案中的基于神经形态电路的类脑协处理器，将存储和处理集成到一起，与依靠总线传输数据的存储与计算分离的传统计算机结构相比，一方面大大提高了速度，另一方面显著降低了能耗。

5、本发明提供的技术方案中的基于神经形态电路的类脑协处理器，将神经形态网络硬件化并利用硬件处理的高速性，从而大大提高了系统的处理速度；

由于提供的神经形态电路既可以采用传统的硅晶体管器件；也可以采用新型纳米器件（包括相变器件、阻变器件、自旋电子学器件、单电子器件等），进一步获得高密度和低能耗处理的技术效果。

6、本发明的类脑协处理器中各种固化网络和与之对应的各种特征库相互关联，获得了在复杂环境下对复杂对象的处理的技术效果。

7、本发明提供的类脑协处理器的技术方案中，可配置功能网络可通过训练转化为具有各种功能的固化功能网络，可以存储对应的特征信息集合，整个系统具有较好的扩展进化能力。

8、本发明提供的类脑协处理器包括扩展接口，可连接多个相同结构或不同结构的类脑协处理器，提高计算机系统的处理能力。

9、本发明提供的神经形态电路的技术方案中，该电路通过将简单的基础器件按一定的规则连接，最终实现自适应，特别适合发展自学习的技术。

10、本发明提供的类脑协处理器可以与传统计算机系统、自主机器人、人工智能等设备结合，采用分布式存储和并行协同处理的方式，解决现有技术难以解决的非形式化问题和非结构化信息，降低能耗，减少编程复杂度，从而提高设备处理性能。

附图说明

图1为类脑协处理器的结构框图；

图2为应用类脑协处理器的计算机系统框图；

图3为阶层结构的神经形态电路示意图；

图4为阶层结构的神经形态电路的配置流程图；

图5为阶层结构的神经形态电路树形结构图；

图6为阶层结构的神经形态电路方块结构图；

图7为阶层结构的神经形态电路硬件结构图；

图8为片上路由网络、神经网络网络、神经网络器件连接示意图；

图9为神经形态节点连接示意图；

图10为AER地址构成示意图；

图11为神经形态电路的节点间采用AER机制通信的示意图；

图12为神经形态器件基本结构示意图；

图13为类脑协处理器的协处理器流程图；

图14为信号转换流程图；

图15为类脑协处理器的详细结构示意图；

图16为训练特征库的训练流程图；

图17为训练特征库和固化功能网络模块关联图；

图18为训练特征库与固化功能网络模块关系示意图；

图19为类脑协处理器的存储模块/处理模块的功能模块；

图20为类脑协处理器的功能模块关联图；

图21为类脑协处理器的初始化流程图；

图22为两层神经形态电路的信号处理关系图。

具体实施方式

下面结合附图对本发明的具体实施方式做进一步的详细说明。

如图1所示，图1为类脑协处理器的结构框图；本实施例中，提供的一种类脑协处理器包括存储模块、处理模块和数据接口，该处理模块为集存储与处理于一体的具有阶层结构的神经形态电路的处理模块；该存储模块为存储训练特征信息的存储模块；该类脑协处理器还包括解码器、编码器和对比模块；编码器和解码器分别与处理模块的输入端和输出端连接，比对模块与存储模块和解码器的输出端连接。

数据接口包括与数据总线交互的信息交换接口、与其他相同结构和/或不同结构的类脑协处理器连接的扩展接口、智能传感输入接口和智能控制输出接口。

该类脑协处理器可以通过数据接口与计算机系统的数据总线连接，与计算机系统的处理器和存储器共同处理非形式化问题和/或形式化问题，非结构化信息和/或结构化信息。

该类脑协处理器还可以应用于机器人等设备，与智能传感器等设备连接。

为提高类脑协处理器的处理能力，类脑协处理器可通过扩展接口与其他相同结构和/或不同结构的类脑协处理器连接，从而扩展相应功能，提高处理能力。

该类脑协处理器的存储模块和比对模块为内嵌式或外接式的模块。内嵌式表示存储模块和比对模块可设置在所述类脑协处理器中，外接式表示存储模块和比对模块可位于类脑协处理器以外，通过总线进行通信。

如图2所示，图2为应用类脑协处理器的计算机系统框图；该计算机系统包括传统计算机的处理器和存储器，存储器和处理器分别连接数据总线（BUS）；类脑协处理器通过数据接口与数据总线连接，从而可与传统计算机的处理器和存储器协同工作。

类脑协处理器是一种用于解决传统计算机的处理器和存储器难以解决的非形式化问题的协处理器。

传统处理器和存储器用于解决形式化问题和/或结构化信息，类脑协处理器用于解决传统处理器和存储器难以解决的非形式化问题和/或非形式化问题。

传统处理器和存储器依赖于二进制，处理的所有实际问题不仅必须先转化为数学模型，而且需要明确的编程过程，用于解决形式化问题和/或结构化信息，而处理非形式化问题和/或非结构化信息比较困难。

将能在需解决的问题分为形式化问题和非形式化问题。

其中，通过数值算法建模描述的问题属于形式化问题，运用编程手段可清楚地判断出可以使用哪种算法最合理的解决。

非形式化问题具体指算法中的参数或函数与输入数据没有明显关系的问题，例如模式识别、聚类或自学习、特征提取、关联存储和应急决策等问题。

相应的，非结构化信息指信息的结构形式相对不固定，通常是各种格式的文件。非结构化信息相对结构化信息而言的，从宏观上看也是结构化信息的一种形式，诸如电子文档、电子邮件、网页、视频文件、多媒体等。

结构化信息是可以数字化的数据信息，其各组成部分间具有明确的层次关系，可以方便地通过计算机和数据库技术进行管理。无法完全数字化的信息称为非结构化信息，如文档文件、图片、图纸资料、缩微胶片等。这些资源中拥有大量的有价值的信息。这类非结构化信息正以成倍的速度增长。

类脑协处理器用于完成对非形式化问题和/或非结构化信息的类脑计算。

类脑计算是指一种借鉴生物大脑处理信息的过程，用来解决复杂环境下海量非结构化信息和非形式化问题的方法，可以大幅度减少编程量、提高系统容错能力以及降低能耗。

类脑计算与人类认识客观事物、获得知识的处理过程相似，包括记忆、学习、语言、思维和问题解决等过程。人脑接受外界输入的信息，经过大脑的加工处理，转换成内在的心理活动，再进而支配人的行为，是信息加工过程。

传统的计算技术是定量的，并着重于精度和序列等级，需要通过明确的程序来解决形式化问题；而类脑计算则试图解决生物系统中不精确、不确定和部分真实的问题，而上述生物系统中不精确、不确定和部分真实的问题就是一种非形式化问题。

如图3所示，图3为阶层结构的神经形态电路示意图；

类脑协处理器是一种模拟人类大脑的阶层结构的神经形态电路的硬件协处理器，其采用分布式存储和并行协同处理的方式，处理非形式化问题和/或非结构化信息。

神经形态是指模拟生物神经元胞体、轴突、树突和和突触等神经系统的属性，具有类似神经系统结构特征属性。

神经形态电路是指通过模拟生物神经元的属性，能够模拟大脑处理信息过程的电路，此电路能够与传感元器件相结合，形成复杂的能同周围环境交互的互动系统。

神经形态电路为阶层结构的电路，按硬件结构划分或软件配置划分。

硬件结构划分是指，利用不同的物理结构来构造神经形态电路的阶层结构。

软件配置划分是指，利用不同底层硬件网络配置文件的路由信息来构造神经形态电路的阶层结构。

阶层结构的神经形态电路的各层结构包括相同和/不同结构的电路。阶层结构的神经形态电路的各层结构包括相同数目和/不同数目的神经形态器件。

本实施例中，神经形态电路的层数为1-100层；阶层结构的神经形态电路的信号传递是通讯模块实现的。通讯模块的通讯模式包括逐层传递和隔层传递，间隔为0-98层。

所述神经形态电路之间的信号通讯分为层间通讯和层内通讯，神经形态电路的类神经形态器件相互通信。

类脑协处理器的处理模块为基于阶层结构的神经形态电路的处理模块；类脑协处理器的存储模块可以为基于神经形态电路的神经形态存储器，也可是普通存储器、纳米非易失存储器、混合存储器等。上述存储器通过通信接口通信。

如图4所示，图4为阶层结构的神经形态电路的配置流程图；具有阶层结构的神经形态电路的配置为：根据底层仿真网络配置文件，将可配置功能网络块配置为具有用户设计功能的固化功能仿真网络。

其中，通过神经形态电路设计界面对用户设计的电路的阶层结构进行描述，产生具有阶层结构的神经形态电路描述文件。

神经形态电路描述文件包括：神经形态节点间的路由通讯协议，神经形态节点中的片上路由网络的通讯协议，神经形态器件输入输出接口的封装信息，神经形态节点中的神经形态器件中的器件信息等；

上述神经形态节点中的神经形态器件中的器件信息包括类神经元胞体器件模型和参数（如阈值等）、类突触器件模型和参数（如权重等）、类树突器件的模型和参数、类轴突器件的模型和参数等。

对神经形态电路描述文件进行处理，产生底层仿真网络配置文件和底层硬件网络配置文件。

本实施例中，仿真的含义并非是通过硬件实现，而是在计算机上通过软件形式实现硬件上的功能，软件上每一个模块和硬件上的模块一一对应。

因此，上述底层仿真网络配置文件为：用于计算机上进行神经形态电路功能仿真的描述配置文件。

底层仿真网络配置文件与底层硬件网络配置文件表达含义相同，但底层仿真网络配置文件从功能网络方面描述神经形态电路的组成。

底层硬件网络配置文件从具体使用硬件角度描述神经形态电路的组成；包括具体的神经形态器件的参数。神经形态器件的参数具体可包括类神经元胞体器件的阈值，类突触器件的权重等。

可配置网络模块从数据总线接收编译器产生的底层硬件网络配置文件，经过配置，转化为具有用户设计功能的固化功能网络模块。

硬件中每一个神经形态器件都有一个数学模型，将其输入、输出、处理功能也定义成对应的四个基本类：类神经元胞体器件、类突触器件、类树突器件、类轴突器件，即为4个最基本的电路元器件，将上述基本的神经形态器件互相连接组成最小的神经形态节点，神经形态节点相互连接形成基本功能网络，将神经形态节点内和神经形态节点间的通信协议规定为与硬件实现的通信协议一致，从而硬件类脑协处理器实现相应的功能。

类脑协处理器会根据底层硬件网络配置文件，将每个节点中的片上路由网络配置成对应的连接，生成对应的路由信息，并将每个神经形态节点中类神经元胞体器件的参数（模型、阈值等）和类突触器件的权重信息设置成配置文件中描述的值。

上述路由信息包括神经形态节点间的网络路径、片上神经形态网络间的网络路径和神经形态器件间的网络路径。

如图5所示，图5为阶层结构的神经形态电路树形结构图；类脑协处理器的硬件神经网络网络并不具备阶层结构，需要顶层设计界面经过封装后才能具备阶层结构，才能利于模块化设计。图中单向箭头表示层间类神经传输信号流动，即模块间的层间调用关系；双向箭头表示层内的类神经传输信号流动。

该树形阶层结构包括3层，A模块为顶层模块，B1和B2为A的子模块，B1和B2间可以通过层内的类神经传输信号进行通信；C1和C2为B1的子模块，C1和C2间可以通过层内的类神经传输信号通信；C3和C4为B2的子模块，C3和C4间可以通过层内的类神经传输信号通信。

如图6所示，图6为阶层结构的神经形态电路方块结构图；类脑协处理器的硬件神经网络并不具备阶层结构，需要顶层设计界面经过封装后才能具备阶层结构，才能利于模块化设计，双向箭头表示层内的类神经传输信号流动。

根据该方块结构图可以看出，该神经形态电路的为3层结构的电路，A模块为顶层模块，B1和B2为A的子模块，B1和B2间可以通过层内的类神经传输信号进行通信；C1和C2为B1的子模块，C1和C2间可以通过层内的类神经传输信号通信；C3和C4为B2的子模块，C3和C4间可以通过层内的类神经传输信号通信。

上述模块化设计指通过类封装的语言形式，将最小的功能网络封装为基本模块，再通过组合的方式，设计功能更丰富的上层模块。

如图7所示，图7为阶层结构的神经形态电路硬件结构图；阶层网络树形图和阶层网络方块图，在顶层设计界面经过封装后其阶层结构通过软件模块设计体现。

配置过程中，经过用户需求经编译产生底层硬件网络配置文件。底层硬件网络配置文件中将去掉其层间的调用关系，转换为硬件模块的连接关系，不再具有阶层结构，即不再具有调用关系。

对应的硬件连接图如图5所示，最终的连接通过底层的子模块C1、C2、C3和C4实现，其连接关系可能为这4个子模块的任意连接，从该图中可以看出，经过编译后的硬件网络并不具有直接的阶层关系。

结合图5、图6、图7：

比如，硬件加工出来C1、C2、C3、C4四个神经形态节点，每个神经形态节点的片上神经形态网络均相同，不具备任何功能，更不具备任何阶层结构。

用户通过设计神经形态电路的连接结构和参数配置，产生底层硬件网络配置文件，根据底层硬件网络配置文件将硬件配置为具有不同连接网络、不同参数、不同功能的功能网络，从而形成了阶层结构，其阶层结构如图5、6所示，顶层模块可逐层调用子模块。以上内容可体现了可配置网络块和固化功能网络的关系，通过底层硬件网络配置文件将可配置网络块配置形成固化功能网络模块。

从而，可以按硬件结构划分或软件配置划分所述阶层结构电路；硬件结构划分为利用不同的物理结构来构造所述神经形态电路的阶层结构。软件配置划分为利用不同底层硬件网络配置文件的路由信息来构造所述神经形态电路的阶层结构。

硬件是指具体通过硬件连接划分每一层，实现模块化的阶层结构；而通讯是指在硬件上并没有严格的区别，而是通过一定的软件配置或者信号联系方式实现阶层结构的划分。

硬件划分就是不同阶层结构的神经形态节点在硬件位置和连接结构上就有不同，可以为神经形态节点中的神经形态器件个数，连接方式不同；

而通讯划分是指每个神经形态节点的硬件结构都相同，没有区别，是通过前面所述的底层硬件网络配置文件来配置其阶层结构关系的；即包括相同个数的神经形态器件，连接方式也相同，但是其片上路由网络不同，神经形态器件中类神经元胞体器件模型、类突触器件的模型、类轴突器件的模型、类树突器件的模型、类神经元胞体器件的阈值、类突触器件权重不同。

如图8所示，图8为片上路由网络、神经网络网络、神经网络器件连接示意图；

神经形态电路包括N个相互连接的神经形态节点，及记录神经形态节点间传输关系的路由表。神经形态节点包括相连的片上路由网络和神经网络器件。

神经形态节点包括选择网络路径的片上路由网络及存储并处理信息的神经形态器件。

片上路由网络接收类神经传输信号，获取所述类神经传输信号中的路由信息，选择相应的网络路径，将所述类神经传输信号传送至所述神经形态器件。

网络路径包括片上神经形态网络间的网络路径、神经形态节点间的网络路径和神经形态器件间的网络路径。

如图9所示，图9为神经形态节点连接示意图；该类脑协处理器的处理模块为集存储与处理于一体的具有阶层结构的神经形态电路的模块，由硬件神经形态电路构成，通过连接许多最小单位的神经形态节点构建。

图中的每一个字母区域代表一个神经形态节点，该神经形态节点包括一个片上路由网络和一个片上神经形态网络。

每个片上神经形态网络再包括若干神经形态器件。神经形态器件包括类树突器件、类神经元胞体器件、类轴突器件和类突触器件。

神经形态器件的类神经元胞体器件采用数模混合的新型类神经元胞体器件，比如采用CMOS电路，可实现多种神经元计算模型；类突触器件采用由高密度、高速度和低能耗的忆阻器件构建的新型类突触器件，其速度、密度和功耗等性能都优于目前的类突触器件。为了充分利用连接效率，每个芯片可与相邻6个芯片连接，可扩展成庞大的网络结构。

类神经元胞体器件可由如DSP、FPGA、ARM等的数字器件实现，可以是模拟的晶体管网络，也可以是两者结合的数模混合电路。

类突触器件可以为如SRAM/SDRAM/晶体管等的传统的存储器，也可以是纳米阻变型器件，如相变器件、阻变器件等。

图9中，神经形态节点包括片上路由网络和片上神经形态网络，片上神经形态网络包括若干个神经形态器件，神经形态器件包括类神经元胞体器件、类突触器件、类轴突器件和类树突器件，通过类神经元胞体器件、类突触器件进行处理，通过神经形态器件中的类树突器件和类轴突器件传输类神经传输信号。

片上路由网络若为FPGA器件的话，接收类神经传输信号后需将类神经传输信号转换为二进制信号；片上路由网络若为基于神经形态电路的路由器件，则直接通过类神经传输信号进行通信。

如图10所示，图10为AER地址构成示意图；庞大的类脑神经网络节点间的通信采用AER（Address Event Representation）机制。

片上路由网络包括路由信息；片上神经形态网络包括神经形态器件。

路由信息包括网络路径，网络路径具体包括神经形态节点间的网络路径、片上神经形态网络间的网络路径和神经形态器件间的网络路径。

每个神经形态节点的片上路由网络由接收类神经传输信号，通过其附加的AER信息识别其目标神经形态器件位置，该目标神经形态器件表示查收类神经传输信号的起始神经形态器件，通过其AER信息，读取片上路由网络的网络信息，进行信号传递。

神经形态节点内的神经形态器件产生类神经传输信号，经过片上路由网络添加AER地址信息，再发送至下一神经形态节点。

每个AER信息的地址包括节点地址和片内神经网络器件地址。

节点地址标识产生该类神经传输信号的类神经元器件所属神经形态节点的位置；

片内神经网络器件地址标识产生该类神经传输信号的神经形态器件在神经形态节点上的位置。

AER机制通信依靠片上路由网络完成，片上路由网络接收输入类神经传输信号，根据附带的AER地址信息，判断该信息类神经传输信号是否需要送至当前神经形态节点，若不需要送至当前神经形态节点，则根据路由信息，将其送至下一节点；若该类神经传输信号需要送至当前节点，则将类神经传输信号送至类脑神经网络基本单元。

如图11所示，图11为神经形态电路的节点间采用AER机制通信的示意图；若节点A发出的类神经传输信号需要发送至神经形态节点F，则其过程如下：

（1）神经形态节点A发出类神经传输信号，经过神经形态节点A的片上路由网络添加AER信息（A，3），其中A代表产生该类神经传输信号的神经形态器件属于节点A，3代表该类神经传输信号从上一神经形态节点的3端点送出；

（2）神经形态节点C的6端点接收该类神经传输信号后，根据其附带的AER信息，查询路由表发现，该类神经传输信号不需要送至当前神经形态节点，且从端口2将其送出；

（3）神经形态节点F的5端点接收该类神经传输信号后，根据其附带的AER信息，查询路由表发现，该类神经传输信号需要送至当前神经形态节点，则将其送至本神经形态节点的神经形态器件。

神经形态节点A发出的类神经传输信号经过神经形态节点D发送至神经形态节点G的过程与此类似。

上述片上路由网络可以为FPGA等传统器件，也可以为基于神经形态器件的路由器件，若为传统器件时，上述端点为片上路由网络的输入、输出接口，若为路由器件时，上述端点为类轴突器件或类树突器件。

如图12所示，图12为神经形态器件基本结构示意图；

神经形态器件相当于神经元，神经形态器件包括类树突器件、类神经元胞体器件、类轴突器件和类突触器件。

类树突器件为能够实现类似生物大脑树突功能的电子元器件，用于接收所述类轴突器件和/或类神经元胞体器件输出的类神经传输信号，实现所述类神经传输信号的积分。

类神经元胞体器件为能够实现类似生物大脑神经元胞体功能的电子元器件，用于接收并处理外部输入信号和/或所述类树突器件输出的类神经传输信号。

类轴突器件为能够实现类似生物大脑轴突功能的电子元器件，为所述类神经元胞体器件的输出通道，将所述类神经元胞体器件发出的类神经传输信号传递给其他神经形态器件。

类突触器件为能够实现类似生物大脑突触功能的电子元器件，为所述神经形态器件之间的连接器件，所述类突触器件根据两端类神经传输信号调整自身的连接权重。

类神经元胞体器件可以通过CMOS电路实现。

类轴突器件和类树突器件可以通过硅电路实现。

类突触器件可以通过阻变型器件实现。

类神经传输信号为类似大脑神经系统处理信息过程中产生的包含信息特征的尖峰信号或电化学变化信号等信号。

类脑协处理器的处理过程通过神经形态电路实现，涉及的编程包括类神经元胞体器件的阈值设定，类突触器件的连接权重的自适应调整，类神经元胞体器件产生的类神经传输信号的含义等，通过上述手段减少编程复杂度，降低能耗，大幅提升计算机在处理类脑计算、人工智能等问题时的速度。而当其中某个神经形态器件出现故障时，并不影响其整体的处理能力，从而具有高容错能力。

类脑协处理器的处理过程完全通过神经形态电路完成，神经形态电路包括N（N≥1个）个神经形态器件，神经形态器件之间连接形成各种神经形态电路，诸多功能的神经形态电路构成类脑协处理器，实现对从外部输入设备传至类脑协处理器的信息的处理。

如图13所示，图13为类脑协处理器的协处理器流程图；

类脑协处理器中，存储模块根据指令输出训练特征信息集合；编码器对待处理信息进行选择和分析，将表述待处理信息的信号转换为类神经传输信号，并发送至所述处理模块；处理模块根据所述类神经传输信号输出类脑计算后包含特征信息的类神经传输信号；解码器将所述包含特征信息的类神经传输信号转换为特征信息；比对模块将所述特征信息和所述训练特征信息集合进行对比，输出比对结果。

上述过程中的信号转换过程如图14所示，编码器将输入信息转换为类神经传输信号，经神经形态电路处理后获得表征特征信息的类神经传输信号，表征特征信息的类神经传输信号经编码器转换后获得特征信息。

如图15所示，图15为类脑协处理器的详细结构示意图；存储模块为存储训练特征信息的存储模块。存储模块包括训练特征库和/或可配置训练特征库。

训练特征库用于存储众多训练特征信息。存储模块接收计算指令，根据接收的指令选择一个或多个训练特征库，输出训练特征库中训练特征信息集合。其中，训练特征信息表示一种存储模块中存储的，根据输入信号获得的明显特征的信息。训练特征信息集合为从存储模块中获得的明显的特征信息的集合。

上述特征信息是指可以描述和识别输入信息的特征的信息。

训练是指当一个全新的输入信息进入基于神经形态电路的类脑协处理器中，类突触器件根据一定的调整规则反复不断地调整自身权重，输出一个有规律的信号，该信号用于表示有规律的训练特征信息，不同种类的训练特征信息代表不同种类的输入信息，这些信息共同组成训练特征信息集合。

训练特征信息集合为通过接收的计算指令确定存储模块的特征存储库，获取训练特征信息，输出训练特征信息。

例如，当类脑处理器接收的信号关于一张图片，存储模块中获得关于该图片的计算指令，确定静态图片特征存储库，获得与该图片相关的训练特征信息，输出训练特征信息集合，将其输出，发送至比对模块。

编码器用于将发送至类脑协处理器中的待处理信息进行选择和分类，确定处理模块中处理上述待处理信息中的功能网络模块，并将表述待处理信息的信号转换为类神经传输信号，最后发送至处理模块。

如编码器接收传统计算机的待处理信息，对该待处理信息进行处理和分析，确定需将该待处理信息发送至处理模块中的具体某个或某几个功能网络模块，并将表述待处理信息的二进制数字信号转换为类脑协处理器接收的类神经传输信号，最终，将转换后的类神经传输信号发送至处理模块对应的功能网络模块。

处理模块接收的类神经传输信号，对接收的类神经传输信号进行类脑计算，输出和/或存储类脑计算后包含特征信息的类神经传输信号。

解码器用于将处理模块输出的类神经传输信号转换为特征信息并输出。

比对模块接收处理模块输出的特征信息和存储模块输出的训练特征信息集合，对上述特征信息和训练特征信息集合进行对比，输出比对结果。

如图16所示，图16为训练特征库的训练流程图；

类脑协处理器由训练将可配置功能网络块训练形成固化功能网络模块和特征存储库。

训练包括以下步骤：

（1）输入信号经过编码器，转换输入神经形态电路的类神经传输信号；

（2）可配置功能网络模块从数据总线接收编译器产生的底层硬件网络配置文件，经过配置，转化为具有用户设计功能的固化功能网络模块，同时从编码器接收特定的类神经传输信号，完成特征提取，产生并输出表征特征信息的类神经传输信号；

（3）输出类神经传输信号经过解码器，转换为输出文件；

（4）比对器接收输出文件并判断其是否符合需求，若符合需求，则保留经过训练后的固化功能网络（该固化功能网络训练前是可配置功能网络，通过训练完成了转换），并将该输出特征存入存储模块的训练特征库，否则放弃本次训练过程。

上述底层硬件网络配置文件为用户设计具有特定功能的阶层结构的神经形态电路的描述文件。

通过软件编程语言进行封装，实现功能的模块化的神经形态电路设计界面对用户设计的阶层网络进行结构描述，产生具有阶层结构的神经形态电路描述文件。

本实施例中，可将神经形态器件的类神经元胞体器件、类突触器件、类树突器件、类轴突器件封装为四种最基本类，通过一定地连接构成神经形态节点类，再将许多神经形态节点类组合成神经形态电路，形成具有一定功能的功能网络模块，许多子功能网络模块又可以组合扩展为功能更为丰富的其他功能网络模块类。

当基于神经形态电路的处理模块工作时，通过一层层调用各子类实现类脑计算。

底层硬件网络配置信息包括路由信息、神经形态节点间的通讯协议、神经形态节点中的片上路由网络的通讯协议、神经形态节点中的神经形态器件中的器件信息、神经形态器件输入输出接口的封装信息等。

器件信息具体包括类神经元胞体器件模型和参数、类突触器件模型和参数、类树突器件的模型和参数、类轴突器件的模型和参数等。

每次训练获得两个相对应的模块，一个是用户设计的固化功能网络模块，属于处理模块；一个是存储待处理信息集经过该网络处理后输出的训练特征库，属于存储模块。

如图17所示，图17为训练特征库和固化功能网络模块关联图；

训练过后，对于符合需求的训练，在本次训练前的可配置网络模块转化为了具有用户设计功能的固化功能网络模块，丰富了处理模块。

本次训练的待处理信息经过固化功能网络模块的输出特征，存储到类脑协处理器的存储模块中，丰富了存储模块。

由上，经过训练，类脑协处理器中存储模块和处理模块都可以不断丰富，在顶层模块具备了学习的能力，可以不断丰富自身的功能

经过训练，存储模块和处理模块都得到了扩充，并且训练过程中某次训练的训练特征库及对应的固化功能网络模块相互对应，即，经过训练方法将处理模块中的可配置功能网络块训练形成处理模块中的固化功能网络模块，及存储模块中也存储了特定待处理输入信息集经过该固化功能网络对应的输出特征库。

上述对应关系需要通过一定的通讯机制（即网络ID）保证用户使用类脑协处理器时得到正确的结果。

如图18所示，图18为训练特征库与固化功能网络模块关系示意图，显示了上述对应机制，当用户应用类脑协处理器时，总线向存储模块和处理模块会分别发送同样的网络ID，经过这个相同的网络ID，保证存储模块取出的训练特征集和处理模块选择的固化功能网络模块是对应的。

结合图15所示，可配置网络模块还可以直接通过数据总线作为训练过程的执行载体。经过训练后的可配置网络模块，可以转化为固化功能网络模块，其对应训练输出特征也可以存入存储模块。通过本发明，类脑协处理器具备了丰富自身记忆的能力，可以适应多样化的应用场合。

如图19所示，图19为类脑协处理器的存储模块/处理模块的功能模块；

存储模块的训练特征库具体可包括：声音特征存储库、静态图像特征存储库、文本特征存储库、数值特征存储库、动态视频特征存储库和/或其他可配置功能存储库。

声音特征存储库用于存储声音特征信息，完成声音识别及与声音相关的类脑计算特征存储，输出声音特征信息集合。

静态图像特征存储库用于存储静态图像特征信息，完成静态图像识别、图形识别、静态图像捕捉及与静态图像相关的类脑计算特征存储，输出静态图像特征信息集合。

文本特征存储库用于存储文本特征信息，完成文本识别、文本预测及与文本相关的类脑计算特征存储，输出文本特征信息集合。

数值特征存储库用于存储数值计算特征信息，包括函数库，完成数值计算、序列预测及与数值计算相关的类脑计算特征存储，输出数值特征信息集合。

动态视频特征存储模块用于存储动态视频特征信息，完成视频分类、视频压缩及与动态视频相关的类脑计算特征存储，输出动态特征信息集合。

其他可配置功能存储库作为备用存储模块。

存储模块中的声音特征存储库、静态图像特征存储库、文本特征存储库、数值特征存储库、动态视频特征存储模块相互关联。

处理模块包括关联模块、扩展模块、固化功能网络模块和/或可配置功能网络模块。

固化功能网络模块可包括：声音功能网络模块、静态图像功能网络模块、文本功能网络模块、数值功能网络模块、动态视频功能网络模块和其他功能网络模块，分别用于对声音、静态图片、文本、数值、动态视频和其他输入信号进行类脑计算，输出声音、静态图片、文本、数值和/或动态视频的特征信息。

声音功能网络模块、静态图像功能网络模块、文本功能网络模块、数值功能网络模块和动态视频功能网络模块相互关联，协同处理类神经传输信号。

一个简单的待处理对象也许只需要一个功能网络模块就可以处理，但是一个复杂的对象需要多个功能网络模块协同进行处理，比如表征一个人，可以能有图像信息、声音信息、视频信息等，输入信号需要分解映射到多个功能网络进行处理。这些模块之前不是独立的，他们的信息是动态关联的，协同表征一个对象的特征，所以处理模块中需要关联模块来负责各个功能模块的动态关联，对各网络的输出特征进行选择、关联、融合等处理。

关联模块为记录处理模块中每个功能网络模块内信号的通讯规则，使固化功能网络模块相互关联组合，实现所述固化功能网络模块的信息关联，协同处理信息的模块。

有的复杂功能网络可能是由多个现有的固化功能网络通过任意组合构成的，所以需要扩展模块复杂组合连接一些现有的功能网络模块以构成不同功能的功能网络模块。

扩展模块为用于将现有的已有特定功能的固化功能网络模块结合形成为组合功能的固化功能网络模块。

如图20所示，图20为类脑协处理器的功能模块关联图；

类脑协处理器的存储模块与处理模块协同完成类脑计算。但其表示的不只是简单的存储模块与处理模块的协同合作，还包括存储模块的声音特征存储库、静态图像特征存储库、文本特征存储库、数值特征存储库、动态视频特征存储模块和其他可配置功能存储库，与处理模块的声音功能网络模块、静态图像功能网络模块、文本功能网络模块、数值功能网络模块、动态视频功能网络模块和其他可配置功能网络模块的协同合作，相互关联。

存储模块和处理模块分别包含的特征存储模块和特征处理模块越多，类脑协处理器的处理能力越强；存储模块中的各特征存储模块内容可相关联，也可各自独立；处理模块中的各功能网络模块相互关联，也可各自独立。

如图21所示，图21为类脑协处理器的初始化流程图；

使用前，类脑协处理器初始化，包括存储模块的初始化和处理模块的初始化。

初始化是将传统计算机中或其他类脑协处理中已有的特征存储库或者固化功能网络模块添加到类脑协处理器中，使其在初始状态下就具有一定的功能。

使用的时候，类脑协处理器可以格式化，格式化就是将类脑协处理器恢复到出厂设置。

存储模块的初始化包括：根据网络ID和特征集合确定为存储库，保存为固定特征存储库。例如，某公司员工图像信息，员工图像的集合可为特征集合，上述特征集合的名称（如“A公司员工图像”）可为网络ID。

处理模块的初始化指可配置功能网络模块的初始化，固化功能网络模块为已确定的功能网络模块，当后期需对某项处理项目进行长期性处理，可将其处理过程在可配置网络模块中进行配置，形成固化功能网络模块。

使用中，类脑协处理器接收信号，存储模块输出训练特征信息集合，处理模块输出类脑计算后的包含特征信息的类神经传输信号；具体过程分别如下：

存储模块接收来自数据总线的计算指令——网络ID，确定存储模块中具体的特征存储库，根据网络ID输出相关的训练特征信息集合。

上述计算指令是用于确定存储模块中某一或某几的特征存储库，确定处理模块的某一或某几的固化功能网络模块的指令。

编码器接收来自数据总线的输入信息，对输入信息分析处理，确定其对应于处理模块的功能网络模块，并将表述输入信息的信号转换为类神经传输信号。

处理模块中具体的功能网络模块接收类神经传输信号及网络ID，根据网络ID确定功能网络模块，功能网络模块对类神经传输信号进行处理，输出类脑计算后包含特征信息的类神经传输信号。

解码器将类神经传输信号进行解码，转换为特征信息，比对模块根据输出的训练特征信息集合和特征信息进行对比，获取比对结果，即为最终类脑计算结果，完成协处理。

如图22所示，图22为两层神经形态电路的信号处理关系图；图中，下层E1层为输入层，包括神经形态器件，上层E2层为输出层，包括神经形态器件。

I、根据图14的神经形态电路完成图像A与图像B的识别功能进一步说明：

类脑协处理器运用数据接口接收原始图像二进制信息，将二进制信息发送至编码器；编码器将图像信息转换为具有对应含义的类神经传输信号，输入下层E1层。

编码器表示出图像信息在神经形态电路识别的信息，其二进制的图像信息的处理包括：定义输入层的某些神经形态器件接收到类神经传输信号的含义，其信号跳动对应的图像；定义每幅图像对应的输入类神经传输信号在输入层上的不同的分布的含义等。

下层的类神经传输信号经过一些类突触器件连接传入上层神经形态器件，激发上层神经形态器件发出类神经传输信号，同时类神经传输信号反馈激发下层神经形态器件，如此反复，形成一个循环的电路。

类突触器件根据两端类神经传输信号的时序调整自身的连接权重。权重指对后端神经形态器件的影响能力，比如通过权重大的突触，比较小的信号也可能激发后端神经形态器件；通过权重小的突触，比较大的信号也可能不激发后端神经形态器件；权重为负的突触，正的神经信号还可以抑制后端神经形态器件。神经形态器件的状态是指其电压，可以将类突触器件理解成电阻，表示通过电流信号的能力。

一次或反复循环后，神经形态电路的类突触器件的权重值不断改变，这是一个自适应学习的过程，经过不断的刺激，神经形态电路最终趋于一个稳态，比如反复激励图像A，第二层某个类神经元胞体器件会不断发出类神经传输信号，反应强烈，若是复杂的神经形态电路可能很多类神经元胞体器件一起呈现某种类神经传输信号特征规律；反复激励图像B，第二层另一个类神经元胞体器件反应很强烈。

在类神经元胞体器件给出反应后，根据定义某一种协议，比如前一个类神经元胞体器件不断跳动（跳动指发出动作电位）代表输入的是图像A，后一个类神经元胞体器件不断跳动，代表输入的是图像B，经过译码器解释该协议，完成图像A和图像B的识别。

II、根据图22的神经形态电路完成文本A与文本B的识别功能进一步说明：

类脑协处理器运用数据接口接收原始文本二进制信息，将二进制信息发送至编码器；编码器将文本信息转换为具有对应含义的类神经传输信号，输入下层E1。

编码器表示出文本信息在神经形态电路识别的信息，其二进制的文本信息的处理包括：定义输入层的某些神经形态器件接收到类神经传输信号的含义，其信号跳动对应的文本；定义每个文本文件对应的输入类神经传输信号在输入层上的不同的分布的含义等。

下层的类神经传输信号经过一些类突触器件连接传入上层的神经形态器件，激发上层神经形态器件发出类神经传输信号，同时类神经传输信号反馈激发下层神经形态器件，如此反复，形成一个循环的电路。

类突触器件根据两端类神经传输信号的时序调整自身的连接权重。权重指对后端神经形态器件的影响能力，比如通过权重大的突触，比较小的信号也可能激发后端神经形态器件；通过权重小的突触，比较大的信号也可能不激发后端神经形态器件；权重为负的突触，正的神经信号还可以抑制后端神经形态器件。神经形态器件的状态是指其电压，可以将类突触器件理解成电阻，表示通过电流信号的能力。

一次或反复循环后，神经形态电路的类突触器件的权重值不断改变，这是一个自适应学习的过程，经过不断的刺激，神经形态电路最终趋于一个稳态，比如反复激励文本A，第二层某个类神经元胞体器件会不断发出类神经传输信号，反应强烈，若是复杂的神经形态电路可能很多类神经元胞体器件一起呈现某种类神经传输信号特征规律；反复激励文本B，第二层另一个类神经元胞体器件反应很强烈。

在类神经元胞体器件给出反应后，根据定义某一种协议，比如前一个类神经元胞体器件不断跳动（跳动指发出动作电位）代表输入的是文本A，后一个类神经元胞体器件不断跳动，代表输入的是文本B，经过译码器解释该协议，完成文本A和文本B的识别。

III、根据图22的神经形态电路完成数字A与数字B的识别功能进一步说明：

类脑协处理器运用数据接口接收原始数字二进制信息，将二进制信息发送至编码器；编码器将数字信息转换为具有对应含义的类神经传输信号，输入下层E1层。

编码器表示出数字信息在神经形态电路识别的信息，其二进制的数字信息的处理包括：定义输入层的某些神经形态器件接收到类神经传输信号的含义，其信号跳动对应的数字；定义每个数字对应的输入类神经传输信号在输入层上的不同的分布的含义等。

下层的类神经传输信号经过一些类突触器件连接传入上层神经形态器件，激发上层神经形态器件发出类神经传输信号，同时类神经传输信号反馈激发下层神经形态器件，如此反复，形成一个循环的电路。

类突触器件根据两端类神经传输信号的时序调整自身的连接权重。权重指对后端神经形态器件的影响能力，比如通过权重大的突触，比较小的信号也可能激发后端神经形态器件；通过权重小的突触，比较大的信号也可能不激发后端神经形态器件；权重为负的突触，正的神经信号还可以抑制后端神经形态器件。神经形态器件的状态是指其电压，可以将类突触器件理解成电阻，表示通过电流信号的能力。

一次或反复循环后，神经形态电路的类突触器件的权重值不断改变，这是一个自适应学习的过程，经过不断的刺激，神经形态电路最终趋于一个稳态，比如反复激励数字A，第二层某个类神经元胞体器件会不断发出类神经传输信号，反应强烈，若是复杂的神经形态电路可能很多类神经元胞体器件一起呈现某种类神经传输信号特征规律；反复激励数字B，第二层另一个类神经元胞体器件反应很强烈。

在类神经元胞体器件给出反应后，根据定义某一种协议，比如前一个类神经元胞体器件不断跳动（跳动指发出动作电位）代表输入的是数字A，后一个类神经元胞体器件不断跳动，代表输入的是数字B，经过译码器解释该协议，完成数字A和数字B的识别。

IV、根据图22的神经形态电路完成动态视频A与动态视频B的识别功能进一步说明：

类脑协处理器运用数据接口接收原始动态视频二进制信息，将二进制信息发送至编码器；编码器将动态视频信息转换为具有对应含义的类神经传输信号，输入下层E1。

编码器表示出动态视频信息在神经形态电路识别的信息，其二进制的动态视频信息的处理包括：定义输入层的某些神经形态器件接收到类神经传输信号的含义，其信号跳动对应的动态视频；定义每幅动态视频对应的输入类神经传输信号在输入层上的不同的分布的含义等。

下层的类神经传输信号经过一些类突触器件连接传入上层神经形态器件，激发上层神经形态器件发出类神经传输信号，同时类神经传输信号反馈激发下层神经形态器件，如此反复，形成一个循环的电路。

类突触器件根据两端类神经传输信号的时序调整自身的连接权重。权重指对后端神经形态器件的影响能力，比如通过权重大的突触，比较小的信号也可能激发后端神经形态器件；通过权重小的突触，比较大的信号也可能不激发后端神经形态器件；权重为负的突触，正的神经信号还可以抑制后端神经形态器件。神经形态器件的状态是指其电压，可以将类突触器件理解成电阻，表示通过电流信号的能力。

一次或反复循环后，神经形态电路的类突触器件的权重值不断改变，这是一个自适应学习的过程，经过不断的刺激，神经形态电路最终趋于一个稳态，比如反复激励动态视频A，第二层某个类神经元胞体器件会不断发出类神经传输信号，反应强烈，若是复杂的神经形态电路可能很多类神经元胞体器件一起呈现某种类神经传输信号特征规律；反复激励动态视频B，第二层另一个类神经元胞体器件反应很强烈。

在类神经元胞体器件给出反应后，根据定义某一种协议，比如前一个类神经元胞体器件不断跳动（跳动指发出动作电位）代表输入的是动态视频A，后一个类神经元胞体器件不断跳动，代表输入的是动态视频B，经过译码器解释该协议，完成动态视频A和动态视频B的识别。

V、根据图22的神经形态电路完成声音A与声音B的识别功能进一步说明：

类脑协处理器运用数据接口接收原始声音二进制信息，将二进制信息发送至编码器；编码器将声音信息转换为具有对应含义的类神经传输信号，输入下层E1。

编码器表示出声音信息在神经形态电路识别的信息，其二进制的声音信息的处理包括：定义输入层的某些神经形态器件接收到类神经传输信号的含义，其信号跳动对应的声音；定义每个声音对应的输入类神经传输信号在输入层上的不同的分布的含义等。

下层的类神经传输信号经过一些类突触器件连接传入上层神经形态器件，激发上层神经形态器件发出类神经传输信号，同时类神经传输信号反馈激发下层神经形态器件，如此反复，形成一个循环的电路。

类突触器件根据两端类神经传输信号的时序调整自身的连接权重。权重指对后端神经形态器件的影响能力，比如通过权重大的突触，比较小的信号也可能激发后端神经形态器件；通过权重小的突触，比较大的信号也可能不激发后端神经形态器件；权重为负的突触，正的神经信号还可以抑制后端神经形态器件。神经形态器件的状态是指其电压，可以将类突触器件理解成电阻，表示通过电流信号的能力。

一次或反复循环后，神经形态电路的类突触器件的权重值不断改变，这是一个自适应学习的过程，经过不断的刺激，神经形态电路最终趋于一个稳态，比如反复激励声音A，第二层某个类神经元胞体器件会不断发出类神经传输信号，反应强烈，若是复杂的神经形态电路可能很多类神经元胞体器件一起呈现某种类神经传输信号特征规律；反复激励声音B，第二层另一个类神经元胞体器件反应很强烈。

在类神经元胞体器件给出反应后，根据定义某一种协议，比如前一个类神经元胞体器件不断跳动（跳动指发出动作电位）代表输入的是声音A，后一个类神经元胞体器件不断跳动，代表输入的是声音B，经过译码器解释该协议，完成声音A和声音B的识别。

图22为简单的类神经传输信号循环流程图，复杂的输入信息会使得输出层很多类神经元胞体器件都跳动，但会呈现对应于不同输入的特殊规律，不同于上述情况能迅速的识别出来，需要经过比对模块来分析经过上述过程获得的特征进行比对。

提供具体使用实施例对类脑协处理器的类脑计算进一步说明

一、数字识别

类脑协处理器需识别一个未知数字，假设该数字为8。设定类脑协处理器的存储模块和处理模块分别初始化形成了数值特征存储库和数值功能网络模块。

数据总线将未知数字的二进制信息传输至数据接口，数据接口将二进制信息转换为类脑协处理器可处理的类神经传输信号，转换完成发送至类脑协处理器。

类脑协处理的存储模块和处理模块均接收到上述类神经传输信号，分别进行识别，数值特征存储库输出与未知数字的训练特征信息集合，数值功能网络模块输出特征信息，将识别后的信息发送至比对模块，比对模块比对上述训练特征信息集合和特征信息，根据神经元的跳动识别出数字8，完成类脑计算。

上述数字识别的原理与前面两层类神经元胞体器件识别图像类似，不同数字经过神经形态电路，不断调整突触权重，最终会使得输出层神经元跳动呈现不同的规律，经过比对模块比对后确定输入的数字。

二、模式识别

模式识别指将一个样本归属于多个类型中的某个样本的过程，包括图像识别、声音识别、数字识别等。

模式识别其传统解决方案是通过大量软件编程，研究各种复杂的算法分析图像的每一个像素值进行运算提取出图像特征再进行比较，速度很慢，效率很低。

而运用类脑协处理器识别某个公司的员工的特征信息，该特征信息包括图像、指纹、虹膜信息、声音等，只需提前将该公司每个员工的特征信息经过编码转换成类神经传输信号，激励该协处理器的处理模块中对应的一个或多个功能网络模块，通过类神经元胞体器件类神经传输信号反复的传递运算及突触权重的自适应修改，输出层类神经元胞体器件活动呈现的特征（比如诸多类神经元胞体器件发出类神经传输信号的位置和频率等统计信息）。每一个特征信息均不一样，神经活动特征经过解码后，存储于存储模块，形成该公司员工不同特征信息集合，上述过程称为训练。

例如，某幅新图像输入到该系统，其同样经过编码进入之前的图像功能网络模块，经过类似的类神经传输信号经神经形态电路传递处理后，输出层类神经元胞体器件活动也呈现某种特征，该特征经过解码后送入比对器。

比对模块将这幅新图像经过图像识别神经形态电路提取的新特征与该公司员工特征集进行分析比较，从而做出判断该幅图像是否是该公司员工的图像。

上述整个过程不同于传统的软件编程，基本是通过硬件电路进行运算的，神经形态电路的类神经元胞体器件和类突触器件紧密结合了存储与处理，不用来回从总线取操作数，只需要通过编程定义单个神经元的运算规则和突触的权重修改规则，大大减少了编程量，对于难于用数学建模的非形式化问题和/或非结构化信息比较有优势。

三、自主机器人

机器人在复杂环境中，有许多突发情况和陌生环境，很难预先编写各种实际情况的程序；

而大脑在面对陌生环境，往往是结合自己的经验作出判断和少量尝试，通过学习作出反应。比如自主避障机器人，传统的算法是通过摄像头捕获大量环境中的视觉信息，然后通过各种算法对图像进行处理判断障碍物的位置，最后通过复杂的编程运算选取最优的路径。

人脑在面对该问题时，刚到一个陌生环境什么也不知道，往往通过之前的经验去尝试，通过反反复复的跌跌撞撞的训练，最后熟悉这个环境，记住哪些地方是走过的，哪些地方碰到过障碍，然后根据记忆作出判断，选择最优的路径。人脑是没有预先编程的，是通过不断学习来处理问题的。

与此类似，类脑协处理器也是通过不断地传递类神经传输信号和自适应修改类突触器件的权重值，然后修改过的突触权重又反过来影响神经信号的传递，最终使得该神经形态电路的突触权重值趋于稳定，输出层神经元的活动也趋于稳态，这个过程就是一个学习的过程。

类脑协处理器在经过反复的陌生环境的视觉图像经过编码后激励神经形态电路，神经形态电路的输出特征经过解码后送回计算机（或者直接驱动机器人上的电机运动），机器人位置改变后拍摄的新图像又会反复激励自主机器人神经形态电路，通过解码控制电机运动，碰到障碍物后一次训练结束。每次训练后的神经形态电路输出层类神经传输信号特征经过解码后都存储在存储模块，新的一次训练都会通过比对器去选择与训练特征集合中不同特征的路径，这样通过几次训练，就能找到一条没有障碍物的优良路径。

四、智能监控

现有的许多应用监控都只是记录的功能，并不能根据监控内容实时地对危险异常情况作出反应，传统的软件编程很难预知会在视频里面出现哪种特殊情况，因此很难提前编好对应的处理对策。

类脑协处理器在智能监控过程中不断的接收监控视频流，甚至在编码的时候就选择性编码，只接收视频中有变化的帧，大大减少数据量，类似于人在面对视频的时候注意力会专注静止视频中的突然变化的动态。

类脑协处理器经过反复的训练，存储各种突发情况经过神经形态电路处理后的类神经传输信号特征，比如公园监控中有人翻围墙，道路监控中有车辆飞速行驶等，在遇到类似的视频突发情况时，其会比对训练特征集中的情况（类似于经验搜索）快速做出判断，发出警报或者提示危险的位置。

结合上述具体使用例可以发现，类脑协处理器类似于具有学习能力的孩子，在毫无所知的情下，没有预先编好的程序，但其通过训练各种情景，不断学习并存储各种情况的特征，形成特征集合，类似于实现经验积累。类脑协处理器经过的训练越多、种类越多，其处理能力越强。在针对新的情况时，其通过神经形态电路特征提取后与经验特征集合比对后，做出判断和对应的措施。类脑协处理器通过硬件实现类脑计算，处理非形式化问题和非结构化信息，与软件编程相比，速度快、效率高、能耗低。

最后应当说明的是：以上实施例仅用以说明本发明的技术方案而非对其限制，尽管参照上述实施例对本发明进行了详细的说明，所属领域的普通技术人员应当理解：依然可以对本发明的具体实施方式进行修改或者等同替换，而未脱离本发明精神和范围的任何修改或者等同替换，其均应涵盖在本发明的权利要求范围当中。

最后应当说明的是：以上实施例仅用以说明本发明的技术方案而非对其限制，尽管参照上述实施例对本发明进行了详细的说明，所属领域的普通技术人员应当理解：依然可以对本发明的具体实施方式进行修改或者等同替换，而未脱离本发明精神和范围的任何修改或者等同替换，其均应涵盖在本发明的权利要求范围当中。

参考文献：

[1]A digital neurosynaptic core using embedded crossbar memory with45pJ per spike in45nm,19-21Sept.2011，A digital neurosynaptic core using embedded crossbar memory with45pJ per spike in45nm，Merolla P,Arthur J,Akopyan F,et al..

[2]Solid-State Circuits,IEEE Journal of,Aug.2013,SpiNNaker:A1-W18-Core System-on-Chip forMassively-Parallel Neural Network Simulation,Painkras E,Plana L A,Garside J,et al..

[3]Proceedings of the IEEE,2010,98(12):2201-2227,Phase change memory,Wong H P,Raoux S,Kim S B,et al..

[4]Proceedings of the IEEE,2012,100(6):1951-1970,Metal–oxide RRAM,Wong H S P,Lee H Y,Yu S,et al..

[5]Advanced Materials,March25,2013,A Low Energy Oxide‐Based Electronic Synaptic Devicefor Neuromorphic Visual Systems with Tolerance to Device Variation,Yu S,Gao B,Fang Z,et al..

[6]ACM Journal on Emerging Technologies in Computing Systems(JETC),2013,9(2):12,Nanoscale electronic synapses using phase change devices,Jackson B L,Rajendran B,Corrado G S,et al..

[7]Nature,2013,vol503,pp22-24,Smart Connections,M.M.Waldrop.

[8]Proceedings of the International Conference on High Performance Computing,Networking,Storage and Analysis.IEEE Computer Society Press,2012:54,Compass:A scalable simulator foran architecture for cognitive computing,Preissl R,Wong T M,Datta P,et al..

[9]IEEE Computer,vol.44,No.2,pp.21-28,2011,From Synapses to Circuitry:Using MemristiveMemory to Explore the Electronic Brain,G.Snider et al..

[10]Nature Reviews Neuroscience,vol.7,pp.153-160,2006,The Blue Brain Project,H.Markram.

Claims (44)

1.一种基于神经形态电路的类脑协处理器，所述类脑协处理器包括存储模块、处理模块和数据接口，其特征在于：所述处理模块为集存储与处理于一体的具有阶层结构的神经形态电路的处理模块；

所述存储模块为存储训练特征信息的存储模块；

所述类脑协处理器包括：分别与所述基于神经形态电路的处理模块的输入端和输出端连接的编码器和解码器，以及分别与所述存储训练特征信息的存储模块和所述解码器的输出端连接的比对模块。

2.如权利要求1所述的类脑协处理器，其特征在于：所述存储模块根据指令输出训练特征信息集合；

所述编码器对待处理信息进行选择和分类，将表述待处理信息的信号转换为类神经传输信号，并发送至所述处理模块；

所述处理模块根据所述类神经传输信号输出类脑计算后包含特征信息的类神经传输信号；

所述解码器将所述包含特征信息的类神经传输信号转换为特征信息；

所述比对模块将所述特征信息和所述训练特征信息集合进行对比，输出比对结果。

3.如权利要求1所述的类脑协处理器，其特征在于：所述处理模块为通过基于阶层结构的神经形态电路接收输入信号，存储和处理信息，完成类脑计算并输出结果的处理模块。

4.如权利要求3所述的类脑协处理器，其特征在于：所述神经形态电路的阶层结构按硬件结构划分或软件配置划分。

5.如权利要求4所述的类脑协处理器，其特征在于：所述硬件结构划分为利用不同的物理结构来构造所述神经形态电路的阶层结构。

6.如权利要求4所述的类脑协处理器，其特征在于：所述软件配置划分为利用不同底层硬件网络配置文件的路由信息来构造所述神经形态电路的阶层结构。

7.如权利要求3所述的类脑协处理器，其特征在于：所述神经形态电路的层数为1-100层；所述阶层结构的神经形态电路的信号传递是通讯模块实现的。

8.如权利要求7所述的类脑协处理器，其特征在于：所述阶层结构的神经形态电路的各层结构包括相同和/或不同结构的电路。

9.如权利要求7所述的类脑协处理器，其特征在于：所述阶层结构的神经形态电路的各层结构包括相同数目和/或不同数目的神经形态器件。

10.如权利要求7所述的类脑协处理器，其特征在于：所述通讯模块的通讯模式包括逐层传递和隔层传递，间隔为0-98层。

11.如权利要求3所述的类脑协处理器，其特征在于：所述神经形态电路包括其间通过AER机制通信的神经形态节点。

12.如权利要求11所述的类脑协处理器，其特征在于：所述神经形态节点包括选择网络路径的片上路由网络及存储并处理信息的片上神经形态网络。

13.如权利要求12所述的类脑协处理器，其特征在于：所述片上路由网络包括路由信息。

14.如权利要求12所述的类脑协处理器，其特征在于：所述片上神经形态网络包括神经形态器件。

15.如权利要求11所述的类脑协处理器，其特征在于：所述神经形态节点内、所述神经形态节点间、所述神经形态电路的层间通过类神经传输信号通信。

16.如权利要求11所述的类脑协处理器，其特征在于：所述神经形态节点内的神经形态器件产生类神经传输信号，经过片上路由网络添加AER信息，再发送至下一神经形态节点。

17.如权利要求12所述的类脑协处理器，其特征在于：所述片上路由网络由接收类神经传输信号中的AER信息，通过所述AER信息识别所述片上神经形态网络的目标神经形态器件。

18.如权利要求17所述的类脑协处理器，其特征在于：所述AER信息包括节点地址和片内神经形态器件地址。

19.如权利要求18所述的类脑协处理器，其特征在于：所述节点地址标识产生类神经传输信号的类神经元器件所属神经形态节点的位置。

20.如权利要求18所述的类脑协处理器，其特征在于：所述片内神经形态器件地址标识产生类神经传输信号的神经形态器件在所述神经形态节点的位置。

21.如权利要求12所述的类脑协处理器，其特征在于：所述片上路由网络接收类神经传输信号，获取所述类神经传输信号中的AER信息，读取路由信息，选择网络路径，通过所述片上路由网络的端点将所述类神经传输信号传送至神经形态节点。

22.如权利要求21所述的类脑协处理器，其特征在于：所述网络路径包括神经形态节点间的网络路径、片上神经形态网络间的网络路径和神经形态器件间的网络路径。

23.如权利要求14所述的类脑协处理器，其特征在于：所述神经形态器件包括类树突器件、类神经元胞体器件、类轴突器件和类突触器件。

24.如权利要求23所述的类脑协处理器，其特征在于：所述类树突器件用于接收所述类轴突器件和/或类神经元胞体器件输出的类神经传输信号，实现所述类神经传输信号的积分。

25.如权利要求23所述的类脑协处理器，其特征在于：所述类神经元胞体器件用于接收并处理外部输入信号和/或所述类树突器件输出的类神经传输信号。

26.如权利要求23所述的类脑协处理器，其特征在于：所述类轴突器件为所述类神经元胞体器件的输出通道，将所述类神经元胞体器件发出的类神经传输信号传递给其他神经形态器件。

27.如权利要求23所述的类脑协处理器，其特征在于：所述类突触器件为所述神经形态器件之间的连接器件，所述类突触器件根据两端类神经传输信号调整自身的连接权重。

28.如权利要求2所述的类脑协处理器，其特征在于：所述处理模块包括关联模块、扩展模块、固化功能网络模块和/或可配置功能网络模块。

29.如权利要求28所述的类脑协处理器，其特征在于：所述关联模块为记录处理模块中每个功能网络模块内信号的通讯规则，使固化功能网络模块相互关联组合，实现所述固化功能网络模块的信息关联，共同处理信息的模块。

30.如权利要求28所述的类脑协处理器，其特征在于：所述扩展模块为将已有功能网络模块配置为组合功能的模块。

31.如权利要求28所述的计算机系统，其特征在于：所述固化功能网络模块包括：声音功能网络模块、静态图像功能网络模块、文本功能网络模块、数值功能网络模块、动态视频功能网络模块和其他功能网络模块，分别用于对声音、静态图片、文本、数值、动态视频和其他输入信号进行类脑计算，输出声音、静态图片、文本、数值和/或动态视频的表述特征信息的类神经传输信号。

32.如权利要求28所述的类脑协处理器，其特征在于：所述处理模块中每个所述固化功能网络模块内信号通过一定的规则进行通讯，模块之间信号通过一定的规则进行通讯，实现所述处理模块的信息转换。

33.如权利要求2所述的类脑协处理器，其特征在于：所述存储模块包括用于存储训练特征信息的训练特征库和/或可配置训练特征库。

34.如权利要求33所述的类脑协处理器，其特征在于：所述存储模块根据接收的计算指令确定所述训练特征库，输出训练特征信息集合。

35.如权利要求33所述的类脑协处理器，其特征在于：所述训练特征库包括分别存储声音、静态图片、文本、数值和动态视频的相关训练特征信息的声音特征存储库、静态图像特征存储库、文本特征存储库、数值特征存储库、动态视频特征存储库和/或其他可配置功能存储库。

36.如权利要求35所述的类脑协处理器，其特征在于：所述声音特征存储库、所述静态图像特征存储库、所述文本特征存储库、所述数值特征存储库、所述动态视频特征存储模块相互关联。

37.如权利要求1所述的类脑协处理器，其特征在于：所述数据接口包括与数据总线交互的信息交换接口、其他相同结构和/或不同结构的类脑协处理器连接的扩展接口、智能传感输入接口和智能控制输出接口。

38.如权利要求28所述的类脑协处理器，其特征在于：根据底层硬件网络配置文件，通过训练将所述可配置功能网络模块转换成所述固化功能网络模块，可配置特征存储库提取训练产生的类神经传输信号的特征信息，存储所述特征信息形成训练特征库。

39.如权利要求38所述的类脑协处理器，其特征在于：所述训练特征库与所述固化功能网络模块通过计算指令关联。

40.如权利要求38所述的类脑协处理器，其特征在于：所述底层硬件网络配置文件包括路由信息、神经形态节点间的通讯协议、神经形态节点中的片上路由网络的通讯协议、神经形态节点中的神经形态器件中的器件信息、神经形态器件输入输出接口的封装信息。

41.如权利要求40所述的类脑协处理器，其特征在于：所述器件信息包括类神经元胞体器件模型和参数、类突触器件模型和参数、类树突器件的模型和参数、类轴突器件的模型和参数。

42.如权利要求1所述的类脑协处理器，其特征在于：所述存储模块和所述比对模块为内嵌式或外接式的模块。

43.如权利要求1所述的类脑协处理器，其特征在于：所述存储模块与所述处理模块协同计算机完成类脑计算。

44.如权利要求1所述的类脑协处理器，其特征在于：所述类脑协处理器用于处理所述非形式化问题和/或形式化问题，非结构化信息和/或结构化信息。