CN110163016A - 混合计算系统和混合计算方法 - Google Patents

混合计算系统和混合计算方法 Download PDF

Info

Publication number
CN110163016A
CN110163016A CN201910353944.XA CN201910353944A CN110163016A CN 110163016 A CN110163016 A CN 110163016A CN 201910353944 A CN201910353944 A CN 201910353944A CN 110163016 A CN110163016 A CN 110163016A
Authority
CN
China
Prior art keywords
data
neuromorphic
task
class brain
computing system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910353944.XA
Other languages
English (en)
Other versions
CN110163016B (zh
Inventor
施路平
吴双
裴京
何伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tsinghua University
Original Assignee
Tsinghua University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tsinghua University filed Critical Tsinghua University
Priority to CN201910353944.XA priority Critical patent/CN110163016B/zh
Publication of CN110163016A publication Critical patent/CN110163016A/zh
Application granted granted Critical
Publication of CN110163016B publication Critical patent/CN110163016B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06JHYBRID COMPUTING ARRANGEMENTS
    • G06J3/00Systems for conjoint operation of complete digital and complete analogue computers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Evolutionary Computation (AREA)
  • Fuzzy Systems (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Machine Translation (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)

Abstract

本申请涉及一种混合计算系统和混合计算方法。所述系统包括计算机系统、类脑计算系统以及数据接口,所述计算机系统通过所述数据接口与所述类脑计算系统连接,所述计算机系统,用于对结构化、面向数值计算的智能任务进行数据处理;所述类脑计算系统,用于对非结构化、非形式化的任务进行数据处理;所述数据接口,用于实现所述计算机系统与所述类脑计算系统之间的数据转换及数据传输。采用本系统不仅可以处理形式化问题和结构化信息,还能处理非形式化问题和非结构化信息。

Description

混合计算系统和混合计算方法
技术领域
本申请涉及数据处理技术领域,特别是涉及一种混合计算系统和混合计算方法。
背景技术
随着大数据信息网络和智能移动设备的快速发展,产生了大量非结构化信息,随之而来对非形式化问题的高效处理需求逐渐增加。然而,传统的冯·诺依曼计算机采用二进制和程序存储的计算机架构,虽然具有强大的数值处理能力,但是,在处理非形式化问题时软件编程复杂度高甚至无法实现;另一方面,其存储器和处理器分离,由于采用总线通信以及同步串行等工作方式,在处理非结构化信息时能耗高且效率低。
类脑计算技术具有现有计算机架构无法比拟的并行计算、强鲁棒性、可塑性和容错性等特点,其内部的大量神经元通过一定的神经网络学习能呈现出丰富的网络处理能力。类脑计算系统采用分布式存储和并行协同处理的方式,只需定义基本的学习规则就能模拟出大脑的自适应学习过程,即不需要明确的软件编程就能处理一些复杂的非形式化问题。
然而,目前并没有能够同时兼容具有强大的数值处理能力的计算机系统和能够实现分布式存储及并行计算功能的类脑计算系统的解决方案。
发明内容
基于此,有必要针对上述技术问题,提供一种能够将传统的计算机技术与类脑计算技术结合起来,在提高计算性能的同时增强整个系统对于复杂、多模态问题的处理能力的混合计算系统和混合计算方法。
一种混合计算系统,所述系统包括计算机系统、类脑计算系统以及数据接口,所述计算机系统通过所述数据接口与所述类脑计算系统连接,
所述计算机系统,用于对结构化、面向数值计算的任务进行数据处理;
所述类脑计算系统,用于对非结构化、非形式化的智能任务进行数据处理;
所述数据接口,用于实现所述计算机系统与所述类脑计算系统之间的数据转换及数据传输。
在其中一个实施例中,所述类脑计算系统包括至少一个神经形态芯片集合以及外围电路,每一所述神经形态芯片集合包括至少一个神经形态芯片、至少一个数据转换装置以及至少一个输入/输出端口,每一所述输入端口至少响应一个所述输出端口,
所述神经形态芯片,用于接收非结构化、非形式化的输入数据并生成相应的输出数据;
所述数据转换装置,用于将所述输入数据转换为神经形态数据,并将所述神经形态数据封装在多个路由包中;
所述数据转换装置,还用于将多个所述路由包分发至所述神经形态芯片。
在其中一个实施例中,所述神经形态芯片包括多个神经形态处理器、多个路由器以及多个存储装置,
所述神经形态处理器,用于通过运算函数对所述输入数据进行处理并生成相应的输出数据;
所述路由器,用于实现多个所述神经形态处理器之间以及多个所述神经形态芯片之间的数据转发;
所述存储装置,用于存储神经元连接权重、神经元当前膜电位、芯片配置信息以及系统配置信息。
在其中一个实施例中,所述神经形态数据包括基于人工神经网络的数据、基于脉冲神经网络的脉冲数据以及基于生物神经元编码的数值-脉冲混合数据,
所述基于人工神经网络的数据为实数值,以路由包为单位,用于在所述类脑计算系统中实现认知和记忆;
所述基于脉冲神经网络的脉冲数据包括脉冲值和时域信息,以路由包为单位,用于在所述类脑计算系统中实现感知和执行;
所述基于生物神经元编码的数值-脉冲混合数据包括时域信息和频域信息,用于实现人工神经网络与脉冲神经网络之间的转换。
在其中一个实施例中,多个所述神经形态芯片之间以阵列的形式连接,所述阵列包括平面网格结构、平面蜂窝结构及三维立方结构。
在其中一个实施例中,多个所述神经形态芯片之间使用并行或串行的通讯协议;或多个所述神经形态芯片之间使用模拟或者数字的通讯方式。
一种混合计算方法,所述方法包括:
在计算机系统中进行任务类型判断;
若所述任务为非形式化、非结构化的任务,则通过数据接口将所述任务输入至类脑计算系统中;
在所述类脑计算系统中对所述任务进行处理,并得到输出结果。
在其中一个实施例中,所述在所述类脑计算系统中对所述任务进行处理,并得到输出结果,包括:
通过神经形态芯片接收所述任务;
通过数据转换装置将所述任务中的输入数据转换为路由包数据,并将所述路由包数据分发至所述神经形态芯片进行数据处理,得到计算结果;
通过输出端口输出所述计算结果。
在其中一个实施例中,所述通过数据转换装置将所述任务中的输入数据转换为路由包数据,并将所述路由包数据分发至所述神经形态芯片进行数据处理,得到计算结果,包括:
通过数据转换装置将所述任务中的输入数据转换为神经形态数据,并将所述神经形态数据封装在路由包中,得到所述路由包数据;
将所述路由包数据在多个神经形态处理器之间进行转发;
通过所述神经形态处理器对接收到的所述路由包数据进行解码,得到所述神经形态数据;
通过所述神经形态处理器对所述神经形态数据进行数据处理,生成神经形态数据信号;
将所述神经形态数据信号在多个所述神经形态处理器之间进行转发和计算,得到所述计算结果。
在其中一个实施例中,所述方法还包括:
若所述任务包括非形式化、非结构化的任务以及形式化、结构化的任务,则通过变粒度划分的方式将所述任务划分为非形式化、非结构化的子任务以及形式化、结构化的子任务;
通过所述数据接口将所述非形式化、非结构化的子任务输入至所述类脑计算系统中进行数据处理;
在所述计算机系统中对所述形式化、结构化的子任务进行数据处理。
上述混合计算系统和混合计算方法,通过将结构化、面向数值计算的智能任务在计算机系统中以常规方式进行处理,将非结构化、非形式化的任务通过数据接口输入类脑计算系统中进行处理,能够兼顾计算机系统强大的数值计算能力以及类脑计算系统分布式存储和并行协同处理的优势,不仅可以处理形式化问题和结构化信息,还能处理非形式化问题和非结构化信息。
附图说明
图1为一个实施例中混合计算系统100的结构框图;
图2为另一个实施例中混合计算系统100的结构框图;
图3为一个实施例中神经形态芯片集合1021的结构框图;
图4为一个实施例中神经形态芯片10211的结构框图;
图5为一个实施例中类脑计算系统102的逻辑结构框图;
图6为一个实施例中类脑计算系统102的内部结构框图;
图7为一个实施例中类脑计算系统102的芯片互联结构框图;
图8为一个实施例中混合计算系统100的通信转换结构框图;
图9为一个实施例中混合计算方法的流程示意图;
图10为另一个实施例中混合计算方法的流程示意图。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本申请进行进一步详细说明。应当理解,此处描述的具体实施例仅仅用以解释本申请,并不用于限定本申请。
在一个实施例中,如图1所示,提供了一种混合计算系统100,该系统包括计算机系统101、类脑计算系统102以及数据接口103,计算机系统101通过数据接口103与类脑计算系统102连接,其中,计算机系统101,用于对结构化、面向数值计算的任务进行数据处理;类脑计算系统102,用于通过分布式存储和并行协同处理方式,对非结构化、非形式化的任务进行数据处理;数据接口103,用于实现所述计算机系统与所述类脑计算系统之间的数据转换及数据传输。
其中,数据接口103包括与计算机系统101进行交互的信息交互接口、与类脑计算系统102连接的扩展接口、只能传感输入接口以及智能控制输出接口。计算机系统通过数据接口可以与多个结构相同或不同的类脑计算系统连接,从而提高混合计算系统的数据处理能力。
具体地,数据接口可以将多个任务中适合计算机系统处理的形式化、结构化的输入数据输送至计算机系统进行数据处理,将适合类脑计算系统处理的非形式化、非结构化的输入数据输送至类脑计算系统进行数据处理。进一步,数据接口还可以进行信号格式的转换,例如:将计算机系统中的结构化、连续的数字信息转化为类脑计算系统能够识别的输入数据,将类脑计算系统中运算产生的特殊格式的数据转化为计算机系统能够识别的连续的数据信息。
上述混合计算系统中,通过将结构化、面向数值计算的智能任务在计算机系统中以常规方式进行处理,将非结构化、非形式化的任务通过数据接口输入类脑计算系统中进行处理,能够兼顾计算机系统强大的数值计算能力以及类脑计算系统分布式存储和并行协同处理的优势,不仅可以处理形式化问题和结构化信息,还能处理非形式化问题和非结构化信息。
在其中一个实施例中,如图2所示,计算机系统101包括处理器1011、存储器1012、数据总线1013以及输入输出端口1014,处理器1011通过数据总线1013与存储器1012以及输入输出端口1014连接。
其中,处理器1011包括但不限于CPU、GPU以及FPGA。具体地,CPU通过数据总线1013分别与GPU/FPGA、存储器1012以及输入输出端口1014连接。计算机系统101中的数据总线1013通过数据接口103与类脑计算系统102连接。
上述混合计算系统中,计算机系统通过数据接口与类脑计算系统连接,从而能够实现与类脑计算系统的协同工作,大大提高了工作效率。
在其中一个实施例中,请继续参阅如图2,类脑计算系统102包括至少一个神经形态芯片集合1021以及外围电路1022,如图3所示,每一神经形态芯片集合1021包括至少一个神经形态芯片10211以及至少一个数据转换装置10212,神经形态芯片10211,用于接收非结构化、非形式化的输入数据并生成相应的输出数据;数据转换装置10212,用于将所述输入数据中的逻辑数据转换为神经形态数据,并将所述神经形态数据封装在多个路由包中;数据转换装置10212,还用于将多个所述路由包分发至所述神经形态芯片;外围电路1022,用于对所述神经形态芯片进行功能补充。
其中,类脑计算系统102包括不同功能的神经形态芯片集合1021,例如:类脑感知芯片、类脑认知芯片、类脑执行芯片、类脑记忆芯片等异构结构。类脑感知芯片主要工作在脉冲神经网络(SNN)模式,用于接收视觉、听觉等输出信息,并对经过编码、降维以及特征提取胡的信息进行处理;类脑认知芯片、类脑执行芯片、类脑记忆芯片等异构结构。类脑认知芯片主要工作在人工神经网络(ANN)模式,用于接收类脑感知芯片输入的降维后的特征信息,且综合类脑记忆芯片中的短期和长期记忆,进行高层次的智能运算,如推理、预测等行为;类脑执行芯片用于输出类脑计算系统的运算结果以及控制所连接部件的运动参数;类脑记忆芯片用于存储类脑计算系统运行过程类脑认知芯片中产生的短期和长期记忆,并在需要的时候反馈给类脑认知芯片。可选的,类脑记忆芯片中的记忆并不是计算机系统中内存的依次存储,而是以网络连接权重、网络结构的形式存储。存储的物理介质是PCRAM、FLASH等非易失存储器,确保系统在掉电后记忆等数据不会丢失。其中,外围电路1022包括编码器、扩展模块、解码器、比对模块等补充性功能模块。
其中,神经形态数据包括基于人工神经网络(ANN)的数据、基于脉冲神经网络(SNN)的脉冲数据以及基于生物神经元编码(BNN)的数值-脉冲混合数据,所述基于人工神经网络的数据,用于在所述类脑计算系统中实现认知和记忆;所述基于脉冲神经网络的脉冲数据,用于在所述类脑计算系统中实现感知和执行;所述基于生物神经元编码的数值-脉冲混合数据,用于实现人工神经网络与脉冲神经网络之间的转换。
具体地,ANN数据以路由包为单位发放,其中的数值为实数值,不包含时域信息,且路由包中的ANN信息不分先后顺序。SNN数据以路由包为单位发放,其中的数值为脉冲量,不包含强度信息,仅用(0、1)或(0、+1、-1)等少量数值定义,但是其包含时域信息,且SNN路由包的先后次序本身也包含了信息;当脉冲量用(0、+1、-1)等含有符号的数值定义时,其符号代表了产生脉冲的神经元是兴奋性神经元还是抑制性神经元,其会对接收神经元产生不同的影响;当脉冲量用(0、+1、-1、-2)等正负不对等的数值定义时,其不对称表示兴奋和抑制的强度不同,当脉冲量为负的最大值时,可以作为节点的关断信号,控制后端神经元、芯片或者系统进入待机、休眠、关闭等状态。BNN数据既包含时域信息,又包含频域信息,是一种ANN和SNN的混合编码方式,能够实现ANN到SNN、SNN和ANN的转换。
具体地,类脑计算系统既可以直接接收外部信号,例如:图像、声音、触觉等传感器信息,又可以接收数据接口转换后的来自计算机系统的信号。
上述混合计算系统中,利用类脑计算系统进行并行计算和分布式存储,能够确保当电路中某一器件出现故障时,整个系统仍然可以完成处理和存储,具有强大的容错能力。
在其中一个实施例中,如图4所示,神经形态芯片10211包括多个神经形态处理器102111、多个路由器102112以及多个存储装置102113,神经形态处理器102111,用于通过运算函数对所述输入数据进行处理并生成相应的输出数据;路由器102112,用于实现多个所述神经形态处理器之间以及多个所述神经形态芯片之间的数据转发;存储装置102113,用于存储神经元连接权重、神经元当前膜电位、芯片配置信息以及系统配置信息。
具体的,请参阅图5,神经形态芯片基于神经形态电路实现分布式存储和并行协同处理。神经形态电路为阶层结构的电路,可以利用不同的物理结构按照硬件划分该阶层结构电路;也可以利用不同底层硬件配置文件的路由信息按照软件配置划分该阶层结构电路。其中,硬件划分具体是指具体通过硬件连接划分每一层,实现模块化的阶层结构;软件配置划分具体是指在硬件上并没有严格的区别,而是通过一定的软件配置或者信号联系方式实现阶层结构的划分。
作为一种可选的实施方式,神经形态芯片10211还包括输入端口102114以及输出端口102115,每一输入端口102114至少响应一个输出端口102115。请参阅图6,输入端口102114用于进行多模态并行输入;输出端口102115用于进行多模态并行输出。
具体地,多个神经形态芯片之间使用路由包转发的方式进行通信。请参阅图7,路由包中包含目标处理器的地址dx、目标处理器的地址dy、目标轴突地址A、目标树突地址D、数据V以及其他控制信息。其中,路由包包括ANN、SNN和BNN三种不同功能的编码格式。
作为一种可选的实施方式,多个神经形态芯片之间使用并行或串行的通讯协议;或多个所述神经形态芯片之间使用模拟或者数字的通讯方式。
具体地,神经形态处理器主要工作在人工神经网络(ANN)、脉冲神经网络(SNN)以及数值-脉冲混合神经网络(BNN)模式。神经形态处理器102111通过加权求和、激活函数等运算函数对输入数据进行处理。请参阅图8,当神经形态处理器102111工作在ANN模式时,数据V是一个实数,定义为uint8、int8、int16、int32、float32、double等类型;当神经形态处理器102111工作在SNN模式时,数据V是一个简单的脉冲信号,定义为{0,1}或{-1,0,1}或{-2,-1,0,1}等几种特定的数值,但接收方会在时域上对多个信号进行累积;当神经形态处理器102111工作在BNN模式时,数据V中既包含一个实数值,又包含一个SNN脉冲信号。数据接口需要将这三类或更多类脑系统中使用的通信编码格式转换,以便于类脑计算系统和计算机系统的协同工作。
上述混合计算系统中,通过神经形态芯片将存储和计算集成在一起,将神经网络硬件化并利用硬件处理的高速性,在提高数据处理速度的同时,在降低能耗方面也发挥了显著的作用。
在其中一个实施例中,请继续参阅图7,多个神经形态芯片之间以阵列的形式连接。多个神经形态芯片之间只有周围连接方式,包括方形、六角形等局部连接结构,例如:神经形态芯片只与相邻的四个(平面网格结构)或六个(平面蜂窝结构、三维立方结构)神经形态芯片连接。
具体地,相邻的神经形态芯片之间使用数据包进行通信,数据包会在不同的神经形态芯片之间不断转发,从而一步一步达到目的地址,转发的过程中可能会产生多播,绕行等不同的路由模式和路由选择机制。当信息到达系统逻辑上的边缘时,此时相当于与外界产生交互,当需要发生格式转换时,通过数据接口进行格式转换。
可选的,多个神经形态芯片可以组成类脑感知芯片阵列进行输入扩展,并且芯片内部可以通过时分复用的方式进行输入扩展;多个神经形态芯片还可以组成类脑控制芯片阵列进行输出扩展,并且芯片内部可以通过时分复用的方式进行输出扩展,从而保证大多数环境下的场景需求。
上述混合计算系统中,与计算机总线式的结构不同,多个所述神经形态芯片之间以阵列的形式连接共同完成一项或者多项相似的功能,从而实现自适应,快速完成类脑计算。
在一个实施例中,如图9所示,提供了一种混合计算方法,该方法可以应用于如图1所示的混合计算系统100中,包括以下步骤:
步骤S202,在计算机系统中进行任务类型判断。
其中,任务类型包括形式化、结构化的任务(如面向数值计算的任务)和非形式化、非结构化的任务(如图像识别、语音识别等智能任务)。具体地,请参阅图10,将任务信息输入计算机系统中,在计算机系统中判断该任务是否是否该计算机系统处理,即判断该任务为形式化、结构化的任务,还是非形式化、非结构化的任务。
步骤S204,若所述任务为非形式化、非结构化的任务,则通过数据接口将所述任务输入至类脑计算系统中。
具体地,请继续参阅图10,若通过步骤S202判断输入的任务为非形式化、非结构化的任务,则通过数据接口将该任务输入至类脑计算系统中;若通过步骤S202判断输入的任务为形式化、结构化的任务,则直接通过输入设备将该任务输入至该计算机系统中。
步骤S206,在所述类脑计算系统中对所述任务进行处理,并得到输出结果。
具体地,通过类脑计算系统中的多个神经形态芯片以及外围电路对输入的非形式化、非结构化的任务进行处理,并得到输出结果。
上述混合计算方法中,根据输入任务的不同类型选择不同的系统进行数据处理,不仅可以处理形式化问题和结构化信息,还能处理非形式化问题和非结构化信息,大大提升了整个系统的处理能力和处理效率。
在其中一个实施例中,步骤S206具体包括以下步骤:
步骤S2062,通过神经形态芯片接收所述任务。
具体地,类脑计算系统中的每一神经形态芯片均可以接收输入的非形式化、非结构化的任务,并将接收到的任务传输至数据转换装置。
步骤S2064,通过数据转换装置将所述任务中的输入数据转换为路由包数据,并将所述路由包数据分发至所述神经形态芯片进行数据处理,得到计算结果。
具体地,由于类脑计算系统中的通信方式主要采用路由包格式,也就是说,类脑计算系统进行数据处理的过程中,需要在多个神经形态处理器以及多个神经形态芯片之间进行路由包转发,因此,需要通过数据转换装置进行输入数据的格式转换。
作为一种可选的实施方式,步骤S2064具体包括以下步骤:
步骤S20642,通过数据转换装置将所述任务中的输入数据转换为神经形态数据,并将所述神经形态数据封装在路由包中,得到所述路由包数据。
其中,神经形态数据指的是类脑计算系统能够识别的、且能在类脑计算系统中参与计算的数据。
步骤S20644,将所述路由包数据在多个神经形态处理器之间进行转发。
步骤S20646,通过所述神经形态处理器对接收到的所述路由包数据进行解码,得到所述神经形态数据。
具体地,由于类脑计算系统中转发的数据均为封装在路由包中的路由包数据,当某一神经形态芯片接收到该路由包数据时,需要先对其进行解码,完成ANN、SNN、BNN以及其他可能的信息编码格式转换,解析出神经形态数据。
步骤S20648,通过所述神经形态处理器对所述神经形态数据进行数据处理,生成神经形态数据信号。
具体地,由于该神经形态数据需要经过多级神经网络进行层层处理,神经形态数据经神经形态处理器处理后产生ANN、SNN或BNN的信号,神经形态处理器将该信号输入到下一级神经形态处理器。
步骤S20650,将所述神经形态数据信号在多个所述神经形态处理器之间进行转发和计算,得到所述计算结果。
步骤S2066,通过输出端口输出所述计算结果。
可选的,根据需要将类脑计算系统中得到的计算结果直接输出,或通过数据接口将计算结果回传至计算机系统。
上述混合计算方法中,通过将输入数据转换为神经形态数据,并将神经形态数据封装在路由包中在多个神经形态处理器以及多个神经形态芯片之间进行转发和计算,从而实现并行、异步的、可流水化的计算架构,在提高数据处理速率的同时实现了高密度和低能耗的处理效果。
在一个实施例中,提供了另一种混合计算方法,该方法可以应用于如图1所示的混合计算系统100中,包括以下步骤:
步骤S302,在计算机系统中进行任务类型判断。
请参阅步骤S202。
步骤S304,若所述任务包括非形式化、非结构化的任务以及形式化、结构化的任务,则通过变粒度划分的方式将所述任务划分为非形式化、非结构化的子任务以及形式化、结构化的子任务。
步骤S306,通过所述数据接口将所述非形式化、非结构化的子任务输入至所述类脑计算系统中进行数据处理。
请参阅步骤S204。
步骤S308,在所述计算机系统中对所述形式化、结构化的子任务进行数据处理。
具体地,通过计算机系统中的数据总线接收该子任务,并将该子任务传输至处理器进行数据处理。
上述混合计算方法中,当输入的任务类型为混合任务时,通过类别划分的方式进行适当的任务分配,从而提高整个系统的工作效率。
应该理解的是,虽然图9的流程图中的各个步骤按照箭头的指示依次显示,但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明,这些步骤的执行并没有严格的顺序限制,这些步骤可以以其它的顺序执行。而且,图9中的至少一部分步骤可以包括多个子步骤或者多个阶段,这些子步骤或者阶段并不必然是在同一时刻执行完成,而是可以在不同的时刻执行,这些子步骤或者阶段的执行顺序也不必然是依次进行,而是可以与其它步骤或者其它步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。
以上实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本申请构思的前提下,还可以做出若干变形和改进,这些都属于本申请的保护范围。因此,本申请专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种混合计算系统,其特征在于,所述系统包括计算机系统、类脑计算系统以及数据接口,所述计算机系统通过所述数据接口与所述类脑计算系统连接,
所述计算机系统,用于对结构化、面向数值计算的任务进行数据处理;
所述类脑计算系统,用于对非结构化、非形式化的智能任务进行数据处理;
所述数据接口,用于实现所述计算机系统与所述类脑计算系统之间的数据转换及数据传输。
2.根据权利要求1所述的系统,其特征在于,所述类脑计算系统包括至少一个神经形态芯片集合以及外围电路,每一所述神经形态芯片集合包括至少一个神经形态芯片、至少一个数据转换装置以及至少一个输入/输出端口,每一所述输入端口至少响应一个所述输出端口,
所述神经形态芯片,用于接收非结构化、非形式化的输入数据并生成相应的输出数据;
所述数据转换装置,用于将所述输入数据转换为神经形态数据,并将所述神经形态数据封装在多个路由包中;
所述数据转换装置,还用于将多个所述路由包分发至所述神经形态芯片。
3.根据权利要求2所述的系统,其特征在于,所述神经形态芯片包括多个神经形态处理器、多个路由器以及多个存储装置,
所述神经形态处理器,用于通过运算函数对所述输入数据进行处理并生成相应的输出数据;
所述路由器,用于实现多个所述神经形态处理器之间以及多个所述神经形态芯片之间的数据转发;
所述存储装置,用于存储神经元连接权重、神经元当前膜电位、芯片配置信息以及系统配置信息。
4.根据权利要求2所述的系统,其特征在于,所述神经形态数据包括基于人工神经网络的数据、基于脉冲神经网络的脉冲数据以及基于生物神经元编码的数值-脉冲混合数据,
所述基于人工神经网络的数据为实数值,以路由包为单位,用于在所述类脑计算系统中实现认知和记忆;
所述基于脉冲神经网络的脉冲数据包括脉冲值和时域信息,以路由包为单位,用于在所述类脑计算系统中实现感知和执行;
所述基于生物神经元编码的数值-脉冲混合数据包括时域信息和频域信息,用于实现人工神经网络与脉冲神经网络之间的转换。
5.根据权利要求2所述的系统,其特征在于,多个所述神经形态芯片之间以阵列的形式连接,所述阵列包括平面网格结构、平面蜂窝结构及三维立方结构。
6.根据权利要求2所述的系统,其特征在于,
多个所述神经形态芯片之间使用并行或串行的通讯协议;或
多个所述神经形态芯片之间使用模拟或者数字的通讯方式。
7.一种混合计算方法,其特征在于,所述方法包括:
在计算机系统中进行任务类型判断;
若所述任务为非形式化、非结构化的任务,则通过数据接口将所述任务输入至类脑计算系统中;
在所述类脑计算系统中对所述任务进行处理,并得到输出结果。
8.根据权利要求7所述的方法,其特征在于,所述在所述类脑计算系统中对所述任务进行处理,并得到输出结果,包括:
通过神经形态芯片接收所述任务;
通过数据转换装置将所述任务中的输入数据转换为路由包数据,并将所述路由包数据分发至所述神经形态芯片进行数据处理,得到计算结果;
通过输出端口输出所述计算结果。
9.根据权利要求8所述的方法,其特征在于,所述通过数据转换装置将所述任务中的输入数据转换为路由包数据,并将所述路由包数据分发至所述神经形态芯片进行数据处理,得到计算结果,包括:
通过数据转换装置将所述任务中的输入数据转换为神经形态数据,并将所述神经形态数据封装在路由包中,得到所述路由包数据;
将所述路由包数据在多个神经形态处理器之间进行转发;
通过所述神经形态处理器对接收到的所述路由包数据进行解码,得到所述神经形态数据;
通过所述神经形态处理器对所述神经形态数据进行数据处理,生成神经形态数据信号;
将所述神经形态数据信号在多个所述神经形态处理器之间进行转发和计算,得到所述计算结果。
10.根据权利要求7所述的方法,其特征在于,所述方法还包括:
若所述任务包括非形式化、非结构化的任务以及形式化、结构化的任务,则通过变粒度划分的方式将所述任务划分为非形式化、非结构化的子任务以及形式化、结构化的子任务;
通过所述数据接口将所述非形式化、非结构化的子任务输入至所述类脑计算系统中进行数据处理;
在所述计算机系统中对所述形式化、结构化的子任务进行数据处理。
CN201910353944.XA 2019-04-29 2019-04-29 混合计算系统和混合计算方法 Active CN110163016B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910353944.XA CN110163016B (zh) 2019-04-29 2019-04-29 混合计算系统和混合计算方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910353944.XA CN110163016B (zh) 2019-04-29 2019-04-29 混合计算系统和混合计算方法

Publications (2)

Publication Number Publication Date
CN110163016A true CN110163016A (zh) 2019-08-23
CN110163016B CN110163016B (zh) 2021-08-03

Family

ID=67633070

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910353944.XA Active CN110163016B (zh) 2019-04-29 2019-04-29 混合计算系统和混合计算方法

Country Status (1)

Country Link
CN (1) CN110163016B (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111565152A (zh) * 2020-03-27 2020-08-21 中国人民解放军国防科技大学 一种基于路由域划分的类脑芯片路由系统数据通信方法
CN112364988A (zh) * 2020-11-12 2021-02-12 天津大学 一种基于fpga的分层异构类脑计算系统
CN112434800A (zh) * 2020-11-20 2021-03-02 清华大学 控制装置及类脑计算系统
CN113407479A (zh) * 2020-03-16 2021-09-17 北京灵汐科技有限公司 一种内嵌fpga的众核架构及其数据处理方法
CN113740235A (zh) * 2021-09-02 2021-12-03 清华大学 神经形态计算驱动的图像流式细胞仪
WO2022099573A1 (zh) * 2020-11-12 2022-05-19 浙江大学 一种面向亿级类脑计算机的芯片扩展方法
WO2022104989A1 (zh) * 2020-11-20 2022-05-27 清华大学 触发方法
WO2022104990A1 (zh) * 2020-11-20 2022-05-27 清华大学 触发装置及类脑计算系统
US11430524B2 (en) 2020-10-30 2022-08-30 International Business Machines Corporation Method for designing an initialization function for programming a memory element

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104809498A (zh) * 2014-01-24 2015-07-29 清华大学 一种基于神经形态电路的类脑协处理器
CN105095961A (zh) * 2015-07-16 2015-11-25 清华大学 一种人工神经网络和脉冲神经网络的混合系统
EP3089080A1 (en) * 2015-04-27 2016-11-02 Universität Zürich Networks and hierarchical routing fabrics with heterogeneous memory structures for scalable event-driven computing systems
US9613310B2 (en) * 2012-06-01 2017-04-04 Brain Corporation Neural network learning and collaboration apparatus and methods

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9613310B2 (en) * 2012-06-01 2017-04-04 Brain Corporation Neural network learning and collaboration apparatus and methods
CN104809498A (zh) * 2014-01-24 2015-07-29 清华大学 一种基于神经形态电路的类脑协处理器
EP3089080A1 (en) * 2015-04-27 2016-11-02 Universität Zürich Networks and hierarchical routing fabrics with heterogeneous memory structures for scalable event-driven computing systems
CN105095961A (zh) * 2015-07-16 2015-11-25 清华大学 一种人工神经网络和脉冲神经网络的混合系统

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
LUPING SHI等: ""Development of a neuromorphic computing system"", 《2015 IEEE INTERNATIONAL ELECTRON DEVICES MEETING (IEDM)》 *

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113407479A (zh) * 2020-03-16 2021-09-17 北京灵汐科技有限公司 一种内嵌fpga的众核架构及其数据处理方法
CN111565152A (zh) * 2020-03-27 2020-08-21 中国人民解放军国防科技大学 一种基于路由域划分的类脑芯片路由系统数据通信方法
US11430524B2 (en) 2020-10-30 2022-08-30 International Business Machines Corporation Method for designing an initialization function for programming a memory element
CN112364988A (zh) * 2020-11-12 2021-02-12 天津大学 一种基于fpga的分层异构类脑计算系统
WO2022099573A1 (zh) * 2020-11-12 2022-05-19 浙江大学 一种面向亿级类脑计算机的芯片扩展方法
CN112434800A (zh) * 2020-11-20 2021-03-02 清华大学 控制装置及类脑计算系统
WO2022104989A1 (zh) * 2020-11-20 2022-05-27 清华大学 触发方法
WO2022104990A1 (zh) * 2020-11-20 2022-05-27 清华大学 触发装置及类脑计算系统
CN112434800B (zh) * 2020-11-20 2024-02-20 清华大学 控制装置及类脑计算系统
CN113740235A (zh) * 2021-09-02 2021-12-03 清华大学 神经形态计算驱动的图像流式细胞仪

Also Published As

Publication number Publication date
CN110163016B (zh) 2021-08-03

Similar Documents

Publication Publication Date Title
CN110163016A (zh) 混合计算系统和混合计算方法
CN105719000A (zh) 一种神经元硬件结构及用这种结构模拟脉冲神经网络的方法
CN109858620A (zh) 一种类脑计算系统
CN110458279A (zh) 一种基于fpga的二值神经网络加速方法及系统
Agrawal et al. Simulation of network on chip for 3D router architecture
CN111565152B (zh) 一种基于路由域划分的类脑芯片路由系统数据通信方法
CN109472356A (zh) 一种可重构神经网络算法的加速装置及方法
CN110515889B (zh) 嵌入式fpga集群智能计算平台硬件框架
CN107508698B (zh) 雾计算中基于内容感知和带权图的软件定义服务重组方法
CN109491956B (zh) 一种异构协同计算系统
CN108345934A (zh) 一种用于神经网络处理器的激活装置及方法
CN111831354B (zh) 数据精度配置方法、装置、芯片、芯片阵列、设备及介质
CN110928694A (zh) 一种计算机系统
CN114372568A (zh) 类脑芯片及电子设备
WO2022227106A1 (zh) 一种基于risc-v指令集的aiot多制式边缘网关通信系统及设备
CN114169506A (zh) 一种基于工业物联网平台的深度学习边缘计算系统框架
Gao et al. Ocdst: Offloading chained dnns for streaming tasks
CN107346444A (zh) 基于云端大数据深度学习的智能芯片
CN106897768B (zh) 神经网络信息发送方法和系统
KR20230007220A (ko) 멀티 인코딩 기반의 스파이크 뉴럴 네트워크 장치 및 그의 동작 방법
Ueno et al. VCSN: Virtual circuit-switching network for flexible and simple-to-operate communication in HPC FPGA cluster
Diguet et al. Scalable NoC-based architecture of neural coding for new efficient associative memories
Liu et al. Energy-Efficient and Low-Latency Optical Network-on-Chip Architecture and Mapping Solution for Artificial Neural Networks
CN113297186A (zh) 数据处理方法、数据采集设备和数据计算设备
CN116011563B (zh) 一种面向脉冲中继的高性能脉冲发送仿真方法和装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant