CN104795360B - 通过放电加工对具有触点金属化的半导体管芯的分割 - Google Patents

通过放电加工对具有触点金属化的半导体管芯的分割 Download PDF

Info

Publication number
CN104795360B
CN104795360B CN201510023429.7A CN201510023429A CN104795360B CN 104795360 B CN104795360 B CN 104795360B CN 201510023429 A CN201510023429 A CN 201510023429A CN 104795360 B CN104795360 B CN 104795360B
Authority
CN
China
Prior art keywords
metal level
electrode
tube core
semiconductor wafer
discharge machining
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510023429.7A
Other languages
English (en)
Other versions
CN104795360A (zh
Inventor
M.勒斯纳
M.施内甘斯
G.施特兰茨尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN104795360A publication Critical patent/CN104795360A/zh
Application granted granted Critical
Publication of CN104795360B publication Critical patent/CN104795360B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23H—WORKING OF METAL BY THE ACTION OF A HIGH CONCENTRATION OF ELECTRIC CURRENT ON A WORKPIECE USING AN ELECTRODE WHICH TAKES THE PLACE OF A TOOL; SUCH WORKING COMBINED WITH OTHER FORMS OF WORKING OF METAL
    • B23H1/00—Electrical discharge machining, i.e. removing metal with a series of rapidly recurring electrical discharges between an electrode and a workpiece in the presence of a fluid dielectric
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23H—WORKING OF METAL BY THE ACTION OF A HIGH CONCENTRATION OF ELECTRIC CURRENT ON A WORKPIECE USING AN ELECTRODE WHICH TAKES THE PLACE OF A TOOL; SUCH WORKING COMBINED WITH OTHER FORMS OF WORKING OF METAL
    • B23H9/00—Machining specially adapted for treating particular metal objects or for obtaining special effects or results on metal objects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Thermal Sciences (AREA)
  • Dicing (AREA)
  • Electrical Discharge Machining, Electrochemical Machining, And Combined Machining (AREA)

Abstract

通过放电加工对具有触点金属化的半导体管芯的分割。分离半导体晶片的各个管芯的方法包括：在半导体晶片的第一表面上形成金属层，半导体晶片包括多个管芯；使多个管芯彼此分离；以及将金属层放电加工成各个区段，所述区段中的每一个区段保持附着于管芯之一。也提供了由这样的方法生产的对应的半导体管芯。

Description

通过放电加工对具有触点金属化的半导体管芯的分割
技术领域
本申请涉及在半导体晶片上制造的管芯的分割，特别是这样的管芯的无缺陷分割。
背景技术
照惯例通过机械切块（锯切）、干激光切块、喷射水流引导的激光切块、经由脉冲激光器的隐形切块或等离子体切块来执行在半导体晶片上制造的管芯（芯片）的分割（即，分离）。在具有机械稳定化所需的厚背面金属层的薄管芯的情况下，由在晶片上的各种不同的金属层（例如Cu）组成的背面金属堆叠的构造在半导体管芯的分离之前是必需的，以便避免碎屑和金属毛刺形成。厚背面金属化的这个构造一般通过图案电镀或湿蚀刻来完成，图案电镀或湿蚀刻都被限制到大约20 µm到40µm厚的薄金属稳定化层。具有大约40 µm到100µm和更大的厚度的厚背面金属堆叠的湿化学构造非常昂贵，并导致横向蚀刻和因而非垂直金属侧壁。在机械切块的情况下，管芯的侧壁可被损坏，有在锯切过程期间扩展的裂缝。
在基于激光的切块的情况下，激光辐射在体半导体内的穿透深度引起下层半导体管芯的过度加热。这个过度加热导致在管芯的侧壁上的金属-半导体化合物（例如硅化铜）的化学形成。金属-半导体化合物扩散到半导体块中并使待分离的管芯的电性能退化。从基于激光的切块产生的过度加热也引起背面金属化的局部熔融。
发明内容
根据分离半导体晶片的各个管芯的方法的实施例，该方法包括：在半导体晶片的第一表面上形成金属层，半导体晶片包括多个管芯；使多个管芯彼此分离；以及将金属层放电加工成各个区段，所述区段中的每一个区段保持附着于管芯之一。可以通过将至少一个电极定位在管芯中的邻近管芯之间的金属层的区之上并将足以从至少一个电极所覆盖的金属层的每一个区释放金属离子的高电压高频脉冲施加到至少一个电极和金属层来将金属层放电加工成各个区段。
根据半导体管芯的实施例，管芯包括具有第一表面、与第一表面相对的第二表面和在第一和第二表面之间垂直延伸的侧壁的半导体衬底。半导体管芯还包括覆盖半导体衬底的第一表面的金属层。金属层具有面向半导体衬底的第一表面的第一表面、与第一表面相对的第二表面和在第一和第二表面之间垂直延伸的侧壁。半导体衬底的侧壁没有金属-半导体化合物。金属层的侧壁没有熔融区和毛刺。
本领域中的技术人员在阅读下面的详细描述时和在观看附图时将认识到附加的特征和优点。
附图说明
附图的元件相对于彼此不一定按比例。相同的参考数字指定对应的相同部分。各种所示实施例的特征可组合，除非它们彼此排斥。实施例在附图中被描绘并在接下来的描述中被详述。
包括图1A到1O的图1示出通过放电加工来分离半导体晶片的各个管芯的方法的实施例。
包括图2A到2H的图2示出通过放电加工来分离半导体晶片的各个管芯的方法的另一实施例。
包括图3A到3B的图3示出通过放电加工来分离半导体晶片的各个管芯的方法的又另一实施例。
具体实施方式
本文描述的实施例为通过放电加工来构造布置在半导体晶片上的金属层作准备，这包括通过仅在用于实现放电加工的电极之下的金属层的区中发出微火花来移除金属。可通过任何标准金属化技术（诸如例如电化学沉积、PVD（物理气相沉积）、溅射等）或通过经由任何标准附着技术（例如扩散焊接、阳极键合、胶附着等）在管芯分割（即，分离）之前或之后将金属箔附着于半导体晶片来实现在晶片上的金属层。
包括图1A到1O的图1示出通过放电加工（也通常被称为发出微火花）来分离半导体晶片的各个管芯（芯片）的方法的实施例。图1A到1O示出在该方法的不同阶段的半导体晶片的相应的部分横截面视图。图1A到1C示出用于在金属层构造之前将支撑衬底附着于半导体晶片的纯粹可选的步骤。这些可选的步骤对将变薄到例如在500 nm和100 µm之间的半导体晶片和/或对具有带有测试结构的切缝位置的晶片特别有用。在切缝位置中的测试结构用于过程控制并预测管芯的行为，因为切缝位置在与管芯相同的环境中且由相同的方法来处理。
在图1A中，半导体晶片100的第二表面104由正性抗蚀剂106涂覆。正性抗蚀剂106使用具有开口110的光刻掩模108被曝光并接着被显影以形成具有开口112的掩模，其暴露在半导体晶片100的第二表面104处的切缝位置116的测试结构114。可替换地，负性抗蚀剂可被使用，并使用具有相反极性的光刻掩模被曝光。
在图1B中，例如通过湿蚀刻移除切缝位置116的测试结构114。在基于铜的测试结构114的情况下，这可涉及AlSiCu金属湿蚀刻。
在图1C中，例如也可通过湿蚀刻移除在切缝位置116中的任何残留氧化物118。
在图1D中，例如使用NMP（1-甲基-2-吡咯烷酮（pyrrolidon））移除抗蚀剂106，且例如通过粘合剂122将支撑衬底120（例如粘性膜、玻璃载体、陶瓷等）附着于半导体晶片100的第二表面104。如果期望，半导体晶片100的相对的第一表面102可变薄到例如40 µm或更薄以产出更薄的管芯（芯片）。根据这个实施例，晶片100的第一表面102对应于管芯的背面。
在图1A到1D中，为了说明的容易，只示出在两个邻近管芯之间的半导体晶片100的一部分。如在半导体工业中是标准实践的，晶片100可包括很多管芯。
在图1E中，半导体晶片100的第一表面102涂覆有负性抗蚀剂124。掩模126（例如Cr掩模）被定位于抗蚀剂124之上并用于曝光和显影抗蚀剂124以形成具有开口128的掩模，其暴露在管芯中的邻近管芯之间的切块或锯切道130。可替换地，正性抗蚀剂可被使用，并使用具有相反极性的光刻掩模被曝光。切块/锯切道130是没有属于各个管芯的任何器件的半导体晶片100的区，并表示将例如通过锯切、激光消融、蚀刻等来分割以便分离各个管芯的晶片100的区。
在图1F中，已经沿着切块/锯切道130分割各个管芯。任何标准管芯分割过程可用于分离各个管芯。例如，可在管芯的侧壁132上的聚合物沉积之后在分立的蚀刻步骤中执行分割过程。蚀刻过程可停止在粘合剂122或用于将半导体晶片100附着于支撑衬底（如果被提供）120的其它材料上。聚合物134到管芯的侧壁132的分立涂敷在随后的蚀刻步骤期间保护管芯侧壁132。
在图1G中，已经通过任何适当的标准工艺（例如蚀刻）来移除在管芯的侧壁132上的抗蚀剂124和聚合物134。
在图1H中，金属化附着材料136（例如粘合剂、焊料、像AuSn的高级扩散焊接材料等）被提供在半导体晶片100的第一表面102上。在高级扩散焊接材料的情况下，金属化附着材料136可通过在等离子体环境中溅射来沉积到管芯中的邻近管芯之间的分割沟槽138中。
在图1I中，金属层140（例如金属箔）如在图1I中面向下的箭头所指示的通过金属化附着材料136附着于半导体晶片100的第一表面102。金属层140可包括任何标准金属化，例如Cu、Mo、W等或其合金。仍可使用其它类型的金属层。通常，金属层140是平放在半导体晶片100的至少部分之上的金属材料的覆盖件。在Cu材料系统的情况下，金属层140可在具有甲酸预清洁的真空炉中附着于半导体晶片100的第一表面102。
图1J示出通过高级扩散焊接而附着于半导体晶片100的第一表面102的金属层140的情况。在这种情况下，薄金属层（例如1-10 μm厚）在热工艺期间与金属层140相互扩散以产出具有比键合温度高的再熔融温度的金属间化合层。CuSn和AuSn是普通的高级扩散焊接系统。可使用其它高级扩散焊接系统。
图1K到1M示出将金属层140放电加工成各个区段142的过程，所述区段142中的每一个区段保持附着于管芯之一。在图1K中，金属层140浸没在电介质液体144（诸如例如去离子水或像例如煤油的包含碳氢化合物的液体）中。在一些情况下，可省略电介质液体144。至少一个电极146被定位在管芯中的邻近管芯之间的金属层140的区之上。在图1K中，电极146的阵列被定位于将通过发出微火花切割的金属层140的每一个区之上。可替换地，被成形为覆盖将被放电加工的金属层140的所有区的单个电极146可被定位于晶片100之上。
在任一情况下，将高电压高频脉冲施加到每一个电极146和金属层140。脉冲的电压和频率足以从电极146所覆盖的金属层140的每一个区释放金属离子148。在一个实施例中，施加到每一个电极146的高电压高频脉冲范围在1 mV和几kV之间以及在103 Hz到106之间以通过发出微火花切穿金属层140。
也在图1K中，电极146形成用于放电加工过程的阳极（+），且金属层140形成阴极（-）。由高电压高频脉冲生成的火花使小侵蚀坑在金属层140中形成，其中释放的金属离子148由电介质液体144移除。每一个电极146在电介质液体144中在垂直方向（X）上朝着半导体晶片100的第一表面102移动，因为金属离子148由电介质液体144移除并溶解。垂直电极运动在图1K中由标记为“馈给”的面向下的箭头指示。在一个实施例中，每一个电极146以恒定的馈给速度朝着半导体晶片100的第一表面102移动，所述馈给速度可以根据微火花电压和频率以及正被放电加工的金属层140的类型来确定。
图1L示出当放电加工过程继续时的半导体晶片100，其中当附加的金属离子148继续从金属层140被释放并由电介质液体144移除时，电极146移动得更接近于半导体晶片100的第一表面102。通过施加恒定的馈给速度，电极146移动到金属层140中并使金属离子断火且在具有平滑金属侧壁152的金属层140中生成深沟槽150。
在图1M中，当电极146到达在所分割（分离）的管芯中的邻近管芯之间的以前生成的间隙138时，放电加工过程停止。一旦正好在电极146之下的所有金属被移除，微火花就停止。
图1N示出在放电加工过程已经结束之后的半导体晶片100。每一个半导体晶片具有半导体衬底154，其具有第一表面102、与第一表面102相对的第二表面104和在第一和第二表面102、104之间垂直延伸的侧壁132。金属层140的区段142覆盖每一个个别半导体衬底154的第一表面102，且先前通过放电加工过程被分段。每一个金属区段142具有面向对应的半导体衬底154的第一表面102的第一表面156、与第一表面156相对的第二表面158和在第一和第二表面156、158之间垂直延伸的侧壁152。每一个半导体衬底154的侧壁132没有金属-半导体化合物。通过放电加工过程实现的每一个金属区段142的侧壁152没有熔融区和毛刺。
图1O示出在例如通过粘合剂将结构层压和安装到框架160之后的放电加工后的半导体晶片。在结构的相对侧处的支撑衬底（如果被提供）120可如图1O所示的面向下的箭头指示的被移除。
包括图2A到2H的图2示出通过放电加工来分离半导体晶片100的各个管芯（芯片）的方法的另一实施例。图2A到2H示出在该方法的不同阶段的半导体晶片100的相应的部分横截面视图。图2所示的实施例类似于图1所示的实施例，然而在将金属层140放电加工成各个区段142之后，管芯彼此分离。
在图2A中，例如在切缝测试结构（如果被提供）移除之后，半导体晶片100附着于支撑衬底120。任何标准支撑衬底120（例如粘性膜、玻璃载体、陶瓷等）可被使用，并例如通过粘合剂122附着于半导体晶片100的第二表面104。如果期望，半导体晶片100的相对的第一表面102可变薄到例如40 µm或更薄，以产出更薄的管芯。根据这个实施例，晶片100的第一表面102对应于管芯的背面。在图1A中，为了说明的容易，只示出在两个邻近管芯之间的半导体晶片100的一部分。如在半导体工业中是标准实践的，晶片100可包括很多管芯。
在图2B中，金属化附着材料136（例如粘合剂、焊料、像AuSn的高级扩散焊接材料等）被提供在半导体晶片100的第一表面102上。金属层140（例如金属箔）如在图2B中的面向下的箭头所指示的通过金属化附着材料136附着于半导体晶片100的第一表面102。金属层140可包括任何标准金属化，例如Cu、Mo、W等或其合金。仍可使用其它类型的金属层。通常，金属层140是平放在半导体晶片100的至少部分之上的金属材料的覆盖件。在Cu材料系统的情况下，金属层140可在具有甲酸预清洁的真空炉中附着于半导体晶片100的第一表面102。
图2C示出通过高级扩散焊接而附着于半导体晶片100的第一表面102的金属层140的情况。在这种情况下，薄金属层（例如1-10 μm厚）与金属层140相互扩散以产出具有如先前在本文描述的金属间化合层。
图2D到2F示出将金属层140放电加工成各个区段142的过程，所述区段142中的每一个区段保持附着于管芯之一。在图2D中，金属层140浸没在电介质液体144（诸如例如去离子水或像例如煤油的包含碳氢化合物的液体）中。在一些情况下，可省略电介质液体。至少一个电极146被定位在管芯中的邻近管芯之间的金属层140的区之上。在图2D中，电极146的阵列被定位于将通过发出微火花而切割的金属层140的每一个区之上。可替换地，被成形为覆盖将被放电加工的金属层140的所有区的单个电极可被定位于晶片100之上。
在任一情况下，将高电压高频脉冲施加到每一个电极146和金属层140。脉冲的电压和频率足以从电极146所覆盖的金属层140的每一个区释放金属离子148，如先前在本文描述的。
也在图2D中，电极146形成用于放电加工过程的阳极（+），且金属层140形成阴极（-）。由高电压高频脉冲生成的微火花使小侵蚀坑在金属层140中形成，其中金属离子148由电介质液体144移除并溶解。每一个电极146在电介质液体144中在垂直方向（V）上朝着半导体晶片100的第一表面102移动，因为金属离子148由电介质液体144移除。垂直电极运动在图2D中由标记为“馈给”的面向下的箭头指示。每一个电极146以恒定的馈给速度朝着半导体晶片100的第一表面102移动，如先前在本文描述的。
图2E示出当放电加工过程继续时的半导体晶片100，其中当附加的金属离子148从金属层140被释放并由电介质液体144移除时，电极146移动得更接近于半导体晶片100的第一表面102，从而在具有平滑金属侧壁152的金属层140中形成深沟槽150。
在图2F中，当电极146到达半导体晶片100的第一表面102时，放电加工过程停止。一旦正好在电极146之下的所有金属（包括高级扩散焊接层136（如果被提供））被移除，微火花就停止。
在图2G中，沿着切块/锯切道130分割各个管芯。分割过程在图2G中由面向下的箭头指示。金属层140在这个过程期间未被切割，因为金属层140以前通过在图2D到2F中所示的放电加工过程被分段。任何标准管芯分割过程（例如机械切块、干激光切块、喷射水流引导的激光切块、隐形切块、等离子体切块等）可用于分离各个管芯。例如，可在管芯的侧壁132上的聚合物134沉积之后在分立的蚀刻步骤中执行分割过程。图2G示出在分立的蚀刻/聚合物沉积步骤之一之后的结构。
在图2H中，蚀刻过程在粘合剂122或用于将半导体晶片100附着于支撑衬底（如果被提供）120的其它材料上停止。聚合物134到管芯的侧壁132的分立涂敷在随后的蚀刻步骤期间保护管芯侧壁132。可接着通过任何适当的标准工艺（例如蚀刻）和所执行的随后的标准处理（例如最终结构到框架的安装和例如如图1O所示的支撑衬底（如果被提供）120的移除）来移除在管芯的侧壁132上的聚合物134。每一个结果半导体管芯具有半导体衬底154，其具有第一表面102、与第一表面102相对的第二表面104和在第一和第二表面102、104之间垂直延伸的侧壁132。金属层140的区段142覆盖每一个个别半导体衬底154的第一表面102，且先前通过放电加工过程被分段。每一个金属区段142具有面向对应的半导体衬底154的第一表面102的第一表面156、与第一表面156相对的第二表面158和在第一表面和第二表面158之间垂直延伸的侧壁152。每一个半导体衬底154的侧壁132没有金属-半导体化合物。通过放电加工过程实现的每一个金属区段142的侧壁152没有熔融区和毛刺。
本文描述的放电加工过程对金属是高度选择性的（与半导体材料（例如Si、GaN、GaAs等）比较，一般对金属的选择性是大约50到100倍），且在金属层140在期望区142中被完全分段之后自动停止。金属不被蒸发作为放电加工过程的部分，而是，金属离子148通过发出微火花在期望区中从金属层140释放并被溶解在电介质液体144中。因此，管芯的侧壁132没有金属-半导体化合物，例如硅化铜。此外，通过使用放电加工，在金属层140中形成的沟槽150的侧壁152没有熔融区和毛刺，因为放电加工过程不引起金属侧壁152的过度局部加热。
本文描述的放电加工过程允许非常厚的背面金属（例如20 µm到200µm或甚至更厚）的图案化。本文描述的放电加工过程也可用于在半导体管芯的正面上构造厚金属层。也就是说，图1和2所示的金属层140可以在管芯的背面或正面上。此外，图1和2的方法可包括在半导体晶片100的相对表面上形成附加的金属层作为原始金属层140。可将这两个（相对的）金属层放电加工成各个区段，所述区段中的每一个区段保持附着于管芯之一。以这种方式，每一个管芯具有在通过放电加工处理的管芯的两个相对的主表面上的厚金属层。
半导体衬底在原地（一个设备、一个工艺步骤）的图案化在具有本文描述的放电加工过程的情况下也是可能的。每一个放电加工电极146可以使用任何标准正面或背面对准技术（例如使用照相机的光学检查、在玻璃支撑衬底120的情况下的背面检查等）与对应的切缝位置116正确地对准。本文描述的放电加工过程可适合于任何切块工艺和沉积在晶片背面或正面上的任何金属层堆叠。作为结果，通过本文描述的放电加工方法所处理的厚金属层具有均匀的后处理性质，例如均匀的硬度、金属晶粒的均匀结晶取向、均匀弹性模量等。通过调整微火花参数（例如电极电压和/或频率），通过发出微火花进行切割也可穿过半导体材料（例如Si、SiC、GaN、GaAs等）来完成，以便分离半导体管芯。
通过本文描述的放电加工过程在金属层140中形成的沟槽150的宽度由电极尺寸确定，并可通过使用不同的电极几何形状和尺寸来调整。例如，较宽的电极146产出穿过金属层140的对应的较宽沟槽150。相反，较窄的电极146产出穿过金属层140的较窄沟槽150。沟槽侧壁152的角度和轮廓也由电极尺寸确定。电极146的侧壁可通常相对于半导体晶片100的第一表面102垂直延伸，从而在金属层140中产出通常垂直的沟槽侧壁152。如在本文关于电极146和沟槽侧壁152的形状使用的术语“垂直”指代垂直于半导体晶片100的第一表面102的方向。可替换地，电极侧壁可以成角度以在金属层140中产出对应地成角度的沟槽侧壁152。
图3A到3B示出了将覆盖半导体晶片100的至少部分的金属层140放电加工成各个区段的实施例。根据这个实施例，至少一个放电加工电极146具有布置成最接近于待分段的金属层140的较窄（W1）的第一部分200和比第一电极部分200布置得更远离金属层140的较宽（W2）的第二部分202。以这种方式，当电极146如在从图3A到图3B的过渡中所示的移动得更接近半导体晶片100的第一表面102时，台阶204在金属层140中形成。台阶204对应于在电极146的第一和第二部分200、202之间的宽度差。电极146可具有其它形状和尺寸，这取决于在金属层140中形成的沟槽剖面。
为了描述的容易，空间相对术语（例如“在…之下”、“在…下”、“下部”、“在…之上”、“上部”等）用于解释一个元件相对于第二元件的定位。除了与在附图中描绘的方位不同的方位以外，这些术语意在包括器件的不同方位。此外，术语（例如“第一”、“第二”等）也用于描述各种元件、区、部分等，且也不意在为限制性的。相似的术语在整个描述中指代相似的元件。
如在本文使用的，术语“具有”、“包含”、“包括”、“由……组成”等是指示所陈述的元件或特征的存在的开放性术语，而不排除附加的元件或特征。冠词“一”、“一个”和“该”意在包括复数以及单数，除非上下文另外清楚地指示。
在考虑变形和应用的上面的范围的情况下，应理解，本发明并不被前述描述限制，也不被附图限制。替代地，本发明仅由下面的权利要求及其合法等效形式限制。

Claims (19)

1.一种分离半导体晶片的各个管芯的方法，所述方法包括：
在半导体晶片的第一表面上形成金属层，所述半导体晶片包括多个管芯；
使所述多个管芯彼此分离；以及
将所述金属层放电加工成各个区段，所述区段中的每一个区段保持附着于所述管芯之一,
其中将所述金属层放电加工成各个区段包括：
将至少一个电极定位在所述管芯中的邻近管芯之间的所述金属层的区之上；以及
将足以从所述至少一个电极所覆盖的所述金属层的每一个区释放金属离子的高电压高频脉冲施加到所述至少一个电极和所述金属层。
2.如权利要求1所述的方法，还包括：
将所述金属层浸没在电介质液体中；以及
当所述金属离子被所述电介质液体移除时，使所述至少一个电极在所述电介质液体中在垂直方向上朝着所述半导体晶片的所述第一表面移动。
3.如权利要求2所述的方法，其中所述至少一个电极以恒定的馈给速度朝着所述半导体晶片的所述第一表面移动。
4.如权利要求2所述的方法，其中在将所述金属层放电加工成所述各个区段之后所述管芯彼此分离，且其中当所述至少一个电极到达所述半导体晶片的所述第一表面时所述放电加工停止。
5.如权利要求2所述的方法，其中在将所述金属层放电加工成所述各个区段之前所述管芯彼此分离，且其中当所述至少一个电极到达在所述管芯中的邻近管芯之间的间隙时所述放电加工停止。
6.如权利要求2所述的方法，其中所述电介质液体包括碳氢化合物或去离子水。
7.如权利要求1所述的方法，其中所述半导体晶片包括切缝测试位置，所述切缝测试位置包括在与所述第一表面相对的所述半导体晶片的第二表面处在所述管芯中的邻近管芯之间的测试结构，所述方法还包括：
使所述至少一个电极与所述切缝测试位置对准，使得金属离子从与所述切缝测试位置对准的所述金属层的每一个区释放。
8.如权利要求7所述的方法，还包括：
从所述切缝测试位置移除所述测试结构；以及
在所述测试结构被移除之后且在所述金属层的所述放电加工之前在所述半导体晶片的所述第二表面处将所述半导体晶片安装到支撑衬底。
9.如权利要求1所述的方法，其中将至少一个电极定位在所述管芯中的邻近管芯之间的所述金属层的区之上包括将电极的阵列定位在所述管芯中的邻近管芯之间的所述金属层的每一个区之上。
10.如权利要求1所述的方法，其中施加到所述至少一个电极的所述高电压高频脉冲范围在1 mV和几kV之间以及在103 Hz到106 Hz之间。
11.如权利要求1所述的方法，其中所述至少一个电极包括布置成最接近于所述金属层的较窄的第一部分和布置得比所述第一部分更远离所述金属层的较宽的第二部分，使得当所述至少一个电极朝着所述半导体晶片的所述第一表面移动时台阶在所述金属层中形成，所述台阶对应于在所述至少一个电极的所述第一部分和第二部分之间的过渡。
12.如权利要求1所述的方法，还包括：
在与所述第一表面相对的所述半导体晶片的第二表面上形成附加的金属层；以及
将所述附加的金属层放电加工成各个区段，来自所述附加的金属层的所述区段中的每一个区段保持附着于所述管芯之一。
13.如权利要求1所述的方法，其中所述金属层在20 µm和200 µm厚之间。
14.如权利要求1所述的方法，其中在将所述金属层放电加工成所述各个区段之后，所述管芯彼此分离。
15.如权利要求1所述的方法，其中在将所述金属层放电加工成所述各个区段之前，所述管芯彼此分离。
16.如权利要求15所述的方法，其中所述金属层是粘附或扩散焊接到所述半导体晶片的所述第一表面的金属箔。
17.一种半导体管芯，包括：
半导体衬底，其具有第一表面、与所述第一表面相对的第二表面和在所述第一表面和第二表面之间垂直延伸的侧壁；以及
金属层，其覆盖所述半导体衬底的所述第一表面，所述金属层具有面向所述半导体衬底的所述第一表面的第一表面、与所述金属层的第一表面相对的第二表面和在所述金属层的第一表面和第二表面之间垂直延伸的侧壁，
其中所述半导体衬底的所述侧壁没有金属-半导体化合物，
其中所述金属层的所述侧壁没有熔融区和毛刺。
18.如权利要求17所述的半导体管芯，其中所述金属层具有包括至少硬度、金属晶粒的结晶取向和弹性模量的均匀性质。
19.如权利要求17所述的半导体管芯，其中所述金属层在20 µm和200 µm厚之间。
CN201510023429.7A 2014-01-17 2015-01-16 通过放电加工对具有触点金属化的半导体管芯的分割 Active CN104795360B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/158,398 US9449876B2 (en) 2014-01-17 2014-01-17 Singulation of semiconductor dies with contact metallization by electrical discharge machining
US14/158398 2014-01-17

Publications (2)

Publication Number Publication Date
CN104795360A CN104795360A (zh) 2015-07-22
CN104795360B true CN104795360B (zh) 2018-03-30

Family

ID=53497984

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510023429.7A Active CN104795360B (zh) 2014-01-17 2015-01-16 通过放电加工对具有触点金属化的半导体管芯的分割

Country Status (3)

Country Link
US (1) US9449876B2 (zh)
CN (1) CN104795360B (zh)
DE (1) DE102015100491B4 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9368436B2 (en) 2014-08-04 2016-06-14 Infineon Technologies Ag Source down semiconductor devices and methods of formation thereof
US9640419B2 (en) 2014-08-04 2017-05-02 Infineon Technologies Ag Carrier system for processing semiconductor substrates, and methods thereof
DE102017122865B3 (de) * 2017-10-02 2019-03-14 Infineon Technologies Ag Verfahren zum Bilden einer metallischen Zwischenverbindung, Verfahren zum Herstellen einer Halbleiteranordnung mit einer metallischen Zwischenverbindung und Halbleitervorrichtungsanordnung mit einer metallischen Zwischenverbindung
US10643860B2 (en) * 2018-03-26 2020-05-05 Infineon Technologies Ag Methods of thinning and structuring semiconductor wafers by electrical discharge machining
DE102018107922A1 (de) * 2018-04-04 2019-10-10 Infineon Technologies Ag Verfahren zum Verarbeiten eines Siliciumcarbid enthaltenden kristallinen Substrats, Siliciumcarbidchip und Verarbeitungskammer
US10967450B2 (en) 2018-05-04 2021-04-06 Infineon Technologies Ag Slicing SiC material by wire electrical discharge machining

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1650410A (zh) * 2002-04-29 2005-08-03 先进互联技术有限公司 部分构图的引线框架及其制造方法以及在半导体封装中的使用
CN102738040A (zh) * 2011-04-06 2012-10-17 英飞凌科技股份有限公司 用于处理半导体晶圆或裸片的方法和粒子沉积设备
CN103094170A (zh) * 2011-11-07 2013-05-08 英飞凌科技股份有限公司 用于分离多个裸片的方法及用于分离多个裸片的加工设备

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000012745A (ja) * 1998-06-24 2000-01-14 Nec Corp 半導体パッケージおよびその製造方法
US6812552B2 (en) * 2002-04-29 2004-11-02 Advanced Interconnect Technologies Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US20040058478A1 (en) * 2002-09-25 2004-03-25 Shafidul Islam Taped lead frames and methods of making and using the same in semiconductor packaging
US7351611B2 (en) * 2004-02-20 2008-04-01 Carsem (M) Sdn Bhd Method of making the mould for encapsulating a leadframe package
FR2879183B1 (fr) * 2004-12-15 2007-04-27 Atmel Grenoble Soc Par Actions Procede de fabrication collective de microstructures a elements superposes
US8183593B2 (en) * 2009-10-16 2012-05-22 Oracle America, Inc. Semiconductor die with integrated electro-static discharge device
US9054063B2 (en) 2013-04-05 2015-06-09 Infineon Technologies Ag High power single-die semiconductor package
US9613930B2 (en) * 2013-10-25 2017-04-04 Infineon Technologies Ag Semiconductor device and method for manufacturing a semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1650410A (zh) * 2002-04-29 2005-08-03 先进互联技术有限公司 部分构图的引线框架及其制造方法以及在半导体封装中的使用
CN102738040A (zh) * 2011-04-06 2012-10-17 英飞凌科技股份有限公司 用于处理半导体晶圆或裸片的方法和粒子沉积设备
CN103094170A (zh) * 2011-11-07 2013-05-08 英飞凌科技股份有限公司 用于分离多个裸片的方法及用于分离多个裸片的加工设备

Also Published As

Publication number Publication date
DE102015100491B4 (de) 2017-04-06
DE102015100491A1 (de) 2015-07-23
US20150206802A1 (en) 2015-07-23
US9449876B2 (en) 2016-09-20
CN104795360A (zh) 2015-07-22

Similar Documents

Publication Publication Date Title
CN104795360B (zh) 通过放电加工对具有触点金属化的半导体管芯的分割
US11848237B2 (en) Composite wafer, semiconductor device and electronic component
US7442565B2 (en) Method for manufacturing vertical structure light emitting diode
JP5247710B2 (ja) ダイ分離法
US9093385B2 (en) Method for processing a semiconductor workpiece with metallization
CN103839910B (zh) 包括芯片载体的半导体器件组件、半导体晶片和制造半导体器件的方法
KR20090046838A (ko) 고체상태 마이크로 밧데리의 포토리소그래픽 제조, 싱글레이션 및 패시베이션 용 방법 및 장치
US8969175B2 (en) Method for producing singulated semiconductor devices
CN1777978A (zh) 减少晶片划片区中的金属
TWI433279B (zh) 半導體封裝及其形成方法
KR20130135042A (ko) 커넥터 자리 간격에 대한 설계 방식 및 결과의 구조물
CN107799429A (zh) 用于形成半导体器件的方法以及半导体器件
WO2015077623A1 (en) Led submount with integrated interconnects
WO2005034214A2 (en) Protective layer during scribing
DE102014115712B4 (de) Leistungschip und Verfahren zur Verarbeitung eines Wafers
US12094837B2 (en) Method of manufacturing semiconductor devices by filling grooves formed in a front side surface of a wafer with a side face protection material
KR20100059828A (ko) 전자 컴포넌트를 생산하기 위한 방법 및 전자 컴포넌트
CN105431252B (zh) 用于将复合体分割成半导体芯片的方法和半导体芯片
US20150056730A1 (en) Semiconductor device and method for manufacturing the same
CN116031161A (zh) 一种双面厚铜结构的功率mosfet器件制备方法及其功率mosfet器件
CN103871974B (zh) 半导体器件及其产生方法
FR3127346A1 (fr) Element de commutation electrique pour interconnecter des barres de courant d’un systeme de distribution d’energie electrique
KR20210044394A (ko) 파워 반도체 다이싱 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant