CN104781682A - 在用于半导体测试的本地每引脚测试仪的自动测试设备上伪每站测试仪功能 - Google Patents
在用于半导体测试的本地每引脚测试仪的自动测试设备上伪每站测试仪功能 Download PDFInfo
- Publication number
- CN104781682A CN104781682A CN201380054441.3A CN201380054441A CN104781682A CN 104781682 A CN104781682 A CN 104781682A CN 201380054441 A CN201380054441 A CN 201380054441A CN 104781682 A CN104781682 A CN 104781682A
- Authority
- CN
- China
- Prior art keywords
- intermediate processor
- channel circuit
- measured device
- test
- processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
- G01R31/31907—Modular tester, e.g. controlling and coordinating instruments in a bus based architecture
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31926—Routing signals to or from the device under test [DUT], e.g. switch matrix, pin multiplexing
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Networks & Wireless Communication (AREA)
Abstract
这里给出了用于测试器件的系统和方法。本发明的实施例使用中央控制器来协调多个被测器件的测试,以及多个信道电路,每个信道电路可操作为被耦合到上述多个被测器件中的被测器件的至少一个I/O引脚。此外,本发明的实施例包括多个中间处理器,每个中间处理器被耦合到中央控制器,并且可操作为接收和发送控制信号。这些中间处理器的每一个被耦合到多个信道电路中的不同组信道电路,并且可操作为独立于多个中间处理器中的任意其他中间处理器来针对与其相关联的被测器件的测试执行它们自己的测试程序实例化。
Description
技术领域
本发明的实施例一般地涉及用于测试电子组件的自动测试设备(ATE)。
背景技术
自动测试设备(ATE)通常在电芯片制造领域中用于测试电子组件。ATE系统既降低了在对器件进行测试以保证器件功能与设计一样上面花费的时间量,又用作在给定器件到达消费者手中之前确定该器件中存在故障组件的诊断工具。
目前存在两种类型的系统用于测试片上系统半导体器件:每站测试仪(Tester-Per-Site,TPS)和每引脚测试仪(Tester-Per-Pin,TPP)。TPS系统将在可被称为“测试站”内的每个被测器件(DUT)上执行的很多测试功能分组在一起。在实时测试环境中,TPS系统包括在若干测试站上测试若干DUT,一个资源站可用于向每个站提供测试资源。图1A提供了传统的每站测试仪(TPS)系统的图示。如图1A所示,资源1、2、3和4包括每站资源池,当资源1、2、3和4被连接到位于DUT 101中它们相应的引脚(分别是引脚6、7、8和9)时,该每站资源池专用于测试DUT 101。
该特定架构在每个器件被独立测试方面提供了测试流程的灵活性,这减少了由故障器件可能造成的堵塞。但是,该架构的实现还可能导致以浪费测试资源为代价,因为在测试阶段中,每个资源不能在多个站之间共享。此外,在TPS系统的专用测试方法中,所有测试资源被集中在单个DUT上,可导致对于不需要这些资源的器件的资源浪费,从而导致资源低效。TPS系统的示例被公开于题为“Algorithmically Programmable MemoryTester with Test Site Operating in a Slave Mode”的美国专利No.6779140中。
竞争的TPP系统提供了可彼此独立进行操作的一系列模拟和数字驱动及接收功能。通过“引脚”的使用,TPP系统向每个引脚分配测试仪器件以提供能够支持测试的特定资源。图2B提供了传统的每引脚测试仪(TPP)系统的图示。TPP系统支持多个测试仪“信道”的使用以在并行测试时在多个测试站上测试多个DUT。如图1B所示,一旦信道80到94被连接到位于DUT 101上其相应的引脚(180到184),则这些信道向DUT 101提供各种测试仪资源。应该理解的是,信道85到89和90到94针对其各自的DUT(分别为201和301)可以与信道80到84类似的方式进行配置。
但是,当在TPP系统下进行并行测试时存在多站低效问题。虽然测试仪工作站15能够在多个DUT上运行多个测试,但是这些测试必须被保持锁步(in lock step)。例如,如果DUT 101报告故障,则在信道80到84能够被重新初始化并重新分配以测试另一器件之前,信道80到84必须等待直到DUT 201和301完成测试。此外,DUT 101可能需要比DUT 201长的测试周期,从而捆绑了可在另一DUT上更好地使用的可用信道。因此,虽然在该方式下,多个器件可被并行测试,但是测试流程取决于对DUT完成最长的测试。TPP系统的示例被公开于题为“Automatic TestEquipment System Using Pin Slice Architecture”的美国专利No.5461310中。
发明内容
因此,存在对能够解决上述系统的问题的测试仪系统和/或方法的需求。本发明的实施例提供了解决这些问题的新的解决方案,利用了所描述的系统的有益方面,而没有其相应的限制。
本发明的实施例通过将TPP资源智能分组到伪测试站中来将TPS和TPP架构结合。这克服了就二者本身而言的架构的限制:信号资源可被有效地分配以用于优化信号完整性和负载板路由,同时允许每站测试程序控制以最小化测试时间。在该新的架构中,每个站的测试流程被分布到位于测试头内的处理元件。
通过将测试程序控制下移到测试头中的嵌入式处理器,消除了与测试仪工作站中的多线程测试程序控制相关联的问题。这使测试程序开发、调试和维护变得容易。多线程只能在测试仪工作站级被实现,以支持将测试程序和矢量数据分布到多个站以及当测试完成时收集合格/不合格数据。
本发明的实施例还可以降低诊断不合格器件所需的测试插入数。当前的行业惯例将不合格器件发回工程单位(engineering),它们在工程单位被重新安装在测试仪上以运行额外的测试以便诊断故障,并支持处理或设计改善以增加器件的测试产量。该新的架构使得可以在初始测试插入过程中对不合格器件运行额外的测试,以利用否则将被浪费的测试仪时间和资源(因为在测试仪上的其他器件完成整个测试程序的同时,不合格的器件是空闲的)。
更具体地,在一个实施例中,本发明被实现为用于对器件进行测试的测试仪系统。该系统包括中央控制器,用于协调多个被测器件的测试。在一个实施例中,中央控制器可以是测试仪工作站(例如,计算机)。该系统还包括多个信道电路,每个信道电路可操作为被耦合到多个被测器件中的被测器件的至少一个I/O引脚。在一个实施例中,多个信道电路可以是:时钟引脚信道电路;模拟输入信道电路;模拟输出信道电路;和/或数字输入/输出信道电路。
该系统还包括多个中间处理器,每个中间处理器被耦合到中央控制器,并且可操作为接收和发送控制信号。在一个实施例中,中间处理器可以是嵌入式处理器,它们被耦合到中央控制器并且可操作为接收其各自的矢量数据。每个中间处理器可独立地执行其各自的测试程序实例化(instantiation),以使用相关联的一组信道电路来测试相关联的被测器件。
此外,每个中间处理器可被耦合到多个信道电路中的不同组信道电路,这使得每个中间处理器能够针对其相关联的被测器件中的每一个执行其各自的测试程序实例化。每个中间处理器可执行其各自的测试程序以在锁步执行中测试第一组被测器件。在一个实施例中,每个中间处理器可独立地执行不同的测试程序。
在另一实施例中,本发明被实现为用于对器件进行测试的方法。该方法包括使用中央控制器来协调多个被测器件的测试。在一个实施例中,中央控制器可以是测试仪工作站(例如,计算机)。该方法还包括将多个信道电路耦合到所述多个被测器件中的被测器件的至少一个I/O引脚,其中每个信道电路可操作为被耦合到所述多个被测器件中的被测器件的至少一个I/O引脚。在一个实施例中,多个信道电路可以是:时钟引脚信道电路;模拟输入信道电路;模拟输出信道电路;和/或数字输入/输出信道电路。
该方法实施例还包括关联多个中间处理器,每个中间处理器被耦合到中央控制器,并且可操作为从中央控制器接收控制信号,并且向中央控制器发送控制信号,该中央控制器能够监视多个信道电路的操作状态。在一个实施例中,中间处理器可以是嵌入式处理器,它们被耦合到中央控制器并且可操作为接收其各自的矢量数据。每个中间处理器可独立地执行其各自的测试程序实例化,以使用每个中间处理器所耦合到的相关联的一组信道电路来测试相关联的被测器件。
此外,该方法实施例包括将多个中间处理器中的每个中间处理器关联到多个信道电路中的不同组信道电路,这使得每个中间处理器能够针对其相关联的被测器件中的每一个执行其各自的测试程序实例化。每个中间处理器可执行其各自的测试程序以在锁步执行中测试第一组被测器件。在一个实施例中,每个中间处理器可独立地执行不同的测试程序。
在又一实施例中,本发明被实现为用于对器件进行测试的测试仪系统。该系统包括中央控制器,用于协调多个被测器件的测试。在一个实施例中,中央控制器可以是测试仪工作站(例如,计算机)。该系统还包括多个信道电路,每个信道电路可操作为被耦合到多个被测器件中的被测器件的至少一个I/O引脚。在一个实施例中,多个信道电路可以是:时钟引脚信道电路;模拟输入信道电路;模拟输出信道电路;和/或数字输入/输出信道电路。
该系统还包括多个中间处理器,每个中间处理器被耦合到中央控制器,并且可操作为接收和发送控制信号。在一个实施例中,中间处理器可以是嵌入式处理器,它们被耦合到中央控制器并且可操作为接收其各自的矢量数据。每个中间处理器可执行各自的测试程序实例化的一组指令,以使用每个中间处理器所耦合到的相关联的一组信道电路来测试相关联的被测器件。
此外,每个中间处理器可被耦合到多个信道电路中的不同组信道电路,这使得每个中间处理器能够针对其各自的器件中的每一个执行其各自的测试程序实例化。每个中间处理器可针对相关联的被测器件的测试来同时执行各自的测试程序实例化的指令集。
附图说明
附图被并入并形成本说明书的一部分,并且其中相似标号表示相似元件;这些附图示出了本公开的实施例,并且与说明书一起用于解释本公开的原理。
图1A示出了传统的自动测试仪系统。
图1B示出了另一传统的自动测试仪系统。
图2A示出了在其上可实现本发明的实施例的示例性测试仪系统。
图2B示出了在其上可实现本发明的实施例的示例性多线程处理。
图2C示出了在其上可实现本发明的实施例的另一示例性多线程处理。
图3A是示出了根据本发明的实施例的示例性自动测试仪系统的图。
图3B是示出了根据本发明的实施例的另一示例性自动测试仪系统的图。
图4A示出了根据本发明的实施例的自动测试仪系统的示例性资源分配过程图。
图4B示出了根据本发明的实施例的自动测试仪系统的另一示例性资源分配过程图。
图4C示出了根据本发明的实施例的自动测试仪系统的另一示例性资源分配过程图。
图5示出了根据本发明的实施例,示例性资源分配过程的流程图。
具体实施方式
现在将具体参考本公开的各实施例,其示例在附图中示出。虽然结合这些实施例进行说明,但是应该理解的是它们并非意图将本公开限制在这些实施例。相反,本公开意为覆盖可被包括在由所附权利要求限定的本公开的精神和范围内的替换、修改和等同形式。此外,在本公开的以下详细说明中,给出了很多具体细节以便提供对本公开的全面理解。但是,应该理解的是,本公开可在没有这些具体细节的情况下被实现。在其他实例中,熟知的方法、程序、组件和电路没有进行详细说明以便不给本公开的方面带来不必要的模糊。
具体实施方式的以下部分被作为过程来呈现和讨论。虽然本申请中对该过程的操作进行描述的附图(例如图5)公开了其操作和排序,但是该操作和排序是示例性的。实施例非常适合于执行各种其他操作或本申请的附图的流程图中所记载的操作的变化形式,以及以与本申请所示和所述的顺序不同的顺序来执行。
本申请中所使用的术语控制器、模块、系统等意为指与计算机相关的实体,具体而言,或者是硬件、固件、硬件和软件的组合、软件,或者是执行中的软件。例如,模块可以是,但不限于是在处理器上运行的进程、集成电路、对象、可执行文件、执行线程、程序和/或计算机。例如,在计算设备上运行的应用和计算设备均可以是模块。一个或多个模块可位于执行的处理和/或线程内,并且组件可位于一个计算机上和/或分布在两个或更多个计算机之间。此外,这些模块可从具有存储在其上的各种数据结构的各种计算机可读介质中执行。
如图2A所呈现的,示出了在其上可实现本发明的实施例的示例性测试仪系统100。在实施例中,测试仪系统100可在能够单独或并行测试多个电子组件的任意测试系统中实现。
测试仪工作站15用作测试仪系统100内的控制器,并且可被用于通过嵌入式处理器70经由输入/输出装置45与DUT 101交互。多个嵌入式处理器70i可被容纳于测试头75中。虽然下面描述了单个嵌入式处理器70,但是本发明的实施例支持如图2A所示的多个嵌入式处理器(嵌入式处理器70i)。此外,每个嵌入式处理器可操作为独立测试其各自的DUT。本发明的实施例还可支持多个输入/输出设备。
矢量数据5和测试程序30被从输入/输出装置20接收并存储在存储器25中。测试程序30包含提供很多测试服务的指令,这些测试服务包括使用矢量数据5的测试过程、测试结果取回以及故障确定分析。此外,测试程序30可提供在适当的时刻读取和测量测试数据的同步指令。
存储在存储器25中的程序31使用处理器40读入矢量数据5以及来自测试程序30的指令。然后,程序31使用多线程编程模型创建线程,该线程向测试仪系统内存在的每个嵌入式处理器(例如,嵌入式处理器70)提供来自测试程序30的指令以及矢量数据5。本发明的实施例允许通过跨多个嵌入式处理器的分离线程共享测试程序的可能性。然后,嵌入式处理器70执行被示为存储在存储器50中的其自身的测试程序实例化55。每个嵌入式处理器独立于其他嵌入式处理器来执行其自身的程序。
矢量数据5可由信号数据组成,该信号数据可以是被施加于DUT的激励,该数据也可以是来自DUT的测量响应的形式。激励信号可以是描述各种逻辑状态的1和0的形式,也可以被描述为电压。矢量数据还可被描述为由1和0组成的序列模式(sequential pattern)。
此外,测试仪工作站15可被装备为容纳信号仿真器或信号感知卡10。处理器40使用存储在矢量数据5中的数据来处理来自测试程序30的指令以向DUT 101发送仿真信号或从DUT 101读取信号,其中,从DUT101记录的信号数据可被测量以供故障确定分析。信号被用于提供测试资源(例如,时钟资源)、模拟输入信道电路、模拟输出信道电路、数字输入/输出信道电路以及电源。
以所述方式使用测试仪工作站15允许测试仪工作站15更集中于从故障器件收集故障信息或执行故障分析,从而提高了测试效率。以所述方式使用测试仪工作站15还允许其作为监视器来对特定DUT可能需要的现有测试仪资源的再分配进行协调。因此,测试仪工作站15有能力将由信道(例如,信道80)提供的测试仪资源重新分配给需要由该信道提供的资源的另一测试站。
测试头75在测试仪系统100内通过输入/输出装置20和45提供测试仪工作站15和DUT 101之间的接口。此外,测试头75提供用于在DUT101上执行测试的测试资源,例如,信道80。在对多个DUT以锁步的方式进行测试的并行测试方案中,测试头75可与很多DUT交互,从而产生很多测试站。虽然图2A示出了单个测试头,但是本发明的实施例可支持多个测试头。
嵌入式处理器70可用作测试仪工作站15的扩展。使用由程序31衍生的线程,程序实例化55使用处理器60来读取矢量数据5并且针对每个DUT执行测试程序30的指令,这可包括向DUT 101发送信号或从DUT101读取信号,以及记录给定测试的结果并通过输入/输出装置45将该数据传递给测试仪工作站15以供可能的故障确定分析。嵌入式处理器70还可访问用于提供或读取信号(例如,时钟资源、模拟输入信道电路、模拟输出信道电路、数字输入/输出信道电路以及电源)的仪器。虽然图2A示出了只可访问信道80的嵌入式处理器70,但是本发明的实施例支持可访问多个信道资源的多个嵌入式处理器70i。
此外,嵌入式处理器70可提供关于在DUT 101上执行的测试的周期性状态更新。例如,如果DUT 101故障,则除了传递该结果,嵌入式处理器70还可将关于在特定站处使用的信道资源的可用性的实时数据传递给测试仪工作站15。因此,在并行测试环境中,测试仪工作站15能够将嵌入式处理器70管辖下的特定信道资源(例如,信道80)重新分配给可使用该资源执行测试的另一DUT的测试站。这产生了更少的被浪费资源并且改善了多站低效问题。
图2B提供了在其上可实现本发明的实施例的示例性多线程处理。在实施例中,程序31读入矢量数据5以及测试程序30。使用多线程编程模型,程序31允许由嵌入式处理器70、170和270使用矢量数据5执行的测试程序30的多线程执行,嵌入式处理器70、170和270中每一个具有其自身的程序实例化30。如图所示,线程300向嵌入式处理器70提供来自测试程序30的指令以及矢量数据5。同样,线程350向嵌入式处理器170提供来自测试程序30的指令以及矢量数据5。类似地,线程400向嵌入式处理器270提供来自测试程序30的指令以及矢量数据5。因此,本发明的实施例支持在多个嵌入式处理器之间同时执行测试程序30的实例化。
此外,本发明的实施例支持在每个嵌入式处理器内的测试程序30的指令的多线程执行。例如,测试控制器70可同时执行测试程序30的每个指令。因此,本发明的实施例支持这样的测试系统:在这些测试系统中,测试仪工作站和/或嵌入式处理器可作为分布式处理系统。
图2C提供了在其上可实现本发明的实施例的多线程处理的另一示例性图示。图2C还示出了嵌入式处理器70、170和270的每一个可执行其各自的程序30的实例化,这些实例化彼此不同。
图3A是在其上可实现本发明的实施例的测试站的示例性图示。在实施例中,嵌入式处理器70可在能够单独或并行测试多个电子组件的任意测试系统中实现。
嵌入式处理器70可通过在测试仪工作站15中运行的程序31衍生的线程经由输入/输出装置45接收矢量数据5和来自测试程序30的测试指令。矢量数据5可由信号数据组成,该信号数据可以是被施加于DUT 101的激励,该数据也可以是来自DUT 101的测量响应的形式。除了处理由程序55提供的、与执行测试有关的本地指令和将结果传递给测试仪工作站15之外,处理器60还可处理来自程序55的指令以提供与嵌入式处理器70管辖下的信道资源的使用有关的状态更新。例如,嵌入式处理器70的信道80可向DUT 101提供时钟测试资源。此外,信道81可提供模拟激励信号,而信道82可接收响应于由信道81提交的激励信号而输出的模拟信号。信道83可被配置为一旦该信道被连接到相应的引脚183,则向DUT101提供并从DUT 101接收数字激励信号。此外,信道84可被配置为当该器件接受测试时通过引脚184向DUT 101提供电源。每个信道可向嵌入式处理器70发送关于其状态的周期性通知。例如,信道80可向测试仪工作站15指示信道80当前正在根据测试程序30执行它被分配的任务,或者其已经完成了它被分配的任务并且正在等待进一步的指令。
图3B提供了在其上可实现本发明的实施例的示例性多站配置方案。嵌入式处理器70、170和270的每一个可独立测试其各自的DUT(101、201和301)。与先前的示例一样,嵌入式处理器70的信道80可向DUT101提供时钟测试资源。此外,信道81可提供模拟激励信号。同样,信道82可接收响应于由信道81提交的激励信号而输出的模拟信号。信道83可被配置为向DUT 101提供并从DUT 101接收数字激励信号。此外,信道84可被配置为当该器件接受测试时通过引脚184向DUT 101提供电源。当信道80到84被连接到DUT 101上其各自的引脚(引脚180到184)并且电源被提供给DUT 101时,可发起DUT 101的测试。
类似地,嵌入式处理器170的信道85可向DUT 201提供时钟测试资源。此外,信道86可提供模拟激励信号。同样,信道87可接收响应于由信道86提交的激励信号而输出的模拟信号。信道88可被配置为向DUT201提供并从DUT 201接收数字激励信号。此外,信道89可被配置为当该器件接受测试时通过引脚189向DUT 201提供电源。当信道85到89被连接到DUT 201上其各自的引脚(引脚185到189)并且电源被提供给DUT 201时,可发起DUT 201的测试。
此外,嵌入式处理器270的信道90可向DUT 301提供时钟测试资源。此外,信道91可提供模拟激励信号。同样,信道92可接收响应于由信道91提交的激励信号而输出的模拟信号。信道93可被配置为向DUT301提供并从DUT 301接收数字激励信号。此外,信道94可被配置为当该器件接受测试时通过引脚194向DUT 301提供电源。当信道90到94被连接到DUT 301上其各自的引脚(引脚190到194)并且电源被提供给DUT 301时,可发起DUT 301的测试。
嵌入式处理器70、170和270的每一个独立地执行要使用其各自的信道资源对其各自的器件在本地执行的指令。同样,嵌入式处理器70、170和270的每一个通过由测试仪工作站15衍生的线程来接收矢量数据5和来自测试程序30的测试指令。此外,每个嵌入式处理器可向测试仪工作站15提供关于其各自的信道资源中的每一个的可用性的状态更新。
例如,如果DUT 101故障,则除了传递该结果,嵌入式处理器70还可将关于信道80到84的可用性的实时数据传递给测试仪工作站15。因此,在并行测试环境中,测试仪工作站15能够将信道80到84重新分配给可使用这些信道资源执行测试的另一DUT的测试站,其结果是信道80到84的更有效的使用。对于测试仪工作站15,为了重新分配信道80到84,其必须首先与控制测试仪工作站15想要的信道资源的嵌入式处理器70通信。
测试仪工作站15还可监视每个嵌入式处理器正在做什么并且可与处置器通信以将完成的DUT输出,从故障器件收集故障信息或执行故障分析测试。测试仪工作站15还具有收集另一器件并重新初始化测试的功能。嵌入式处理器70、170和270独立地操作。本发明的实施例允许嵌入式处理器接收相同的指令集或不同的指令集以在其各自的被测器件上执行。
图4A提供了在其上可实现本发明的实施例的测试仪资源分配方案的示例性图示。与先前的示例一样,嵌入式处理器70的信道80可向DUT101提供时钟测试资源。此外,信道81可提供模拟激励信号。同样,信道82可接收响应于由信道81提交的激励信号而输出的模拟信号。信道83可被配置为向DUT 101提供并从DUT 101接收数字激励信号。此外,信道84可被配置为当该器件接受测试时通过引脚184向DUT 101提供电源。当信道80到84被连接到DUT 101上其各自的引脚(引脚180到184)并且电源被提供给DUT 101时,可发起DUT 101的测试。
此外,图4A呈现了DUT 101不再需要由分配给它的信道80到84提供的测试仪资源(被示为阴影区域)的情境,因为DUT 101可被认为是“故障”器件或不需要分配给它的资源。嵌入式处理器170的信道85和87均不能提供分别由DUT 201的引脚185和187请求的时钟资源以及接收输出的模拟信号响应的资源(被示为阴影区域)。
在本发明的实施例中,通过状态更新,嵌入式处理器70可提醒测试仪工作站15:在其管辖下的信道(信道80到84)可被用于再分配。或者,测试仪工作站15可检测信道80和82均不再被DUT 101使用,并且可用于被由测试仪工作站15进行再分配。测试仪工作站15进而将提供时钟资源以及接收输出的模拟信号响应的资源的信道80和82重新分配,这些资源恰好是嵌入式处理器170在DUT 201上执行测试所需的资源。
如图4B所示,测试仪工作站15向嵌入式处理器70做出资源再分配请求以使所需的测试仪资源对嵌入式处理器170可用,这一请求被嵌入式处理器70同意。属于嵌入式处理器70的阴影信道80和82示出了嵌入式处理器70已接受由测试仪工作站15做出的请求并且已同意将时钟和测量资源重新分配给测试DUT 201的站。阴影信道80和82还指示它们对于DUT 101不再可用。非阴影信道85和87表示所请求的资源已被重新分配给嵌入式处理器170,并且所请求的资源现在对DUT 201可用。
如图4C所示,现在嵌入式处理器170具有由测试仪工作站15通过嵌入式处理器70变为可用的所需的测试仪资源,并且可执行完成DUT 201的测试所需的任务。阴影DUT引脚185和187示出嵌入式处理器170如何将所请求的资源应用到DUT 201以继续测试该器件。
图5是描述了根据这里所述的各种实施例的示例性步骤的流程图。
在步骤510,测试仪工作站通过输入/输出端口接收测试程序指令和矢量数据。矢量数据可由信号数据组成,该信号数据可以是被施加于被测器件(DUT)的激励,该数据也可以是来自DUT的测量响应的形式。激励信号可以是描述各种逻辑状态的1和0的形式,也可以被描述为电压。矢量数据还可被描述为从存储器读取的由1和0组成的序列模式。
在步骤515,每个嵌入式处理器从测试仪工作站接收其自身的测试程序的指令的实例化以及矢量数据,然后其由每个嵌入式处理器使用在每个嵌入式处理器的管辖内可用的信道资源来执行。每个嵌入式处理器可独立地执行彼此不同的测试程序,或者,它们中的每一个也可执行相同的测试程序。
在步骤520,每个嵌入式处理器在其各自的DUT上独立地执行其各自的测试程序实例化。此外,每个嵌入式处理器独立地测试其各自的DUT。
在步骤525,测试仪工作站监视每个嵌入式处理器的关于其各自的信道资源的使用的任意状态更新,以确定每个嵌入式处理器各自的信道资源是否正在被使用。
在步骤530,做出确定以确定嵌入式处理器是否具有任何未被正在使用的信道资源。如果嵌入式处理器具有任何未被正在使用的信道资源,则由测试仪工作站做出另一确定以查看是否存在正在请求该特定资源的任意嵌入式处理器,如步骤535所详细说明的。如果没有嵌入式处理器正在请求资源,则做出另一确定以确定DUT是否已完成测试,如步骤540所详细说明的。
在步骤535,做出确定以查看是否存在任何正在请求该特定资源的嵌入式处理器。如果存在正在请求该特定资源的嵌入式处理器,则测试仪工作站将与具有所需的信道资源的嵌入式处理器通信并请求该嵌入式处理器使该信道资源对其他嵌入式处理器可用,如步骤545所详细说明的。如果没有嵌入式处理器正在请求资源,则做出另一确定以确定DUT是否已完成测试,如步骤540所详细说明的。
在步骤540,做出关于DUT是否已完成测试的确定。如果它们已完成测试,则测试仪工作站将这些器件输出并且接收新的器件以供测试,如步骤550所详细说明的。如果它们未完成测试,则测试仪工作站将继续监视每个嵌入式处理器,如步骤525所详细说明的。
在步骤545,测试仪工作站将被变为可用的所需信道重新分配给请求该信道资源的嵌入式处理器,并且继续监视嵌入式处理器,如步骤525所详细说明的。
在步骤550,测试仪工作站将已完成测试的器件输出并且接收新的器件以供测试。
虽然以上公开使用具体框图、流程图和示例给出了各种实施例,但是每个框图组件、流程图步骤、操作和/或这里所述和/或所示的组件可使用广泛的硬件、软件或固件(或其任意组合)配置来独立和/或共同地实现。此外,被包含在其他组件内的组件的任意公开应被视为示例,因为很多其他架构可被实现以获得同样的功能。
这里所述和/或所示的处理参数和步骤序列只通过示例的方式给出。例如,虽然这里所示和/或所述的步骤可能以特定顺序被示出或讨论,但是这些步骤不必按照所示或所讨论的顺序来执行。这里所述和/或所示的各种示例性方法还可省略这里所述和/或所示的一个或多个步骤或包括除所公开的那些步骤之外的额外步骤。
虽然各种实施例在这里在完全功能性的计算系统的环境中被描述和/或示出,但是这些示例性实施例中的一个或多个可以各种形式作为程序产品来发布,而不管用于实际执行所发布的计算机可读介质的具体类型。这里所公开的实施例还可使用执行某些任务的软件模块来实现。这些软件模块可包括可被存储在计算机可读存储介质上或计算系统中的脚本、批处理或其他可执行文件。这些软件模块可将计算系统配置为执行一个或多个这里所公开的示例性实施例。这里所公开的一个或多个软件模块可在云计算环境中实现。云计算环境可通过互联网提供各种服务和应用。这些基于云的服务(例如,软件即服务、平台即服务、基础架构即服务等)可通过网络浏览器或其他远程接口访问。这里所述的各种功能可通过远程桌面环境或任意其他基于云的计算环境来提供。
以上以解释为目的的说明已参考具体实施例进行了描述。但是,以上说明性的讨论不意为是详尽的或者将本发明限制在所公开的明确形式。针对以上教导可做出很多修改和变化。这些实施例被选择和描述以便最好地解释本发明的原则及其实际应用,从而使本领域的其他技术人员能够最好地使用具有可适用于所预期的具体使用的各种修改的本发明及各种实施例。
Claims (21)
1.一种测试仪系统,包括:
中央控制器,用于协调多个被测器件的测试;
多个信道电路,每个信道电路可操作为被耦合到所述多个被测器件中的被测器件的至少一个I/O引脚;以及
多个中间处理器,每个中间处理器被耦合到所述中央控制器,并且每个中间处理器可操作为从所述中央控制器接收控制信号,并且可操作为向所述中央控制器发送控制信号,其中,每个中间处理器还被耦合到所述多个信道电路中的不同组信道电路,并且其中每个中间处理器可操作为独立于所述多个中间处理器中的任意其他中间处理器来针对与其相关联的被测器件的测试执行各自的测试程序。
2.如权利要求1所述的测试仪系统,其中所述多个中间处理器中的每个中间处理器是嵌入式处理器。
3.如权利要求1所述的测试仪系统,其中所述多个中间处理器中的每个中间处理器可操作为执行各自的测试程序实例化,以使用被耦合到相关联的被测器件的相关联的一组信道电路来应用于所述相关联的被测器件。
4.如权利要求3所述的测试仪系统,其中,第一组所述多个中间处理器分别执行第一测试程序以在锁步执行中测试第一组被测器件,并且其中,第二组所述多个中间处理器分别执行第二测试程序以测试第二组被测器件,并且其中所述第二测试程序不同于且独立于所述第一测试程序。
5.如权利要求1所述的测试仪系统,其中所述多个信道电路包括:时钟引脚信道电路;模拟输入信道电路;模拟输出信道电路;以及数字输入/输出信道电路。
6.如权利要求1所述的测试仪系统,其中所述多个中间处理器中的每个中间处理器被耦合以从所述中央控制器独立地接收各自的矢量数据。
7.如权利要求1所述的测试仪系统,其中所述中央控制器是测试仪工作站。
8.一种用于测试多个被测器件的方法,包括:
使用中央控制器来协调多个被测器件的测试;
将多个信道电路耦合到所述多个被测器件中的被测器件的至少一个I/O引脚,其中每个信道电路可操作为被耦合到所述多个被测器件中的被测器件的至少一个I/O引脚;
关联多个中间处理器,每个中间处理器可操作为从所述中央控制器接收控制信号,并且可操作为向所述中央控制器发送控制信号,其中,所述中央控制器可操作为监视所述多个信道电路的操作状态。
将所述多个中间处理器中的每个中间处理器关联到所述多个信道电路中的不同组信道电路,并且其中每个中间处理器可操作为独立于所述多个中间处理器中的任意其他中间处理器来针对与其相关联的被测器件的测试执行各自的测试程序。
9.如权利要求8所述的用于测试多个被测器件的方法,其中所述多个中间处理器中的每个中间处理器是嵌入式处理器。
10.如权利要求8所述的用于测试多个被测器件的方法,其中所述多个中间处理器中的每个中间处理器可操作为执行各自的测试程序实例化,以使用被耦合到相关联的被测器件的相关联的一组信道电路来应用于所述相关联的被测器件。
11.如权利要求10所述的用于测试多个被测器件的方法,其中,第一组所述多个中间处理器分别执行第一测试程序以在锁步执行中测试第一组被测器件,并且其中,第二组所述多个中间处理器分别执行第二测试程序以测试第二组被测器件,并且其中所述第二测试程序不同于且独立于所述第一测试程序。
12.如权利要求8所述的用于测试多个被测器件的方法,其中所述多个信道电路包括:时钟引脚信道电路;模拟输入信道电路;模拟输出信道电路;以及数字输入/输出信道电路。
13.如权利要求8所述的用于测试多个被测器件的方法,其中所述多个中间处理器中的每个中间处理器被耦合以从所述中央控制器接收各自的矢量数据。
14.如权利要求8所述的用于测试多个被测器件的方法,其中所述中央控制器是测试仪工作站。
15.一种测试仪系统,包括:
中央控制器,用于协调多个被测器件的测试;
多个信道电路,每个信道电路可操作为以可通信方式耦合到所述多个被测器件中的被测器件的至少一个I/O引脚;以及
多个中间处理器,每个中间处理器以可通信方式耦合到所述中央控制器,并且每个中间处理器可操作为从所述中央控制器接收控制信号,并且可操作为向所述中央控制器发送控制信号,其中,每个中间处理器还以可通信方式耦合到所述多个信道电路中的不同组信道电路,并且其中每个中间处理器可操作为针对与其相关联的被测器件的测试同时执行各自的测试程序实例化的指令集。
16.如权利要求15所述的测试仪系统,其中所述多个中间处理器中的每个中间处理器是嵌入式处理器。
17.如权利要求15所述的测试仪系统,其中所述多个中间处理器中的每个中间处理器可操作为执行各自的测试程序实例化,以使用被耦合到相关联的被测器件的相关联的一组信道电路来应用于所述相关联的被测器件。
18.如权利要求17所述的测试仪系统,其中,第一组所述多个中间处理器可操作为分别执行第一测试程序以在锁步执行中测试第一组被测器件,并且其中,第二组所述多个中间处理器可操作为分别执行第二测试程序以测试第二组被测器件,并且其中所述第二测试程序不同于且独立于所述第一测试程序。
19.如权利要求15所述的测试仪系统,其中所述多个信道电路包括:时钟引脚信道电路;模拟输入信道电路;模拟输出信道电路;以及数字输入/输出信道电路。
20.如权利要求15所述的测试仪系统,其中所述多个中间处理器中的每个中间处理器被耦合以从所述中央控制器接收各自的矢量数据。
21.如权利要求15所述的测试仪系统,其中所述中央控制器是测试仪工作站。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/656,684 | 2012-10-20 | ||
US13/656,684 US9606183B2 (en) | 2012-10-20 | 2012-10-20 | Pseudo tester-per-site functionality on natively tester-per-pin automatic test equipment for semiconductor test |
PCT/US2013/065185 WO2014062770A1 (en) | 2012-10-20 | 2013-10-16 | Pseudo tester-per-site functionality on natively tester-per-pin automatic test equipment for semiconductor test |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104781682A true CN104781682A (zh) | 2015-07-15 |
CN104781682B CN104781682B (zh) | 2018-08-10 |
Family
ID=50486105
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201380054441.3A Active CN104781682B (zh) | 2012-10-20 | 2013-10-16 | 在用于半导体测试的本地每引脚测试仪的自动测试设备上伪每站测试仪功能 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9606183B2 (zh) |
KR (1) | KR102024416B1 (zh) |
CN (1) | CN104781682B (zh) |
WO (1) | WO2014062770A1 (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106886620A (zh) * | 2015-12-16 | 2017-06-23 | 北京空间技术研制试验中心 | 航天器测试资源优化配置方法 |
CN108563562A (zh) * | 2018-03-22 | 2018-09-21 | 平安科技(深圳)有限公司 | 分布式系统的测试方法、装置、计算机设备及存储介质 |
CN114646867A (zh) * | 2022-05-18 | 2022-06-21 | 南京宏泰半导体科技有限公司 | 一种集成电路并发测试装置及方法 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016155830A1 (en) * | 2015-04-01 | 2016-10-06 | Advantest Corporation | Method for operating a test apparatus and a test apparatus |
US10429437B2 (en) * | 2015-05-28 | 2019-10-01 | Keysight Technologies, Inc. | Automatically generated test diagram |
WO2020000410A1 (zh) * | 2018-06-29 | 2020-01-02 | 北京华峰测控技术股份有限公司 | 多站并发测试方法、控制站和多站并发测试装置 |
JP7058759B2 (ja) | 2019-01-22 | 2022-04-22 | 株式会社アドバンテスト | 1または複数の被テストデバイスをテストするための自動試験装置、1または複数の被テストデバイスの自動試験のための方法、および、コマンドエラーを処理するためのコンピュータプログラム |
CN112711284B (zh) * | 2019-10-25 | 2024-03-26 | 马克西姆综合产品公司 | 包括多用途引脚的电压调节系统、智能引脚管理器和方法 |
CN114252758A (zh) * | 2021-12-03 | 2022-03-29 | 杭州至千哩科技有限公司 | Ate测试通道资源配置方法、装置、设备及存储介质 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4744084A (en) * | 1986-02-27 | 1988-05-10 | Mentor Graphics Corporation | Hardware modeling system and method for simulating portions of electrical circuits |
US5461310A (en) * | 1990-09-05 | 1995-10-24 | Schlumberger Technologies, Inc. | Automatic test equipment system using pin slice architecture |
CN1217062A (zh) * | 1996-02-06 | 1999-05-19 | 艾利森电话股份有限公司 | 测试集成电路器件的设备和方法 |
US20030005375A1 (en) * | 2001-06-29 | 2003-01-02 | Krech Alan S. | Algorithmically programmable memory tester with test sites operating in a slave mode |
TW201011636A (en) * | 2008-08-05 | 2010-03-16 | Verigy Pte Ltd Singapore | Method and apparatus for determining a minimum/maximum of a plurality of binary values |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100498509B1 (ko) | 2003-11-12 | 2005-07-01 | 삼성전자주식회사 | 검사시간을 단축하는 플래시 메모리 테스터 및 이를이용한 전기적 검사방법 |
DE602005018204D1 (de) | 2004-05-22 | 2010-01-21 | Advantest Corp | Verfahren und struktur zur entwicklung eines testprogramms für integrierte halbleiterschaltungen |
TW201031937A (en) | 2009-02-20 | 2010-09-01 | Aiconn Technology Corp | Batch testing method for a SIP device and batch testing system thereof |
-
2012
- 2012-10-20 US US13/656,684 patent/US9606183B2/en active Active
-
2013
- 2013-10-16 KR KR1020157013152A patent/KR102024416B1/ko active IP Right Grant
- 2013-10-16 WO PCT/US2013/065185 patent/WO2014062770A1/en active Application Filing
- 2013-10-16 CN CN201380054441.3A patent/CN104781682B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4744084A (en) * | 1986-02-27 | 1988-05-10 | Mentor Graphics Corporation | Hardware modeling system and method for simulating portions of electrical circuits |
US5461310A (en) * | 1990-09-05 | 1995-10-24 | Schlumberger Technologies, Inc. | Automatic test equipment system using pin slice architecture |
CN1217062A (zh) * | 1996-02-06 | 1999-05-19 | 艾利森电话股份有限公司 | 测试集成电路器件的设备和方法 |
US20030005375A1 (en) * | 2001-06-29 | 2003-01-02 | Krech Alan S. | Algorithmically programmable memory tester with test sites operating in a slave mode |
TW201011636A (en) * | 2008-08-05 | 2010-03-16 | Verigy Pte Ltd Singapore | Method and apparatus for determining a minimum/maximum of a plurality of binary values |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106886620A (zh) * | 2015-12-16 | 2017-06-23 | 北京空间技术研制试验中心 | 航天器测试资源优化配置方法 |
CN106886620B (zh) * | 2015-12-16 | 2020-07-31 | 北京空间技术研制试验中心 | 航天器测试资源优化配置方法 |
CN108563562A (zh) * | 2018-03-22 | 2018-09-21 | 平安科技(深圳)有限公司 | 分布式系统的测试方法、装置、计算机设备及存储介质 |
WO2019178957A1 (zh) * | 2018-03-22 | 2019-09-26 | 平安科技(深圳)有限公司 | 分布式系统的测试方法、装置、计算机设备及存储介质 |
CN114646867A (zh) * | 2022-05-18 | 2022-06-21 | 南京宏泰半导体科技有限公司 | 一种集成电路并发测试装置及方法 |
CN114646867B (zh) * | 2022-05-18 | 2022-10-28 | 南京宏泰半导体科技有限公司 | 一种集成电路并发测试装置及方法 |
Also Published As
Publication number | Publication date |
---|---|
US20140114603A1 (en) | 2014-04-24 |
KR102024416B1 (ko) | 2019-09-23 |
KR20150075105A (ko) | 2015-07-02 |
CN104781682B (zh) | 2018-08-10 |
WO2014062770A1 (en) | 2014-04-24 |
US9606183B2 (en) | 2017-03-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104781682A (zh) | 在用于半导体测试的本地每引脚测试仪的自动测试设备上伪每站测试仪功能 | |
CN109634728B (zh) | 作业调度方法、装置、终端设备及可读存储介质 | |
CN113330322B (zh) | 使用片上系统测试控制器的自动化测试设备 | |
KR101414079B1 (ko) | 네트워킹된 테스트 시스템 | |
US7810001B2 (en) | Parallel test system | |
US5032789A (en) | Modular/concurrent board tester | |
CN110795219A (zh) | 适用于多种计算框架的资源调度方法及系统 | |
US7253606B2 (en) | Framework that maximizes the usage of testhead resources in in-circuit test system | |
US8473273B2 (en) | Fault support in an emulation environment | |
TWI389033B (zh) | 測試模擬裝置、測試模組模擬裝置以及記錄此程式之記錄媒體 | |
CN103109275A (zh) | 在半导体测试环境中使用虚拟仪器的系统、方法和设备 | |
KR20070020247A (ko) | 모듈식 테스트 시스템을 모의하는 방법 및 시스템 | |
CN113514759B (zh) | 一种多核测试处理器及集成电路测试系统与方法 | |
JP4072322B2 (ja) | イベント型半導体テストシステム | |
CN103890595A (zh) | 利用多路复用处理机测试单元中的独立控制器进行无索引串行半导体测试的方法和系统 | |
CN107783025A (zh) | 一种基于芯片端口电流驱动能力的测试系统及方法 | |
CN112115044A (zh) | 电力信息通信设备自动化测试方法及系统 | |
CN106528425A (zh) | 一种用于微处理器的平台化插件自动测试方法 | |
CN115525490A (zh) | 一种内存眼图测试方法、硬件调试设备及存储介质 | |
CN100456043C (zh) | 检测集成电路的方法和装置 | |
CN116560586B (zh) | 属性值的确定方法及装置、存储介质及电子设备 | |
KR20150058041A (ko) | 유연성 있는 테스트 사이트 동기화 | |
CN113661455A (zh) | 使用数字孪生来工程规划和模拟自动化系统的方法 | |
US20180203628A1 (en) | Method, apparatus and computer program product for evaluating data storage systems for energy efficiency | |
CN115932544A (zh) | 一种gpu芯片功耗自动化测试的装置和方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |