CN104779196A - 一种集成电路及其金属层间介质层平坦化的方法 - Google Patents

一种集成电路及其金属层间介质层平坦化的方法 Download PDF

Info

Publication number
CN104779196A
CN104779196A CN201410010564.3A CN201410010564A CN104779196A CN 104779196 A CN104779196 A CN 104779196A CN 201410010564 A CN201410010564 A CN 201410010564A CN 104779196 A CN104779196 A CN 104779196A
Authority
CN
China
Prior art keywords
layer
integrated circuit
sog layer
sog
ion implantation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410010564.3A
Other languages
English (en)
Other versions
CN104779196B (zh
Inventor
张建湘
王焜
潘光燃
文燕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Founder Microelectronics Co Ltd
Original Assignee
Peking University Founder Group Co Ltd
Shenzhen Founder Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University Founder Group Co Ltd, Shenzhen Founder Microelectronics Co Ltd filed Critical Peking University Founder Group Co Ltd
Priority to CN201410010564.3A priority Critical patent/CN104779196B/zh
Publication of CN104779196A publication Critical patent/CN104779196A/zh
Application granted granted Critical
Publication of CN104779196B publication Critical patent/CN104779196B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明实施例涉及半导体制造领域，尤其涉及一种集成电路及其金属层间介质层平坦化的方法，以解决现有技术中对旋转涂布玻璃层进行回刻，造成金属层间介质层的表面平坦化效果较差，影响集成电路可靠性的问题。本发明实施例提供了一种集成电路及其金属层间介质层平坦化的方法，由于对两层SOG层分别进行离子固化处理，避免了两层SOG层厚度固化不完全，导致集成电路出现断层的问题，并且本发明实施例中不需要对第二层SOG层进行回刻处理，也就避免了由于刻蚀速度不同导致的金属层间介质层的表面平坦化程度恶化的问题，提高了金属层间介质层表面的平坦化效果，也增强了集成电路的可靠性。

Description

一种集成电路及其金属层间介质层平坦化的方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种集成电路及其金属层间介质层平坦化的方法。
背景技术
在集成电路的制造工艺中，金属层间介质层置于器件和互联金属层之间，作为使器件免受杂质粒子污染的保护层。随着CMOS（Complementary MetalOxide Semiconductor，互补金属氧化物半导体）器件特征尺寸越来越小，集成电路规模迅速提升，金属连线的层数不断增加，金属连线之间的间隙也越来越窄，对金属层间介质层的平坦化要求也越来越高。
现有技术中金属层间介质层的平坦化的方法包括：在含有金属连线的晶圆表面沉积二氧化硅层；在二氧化硅层表面涂覆第一旋转涂布玻璃SOG层；对含有第一SOG层的集成电路半成品进行热处理，使第一SOG层中的溶剂挥发；在热处理后的第一SOG层上涂覆第二SOG层；对含有第二SOG层的集成电路半成品进行热处理，使第二SOG层中的溶剂挥发；对热处理后的第二SOG层进行回刻处理；对回刻处理后的集成电路半成品进行离子注入处理，使旋转涂布玻璃SOG层固化；在固化的SOG层表面采用等离子化学气相沉积的方法沉积第二二氧化硅层，形成金属层间介质层。如图1所示为现有技术形成的金属层间介质层，其中101为介质层，102为金属连线。
上述金属层间介质层平坦化方法中，利用旋转涂布玻璃的回流性能，弥补金属连线之间产生的台阶，使金属层间介质层趋于平坦，但是由于离子注入固化SOG层时，其固化的厚度有限，因此SOG层的厚度不能过厚，否则会造成SOG层固化不完全，容易导致集成电路出现断层等问题。因此现有技术中采用对SOG层进行回刻处理，进而降低SOG层的厚度，使离子注入处理后SOG层能够完全固化；但由于对SOG层进行热处理时，金属连线处和金属连线之间的SOG层厚度不同，对应的SOG层的干燥程度也不相同，进而进行回刻处理时，SOG层的刻蚀速度也不相同，造成金属层间介质层的表面平坦化程度恶化，影响集成电路的可靠性。
发明内容
本发明实施例提供一种集成电路及其金属层间介质层平坦化的方法，以解决现有技术中金属层间介质层的表面平坦化效果较差，影响集成电路可靠性的问题。
本发明实施例提供了一种集成电路的金属层间介质层平坦化的方法，该方法包括：
在含有金属连线的晶圆表面沉积第一层二氧化硅层；
在所述第一层二氧化硅层表面涂覆第一旋转涂布玻璃SOG层，并对第一SOG层进行热处理；
对所述第一SOG层进行离子注入处理，形成第一固化SOG层；
在所述第一固化SOG层表面涂覆第二SOG层，并对第二SOG层进行热处理；
对所述第二SOG层进行离子注入处理，形成第二固化SOG层；
在所述第二固化SOG层表面沉积第二层二氧化硅层。
上述实施例中由于对第一SOG层和第二SOG层分别进行离子固化处理，避免了两层SOG层厚度过厚固化不完全，导致集成电路出现断层的问题，并且本发明实施例中不需要对第二SOG层进行回刻处理，也就避免了由于刻蚀速度不同导致的金属层间介质层的表面平坦化程度恶化的问题，提高了金属层间介质层表面的平坦化效果，也增强了集成电路的可靠性。
进一步的本发明实施例还包括对SOG层进行热处理之后，进行离子注入处理之前，还包括：
对热处理后的集成电路半成品进行冷却处理，将所述集成电路半成品冷却至室温。
所述冷却处理包括：空冷和/或采用冷却设备进行冷却。
由于热处理后集成电路半成品的温度较高，直接进行离子注入处理，操作温度较高，存在安全隐患，将集成电路半成品冷却至室温后，提高了离子注入处理的易操作性和安全性。
本发明实施例中所述离子注入处理，具体包括：
通过离子注入设备将氩气或砷注入SOG层，使SOG层固化；其中离子注入能量为70千电子伏～200千电子伏。
通过离子注入设备分别对两层SOG层进行离子注入处理，使两层SOG层固化，避免由于SOG层未固化造成集成电路断层的问题。
本发明实施例还包括所述热处理的温度范围为350℃～450℃，热处理时间范围为30min～90min。
对SOG层进行热处理的主要目的是去除旋转涂布玻璃中的溶剂形成多孔二氧化硅，当进行离子注入处理时，能够获得良好的固化效果，本发明实施例中由于分别对两层SOG层进行固化处理，因此可以适当降低对SOG层进行热处理的温度和热处理的时间。
本发明实施例还包括所述第一SOG层与所述第二SOG层的旋转涂布玻璃的厚度范围均为
本发明实施例中由于分别对两层SOG层进行固化处理，故每层SOG层能够完全固化，因此可使适当提高每层SOG层的厚度，进而利用SOG良好的回流性能，提高金属层间介质层的表面的平坦化的效果。
本发明实施例还包括所述第一层二氧化硅层的厚度为
本发明实施例还提供了一种集成电路，该集成电路包括上述任意一种方法获得的金属层间介质层。
本发明实施例提供了一种集成电路及其金属层间介质层平坦化的方法，该方法包括：在含有金属连线的晶圆表面沉积第一层二氧化硅层；在第一层二氧化硅层表面涂覆第一旋转涂布玻璃SOG层，并对第一SOG层进行热处理；对第一SOG层进行离子注入处理，形成第一固化SOG层；在第一固化SOG层表面涂覆第二SOG层，并对第二SOG层进行热处理；对第二SOG层进行离子注入处理，形成第二固化SOG层；在第二固化SOG层表面沉积第二层二氧化硅层。由于对第一SOG层和第二SOG层分别进行离子固化处理，避免了两层SOG层厚度固化不完全，导致集成电路出现断层的问题，并且本发明实施例中不需要对第二SOG层进行回刻处理，也就避免了由于刻蚀速度不同导致的金属层间介质层的表面平坦化程度恶化的问题，提高了金属层间介质层表面的平坦化效果，也增强了集成电路的可靠性。
附图说明
图1为背景技术中形成的金属层间介质层的示意图；
图2为本发明实施例中一种集成电路的金属层间介质层平坦化的方法的流程示意图；
图3为本发明实施例中集成电路的金属层间介质层平坦化的方法的实施例一的流程示意图；
图4为本发明实施例中晶圆表面沉积第一层二氧化硅层后的结构示意图；
图5为本发明实施例中晶圆表面形成第一固化SOG层后的结构示意图；
图6为本发明实施例中晶圆表面形成第二固化SOG层后的结构示意图；
图7为本发明实施例中金属层间介质层的结构示意图；
图8为本发明实施例中集成电路的金属层间介质层平坦化的方法的实施例二的流程示意图。
具体实施方式
本发明实施例提供了一种集成电路及其金属层间介质层平坦化的方法，以解决现有技术中对旋转涂布玻璃进行回刻处理时，由于刻蚀速度导致的金属层间介质层的表面平坦化程度恶化，影响集成电路可靠性的问题。
下面结合说明书附图进行进一步说明。
如图2所示为本发明实施例中一种集成电路的金属层间介质层平坦化的方法，该方法包括：
步骤201：在含有金属连线的晶圆表面沉积第一层二氧化硅层；
步骤202：在第一层二氧化硅层表面涂覆第一旋转涂布玻璃SOG层，并对含有第一SOG层的集成电路半成品进行热处理；
步骤203：对第一SOG层进行离子注入处理，形成第一固化SOG层；
步骤204：在第一固化SOG层表面涂覆第二SOG层，并对含有第二SOG层的集成电路半成品进行热处理；
步骤205：对第二SOG层进行离子注入处理，形成第二固化SOG层；
步骤206：在第一固化SOG层表面涂覆第二SOG层，并对第二SOG层进行热处理。
其中步骤201中在含有金属连线的晶圆表面沉积第一层二氧化硅层，具体包括：采用等离子化学气相沉积CVD的方法在含有金属连线的晶圆表面沉积第一层二氧化硅层，第一层二氧化硅层的厚度在本发明实施例中包括但不限于采用CVD沉积二氧化硅层，其他沉积二氧化硅层的方法同样适用于本发明，在此不再一一赘述。
步骤202中第一SOG层的厚度范围在由于分别对每层SOG层进行离子注入处理，使SOG层固化，避免了由于SOG层固化不完全导致的集成电路断层的问题，因此可以适当增加SOG层的厚度，利用旋转涂布玻璃良好的回流性，提高金属层间介质层的平坦化效果。
步骤202中对第一SOG层进行热处理时，热处理温度在350℃～450℃之间，热处理时间在30min～90min之间，其中热处理温度与SOG层的厚度相关，在SOG层厚度相同的条件下，热处理温度越高，热处理时间越短。其中涂覆的旋转涂布玻璃是液态溶液，热处理的主要目的是除去旋转涂布玻璃中的溶剂形成多孔二氧化硅，便于后续对SOG层进行固化处理，由于分别对每层SOG层进行固化处理，热处理后剩余的溶剂量对离子注入处理后的SOG层的固化程度的影响就会降低，因此可以根据需要适当降低热处理温度，减少热处理时间。
较佳的，步骤202中还包括：对热处理后的集成电路半成品进行冷却处理，将集成电路半成品冷却至室温。冷却处理包括：空冷和/或采用冷却设备进行冷却。将集成电路半成品放置在空气中进行冷却，冷却至室温，和/或借助冷却设备采用循环风冷的方式将集成电路半成品冷却至室温。由于热处理后集成电路半成品的温度较高，直接进行离子注入处理，操作温度较高，存在安全隐患，将集成电路半成品冷却至室温后，提高了离子注入处理的易操作性和安全性。
步骤203中对第一SOG层进行离子注入处理，形成第一固化SOG层具体包括：通过离子注入设备将氩气或砷注入到第一SOG层，注入能量为70KEV（千电子伏）～200KEV。由于旋转涂布玻璃溶液热处理以后的主要成分是二氧化硅，对第一SOG层进行离子注入处理后，第一SOG层由疏松多孔的二氧化硅层转变为致密非晶化的二氧化硅层，形成第一固化SOG层；第一固化SOG层相比于第一SOG层收缩20%左右。
步骤204中在第一固化SOG层表面涂覆第二SOG层，第二SOG层的厚度在之间。由于旋转涂布玻璃SOG良好的回流性能，能够对由金属连线产生的台阶产生良好的覆盖性能，金属连线位置处的SOG厚度较小，金属连线之间的SOG厚度较大，因此涂覆第二SOG层后，晶圆表面已经趋于平坦化。
步骤204中对第二SOG层进行热处理的温度在350℃～450℃之间，热处理时间在30min～90min之间，热处理温度越高，热处理时间越短。
步骤204中还包括：对热处理后的集成电路半成品进行冷却处理，将集成电路半成品冷却至室温。冷却处理包括：空冷和/或采用冷却设备进行冷却。
步骤205中通过离子注入设备将氩气或砷注入到第二SOG层，注入能量为70KEV（千电子伏）～200KEV。由于旋转涂布玻璃溶液的主要成分是二氧化硅，对第二SOG层进行离子注入处理后，第二SOG层由疏松多孔的二氧化硅层转变为致密非晶化的二氧化硅层，形成第二固化SOG层。
由于分别对两层SOG层进行离子注入处理，使SOG层固化，避免了由于SOG层固化不完全造成的集成电路断层的问题；并且由于分别对两层SOG层进行离子注入处理，能够完全将两层SOG层固化，也就不需要对第二SOG层进行回刻处理，提高了金属层间介质层的平坦化效果，也提高了集成电路的可靠性。
步骤206中在第二固化SOG层表面沉积第二层二氧化硅层的厚度在之间。
如图3所示，为本发明实施例中集成电路的金属层间介质层平坦化的方法的实施例一，该方法包括：
步骤301：在含有金属连线的晶圆表面沉积第一层厚度为的二氧化硅层；如图4所示本发明实施例中晶圆表面沉积第一层二氧化硅层后的结构示意图，其中401为第一层二氧化硅层，402为金属连线；
步骤302：在第一层二氧化硅层表面涂覆第一SOG层，第一SOG层的厚度为
步骤303：对第一SOG层进行热处理，其中热处理温度为350℃，热处理时间为30min；
步骤304：对热处理后的集成电路半成品进行冷却处理，将集成电路半成品冷却至室温；
步骤305：通过离子注入设备将氩气离子注入第一SOG层，注入能量为70KEV，形成第一固化SOG层；如图5所示为本发明实施例中晶圆表面形成第一固化SOG层后的结构示意图，其中501为第一SOG层；
步骤306：在第一固化SOG层表面涂覆第二SOG层，第二SOG层的厚度为
步骤307：对第二SOG层进行热处理，其中热处理温度为450℃，热处理时间为90min；
步骤308：对热处理后的集成电路半成品进行冷却处理，将集成电路半成品冷却至室温；
步骤309：通过离子注入设备将氩气离子注入第二SOG层，注入能量为200KEV，形成第二固化SOG层；如图6所示为本发明实施例中晶圆表面形成第二固化SOG层后的结构示意图，其中601为第二SOG层；
步骤310：在第二固化SOG层表面沉积第二层二氧化硅层，第二层二氧化硅层的厚度为图7所示为本发明实施例中金属层间介质层的结构示意图，其中701为第二层二氧化硅层。
如图8所示，为本发明实施例中集成电路的金属层间介质层平坦化的方法的实施例二，该方法包括：
步骤801：在含有金属连线的晶圆表面沉积第一层厚度为的二氧化硅层；
步骤802：在第一层二氧化硅层表面涂覆第一SOG层，第一SOG层的厚度为
步骤803：对第一SOG层进行热处理，其中热处理温度为375℃，热处理时间为45min；
步骤804：对热处理后的集成电路半成品进行冷却处理，将集成电路半成品冷却至室温；
步骤805：通过离子注入设备将氩气离子注入第一SOG层，注入能量为120KEV，形成第一固化SOG层；
步骤806：在第一固化SOG层表面涂覆第二SOG层，第二SOG层的厚度为
步骤807：对第二SOG层进行热处理，其中热处理温度为425℃，热处理时间为60min；
步骤808：对热处理后的集成电路半成品进行冷却处理，将集成电路半成品冷却至室温；
步骤809：通过离子注入设备将氩气离子注入第二SOG层，注入能量为150KEV，形成第二固化SOG层；
步骤810：在第二固化SOG层表面沉积第二层二氧化硅层，第二层二氧化硅层的厚度为
本发明实施例中热处理的温度受SOG层的厚度，SOG溶液的浓度等因素影响，因此热处理的温度以及时间长度根据实际需要进行确定，热处理的温度范围在350℃～450℃之间，热处理的时间在30min～90min之间。
对SOG层进行离子注入处理时，注入能量根据SOG层的厚度以及剩余的溶剂量进行确定，注入能量范围在70KEV～200KEV之间。
本发明实施例还提供了一种集成电路，该集成电路中的金属层间介质层根据本发明实施例中任一一种金属层间介质层平坦化的方法获得，在此不再赘述。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (8)

1.一种集成电路的金属层间介质层平坦化的方法，其特征在于，该方法包括：
在含有金属连线的晶圆表面沉积第一层二氧化硅层；
在所述第一层二氧化硅层表面涂覆第一旋转涂布玻璃SOG层，并对含有第一SOG层的集成电路半成品进行热处理；
对所述第一SOG层进行离子注入处理，形成第一固化SOG层；
在所述第一固化SOG层表面涂覆第二SOG层，并对含有第二SOG层的集成电路半成品进行热处理；
对所述第二SOG层进行离子注入处理，形成第二固化SOG层；
在所述第二固化SOG层表面沉积第二层二氧化硅层。
2.如权利要求1所述的方法，其特征在于，对SOG层进行热处理之后，进行离子注入处理之前，还包括：
对热处理后的集成电路半成品进行冷却处理，将所述集成电路半成品冷却至室温。
3.如权利要求2所述的方法，其特征在于，所述冷却处理包括：
空冷和/或采用冷却设备进行冷却。
4.如权利要求1所述的方法，其特征在于，所述离子注入处理，具体包括：
通过离子注入设备将氩气或砷注入SOG层，使SOG层固化；其中离子注入能量为70千电子伏～200千电子伏。
5.如权利要求1所述的方法，其特征在于，所述热处理的温度范围为350℃～450℃，热处理时间范围为30min～90min。
6.如权利要求1所述的方法，其特征在于，所述第一SOG层与所述二SOG层的旋转涂布玻璃的厚度范围均为
7.如权利要求1所述的方法，其特征在于，所述第一层二氧化硅层的厚度为
8.一种集成电路，其特征在于，所述集成电路含有权利要求1～7任一所述的方法获得的金属层间介质层。
CN201410010564.3A 2014-01-09 2014-01-09 一种集成电路及其金属层间介质层平坦化的方法 Active CN104779196B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410010564.3A CN104779196B (zh) 2014-01-09 2014-01-09 一种集成电路及其金属层间介质层平坦化的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410010564.3A CN104779196B (zh) 2014-01-09 2014-01-09 一种集成电路及其金属层间介质层平坦化的方法

Publications (2)

Publication Number Publication Date
CN104779196A true CN104779196A (zh) 2015-07-15
CN104779196B CN104779196B (zh) 2018-06-05

Family

ID=53620596

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410010564.3A Active CN104779196B (zh) 2014-01-09 2014-01-09 一种集成电路及其金属层间介质层平坦化的方法

Country Status (1)

Country Link
CN (1) CN104779196B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108470715A (zh) * 2018-04-04 2018-08-31 华越微电子有限公司 一种双层布线平坦化加工工艺

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1189243A (zh) * 1995-05-08 1998-07-29 联合讯号公司 使用电子束辐照固化旋涂玻璃膜的方法
US20010055873A1 (en) * 1998-05-29 2001-12-27 Hiroyuki Watanabe Semiconductor device and fabrication method thereof
CN1423327A (zh) * 2001-12-07 2003-06-11 三洋电机株式会社 半导体器件和其制造方法
US6831015B1 (en) * 1996-08-30 2004-12-14 Sanyo Electric Co., Ltd. Fabrication method of semiconductor device and abrasive liquid used therein

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1189243A (zh) * 1995-05-08 1998-07-29 联合讯号公司 使用电子束辐照固化旋涂玻璃膜的方法
US6831015B1 (en) * 1996-08-30 2004-12-14 Sanyo Electric Co., Ltd. Fabrication method of semiconductor device and abrasive liquid used therein
US20010055873A1 (en) * 1998-05-29 2001-12-27 Hiroyuki Watanabe Semiconductor device and fabrication method thereof
CN1423327A (zh) * 2001-12-07 2003-06-11 三洋电机株式会社 半导体器件和其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108470715A (zh) * 2018-04-04 2018-08-31 华越微电子有限公司 一种双层布线平坦化加工工艺
CN108470715B (zh) * 2018-04-04 2020-08-28 华越微电子有限公司 一种双层布线平坦化加工工艺

Also Published As

Publication number Publication date
CN104779196B (zh) 2018-06-05

Similar Documents

Publication Publication Date Title
US8772151B2 (en) Passivation scheme
JP2013062499A5 (zh)
KR20160064135A (ko) 반도체 중합체 층의 2 단계 급속 경화 방법
CN104779196A (zh) 一种集成电路及其金属层间介质层平坦化的方法
US7972960B1 (en) Method for manufacturing thin film
CN101840859A (zh) 半导体元件的制造方法
CN105428299B (zh) 一种深槽隔离结构的制作方法
CN103871962B (zh) 互连结构及其制造方法
CN104465506B (zh) 铜互连中空气隙的形成方法
CN102487035B (zh) 具有多孔结构的超低介电常数的层间介质的淀积方法
US20150325525A1 (en) Forming interconnect structure with polymeric layer and resulting device
CN104795355A (zh) 硅通孔结构的制备方法
CN104925740B (zh) 一种利用激光退火改善热键合质量的方法
CN104810277B (zh) 一种晶圆表面平坦化工艺
CN108470715B (zh) 一种双层布线平坦化加工工艺
US20190393084A1 (en) Method Utilizing Thermal Decomposition Material To Relax Queue Time Control
US9564356B2 (en) Self-forming metal barriers
US20160020090A1 (en) Enhancement of modulus and hardness for uv-cured ultra low-k dielectric films
CN105655061A (zh) 漆包绕组线的加工方法
KR100608144B1 (ko) 반도체 소자의 절연막 평탄화 방법
US9093265B2 (en) High UV curing efficiency for low-k dielectrics
CN207020331U (zh) 一种高稳定性的集成光路结构
TWI467670B (zh) 加工方法及加工設備
CN102306630B (zh) 晶体管pn结的形成方法
CN103594375A (zh) 一种mos器件的掺杂方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220721

Address after: 518116 founder Microelectronics Industrial Park, No. 5, Baolong seventh Road, Baolong Industrial City, Longgang District, Shenzhen, Guangdong Province

Patentee after: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd.

Address before: 100871, Beijing, Haidian District Cheng Fu Road 298, founder building, 5 floor

Patentee before: PEKING UNIVERSITY FOUNDER GROUP Co.,Ltd.

Patentee before: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd.