CN104766853A - 一种耐撞击的半导体芯片封装结构 - Google Patents
一种耐撞击的半导体芯片封装结构 Download PDFInfo
- Publication number
- CN104766853A CN104766853A CN201510177210.2A CN201510177210A CN104766853A CN 104766853 A CN104766853 A CN 104766853A CN 201510177210 A CN201510177210 A CN 201510177210A CN 104766853 A CN104766853 A CN 104766853A
- Authority
- CN
- China
- Prior art keywords
- semiconductor chip
- substrate
- metal wire
- frame
- chip package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本发明公开了一种耐撞击的半导体芯片封装结构，包括半导体芯片和基板，所述半导体芯片安装在基板上，所述半导体芯片四周的基板上设有脚孔，所述脚孔内安装进金属丝架的架脚，所述金属丝架覆盖在半导体芯片的上方，所述半导体芯片、基板、脚孔和金属丝架均被封装材料覆盖，所述封装材料为环氧树脂和纤维丝线的混合物，本发明的技术方案解决了封装在高低温突变的情况下出现的表面突起、开裂的异常状况，使封装后的产品能够承受住外力的撞击而不会产生机械损伤，使半导体元器件适合应用于恶劣撞击环境下的使用场合。
Description
技术领域
本发明涉及一种半导体芯片封装结构，尤其涉及一种耐撞击的半导体芯片封装结构。
技术背景
传统的半导体芯片封装方式一般是通过高温高压将在常温下是固态的封装材料融化注入模具并重新快速固化成型（5～50秒）的封装工艺方法。该种封装方式在加工过程中，被封装产品需要承受较高的温度与压力，如果需要封装的产品本身不能承受高温高压，就不能使用该种固态材料封装方式。利用常温下为液态的环氧封装材料，低压注入模具，并使用烘烤固化可以解决被封装材料本身不耐高温高压的缺点，但是液体的环氧封装材料的玻璃态转化温度较低，固化后环氧封装材料的强度低，容易受到高低温突变（如回流焊接、高低温冲击等）影响，发生表面突起，开裂等异常状况，影响封装品质。
而且随着电子设备大量应用到社会的方方面面，尤其是应用至容易受到撞击场合，比如游戏场上易撞击物体安装的电子仪器，玩具碰碰车上安装的电子仪器，甚至是恶劣环境中生存救援电子设备，这时人们需要重新审视传统工艺封装的半导体芯片能否承受的住这样的撞击，即便是在电子设备缩小其安装空间，上下层的电子元器件甚至相互接触的情况下，能够承受住封装的半导体元器件在外压力作用下免受机械压力损伤的考验。因此，研制耐撞击的半导体芯片封装结构非常必要。
发明内容
本发明克服了现有技术中的不足，提供了一种耐撞击的半导体芯片封装结构。
为了解决上述技术问题，本发明是通过以下技术方案实现的：一种耐撞击的半导体芯片封装结构，包括半导体芯片和基板，所述半导体芯片安装在基板上，所述半导体芯片四周的基板上设有脚孔，所述脚孔内安装进金属丝架的架脚，所述金属丝架覆盖在半导体芯片的上方，所述半导体芯片、基板、脚孔和金属丝架均被封装材料覆盖，所述封装材料为环氧树脂和纤维丝线的混合物。
作为优选，所述纤维丝线的直径为0.2～1mm，所述纤维丝线的单根长度为3～10mm。
作为优选，所述的金属丝架为硬铜丝架。
作为优选，所述金属丝架为长方体上方的四个棱和中间的四个棱组成的框架结构。
作为优选，所述金属丝架的上方的四个棱组成的长方形的对角线上设有加强丝。
作为优选，所述封装材料覆盖在所述加强丝所在的平面上的厚度为0.2～0.8mm。
与现有技术相比，本发明的优点是：显著地提高了封装材料强度，能够很好的解决封装在高低温突变的情况下出现的表面突起、开裂等异常状况；使封装后的产品能够承受住外力的撞击而不会产生机械损伤，使半导体元器件适合应用于恶劣撞击环境下的使用场合。
附图说明
图1是本发明实施例的结构示意图。
图2是本发明实施例中的基板和硬铜丝架组装后的俯视图。
具体实施方式
下面结合附图与具体实施方式对本发明作进一步详细描述。
如图1、图2所示，一种耐撞击的半导体芯片封装结构，包括半导体芯片1和基板2，所述半导体芯片1安装在基板2上，所述半导体芯片1四周的基板2上设有脚孔4，所述脚孔4内安装进硬铜丝架5的架脚，所述硬铜丝架5覆盖在半导体芯片1的上方，所述半导体芯片1、基板2、脚孔4和硬铜丝架5均被封装材料6覆盖，所述封装材料6为环氧树脂和纤维丝线的混合物，所述纤维丝线的直径为0.5mm，所述纤维丝线的单根长度为5mm，所述硬铜丝架5为长方体上方的四个棱和中间的四个棱组成的框架结构，所述硬铜丝架5的上方的四个棱组成的长方形的对角线上设有加强丝，所述封装材料6覆盖在所述加强丝所在的平面上的厚度为0.7mm。
由于封装材料6为环氧树脂和纤维丝线的混合物，通过纤维丝线在液态环氧树脂内的杂乱无序的布置，可以在封装材料固化后得到很高的强度，能够承受如回流焊接、高低温冲击等高低温突变的影响，使表面不会突起和开裂，由于硬铜丝架5对半导体芯片的外围形成保护，增强了整个封装结构外围框架的结构强度，特别是加强丝对半导体芯片1上方形成的防撞击冲力的保护，可以使封装后的产品能够承受住外力的撞击而不会产生机械损伤，使产品适合在承受恶劣撞击力的场合使用。
除了上述的实施例外，其他未述的实施方式也应在本发明的保护范围之内。本文所述的具体实施例仅仅是对本发明精神作举例说明，本发明所属技术领域的技术人员可以对所描述的具体实施例做各种各样的修改或补充或采用类似的方式替代，但并不会偏离本发明的精神或超越所附权利要求书所定义的范围。本文虽然透过特定的术语进行说明，但不排除使用其他术语的可能性，使用这些术语仅仅是为了方便地描述和解释本发明的本质，把它们解释成任何一种附加的限制都是与本发明精神相违背的。
Claims (6)
1.一种耐撞击的半导体芯片封装结构，包括半导体芯片和基板，所述半导体芯片安装在基板上，其特征在于，所述半导体芯片四周的基板上设有脚孔，所述脚孔内安装进金属丝架的架脚，所述金属丝架覆盖在半导体芯片的上方，所述半导体芯片、基板、脚孔和金属丝架均被封装材料覆盖，所述封装材料为环氧树脂和纤维丝线的混合物。
2.根据权利要求1所述的一种耐撞击的半导体芯片封装结构，其特征在于，所述纤维丝线的直径为0.2～1mm，所述纤维丝线的单根长度为3～10mm。
3.根据权利要求1所述的一种耐撞击的半导体芯片封装结构，其特征在于，所述的金属丝架为硬铜丝架。
4.根据权利要求1所述的一种耐撞击的半导体芯片封装结构，其特征在于，所述金属丝架为长方体上方的四个棱和中间的四个棱组成的框架结构。
5.根据权利要求4所述的一种耐撞击的半导体芯片封装结构，其特征在于，所述金属丝架的上方的四个棱组成的长方形的对角线上设有加强丝。
6.根据权利要求5所述的一种耐撞击的半导体芯片封装结构，其特征在于，所述封装材料覆盖在所述加强丝所在的平面上的厚度为0.2～0.8mm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510177210.2A CN104766853B (zh) | 2015-04-15 | 2015-04-15 | 一种耐撞击的半导体芯片封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510177210.2A CN104766853B (zh) | 2015-04-15 | 2015-04-15 | 一种耐撞击的半导体芯片封装结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104766853A true CN104766853A (zh) | 2015-07-08 |
| CN104766853B CN104766853B (zh) | 2017-11-07 |
Family
ID=53648592
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510177210.2A Active CN104766853B (zh) | 2015-04-15 | 2015-04-15 | 一种耐撞击的半导体芯片封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104766853B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107438330A (zh) * | 2017-08-23 | 2017-12-05 | 西安易朴通讯技术有限公司 | 一种器件结构 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050280124A1 (en) * | 2004-06-18 | 2005-12-22 | Coyle Anthony L | Semiconductor package having integrated metal parts for thermal enhancement |
| CN103367174A (zh) * | 2012-03-28 | 2013-10-23 | 英飞凌科技股份有限公司 | 制造半导体器件的方法以及半导体器件 |
| CN103897344A (zh) * | 2012-12-26 | 2014-07-02 | 第一毛织株式会社 | 用于封装半导体器件的环氧树脂组合物以及使用其封装的半导体器件 |
| CN204516754U (zh) * | 2015-04-15 | 2015-07-29 | 江苏晟芯微电子有限公司 | 一种耐撞击的半导体芯片封装结构 |
-
2015
- 2015-04-15 CN CN201510177210.2A patent/CN104766853B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050280124A1 (en) * | 2004-06-18 | 2005-12-22 | Coyle Anthony L | Semiconductor package having integrated metal parts for thermal enhancement |
| CN103367174A (zh) * | 2012-03-28 | 2013-10-23 | 英飞凌科技股份有限公司 | 制造半导体器件的方法以及半导体器件 |
| CN103897344A (zh) * | 2012-12-26 | 2014-07-02 | 第一毛织株式会社 | 用于封装半导体器件的环氧树脂组合物以及使用其封装的半导体器件 |
| CN204516754U (zh) * | 2015-04-15 | 2015-07-29 | 江苏晟芯微电子有限公司 | 一种耐撞击的半导体芯片封装结构 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107438330A (zh) * | 2017-08-23 | 2017-12-05 | 西安易朴通讯技术有限公司 | 一种器件结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104766853B (zh) | 2017-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9899208B2 (en) | Molded leadframe substrate semiconductor package | |
| US20170271560A1 (en) | A novel led support structure | |
| KR20080023996A (ko) | 반도체 패키지 | |
| US20170127567A1 (en) | Electronic device equipped with a heat sink | |
| US20160167951A1 (en) | Low stress compact device packages | |
| US20160374223A1 (en) | Package module | |
| JP6204088B2 (ja) | 半導体装置 | |
| TWI528469B (zh) | 半導體封裝件及其製法 | |
| CN201725791U (zh) | 小外形集成电路封装结构的引线框及封装器件 | |
| CN204516754U (zh) | 一种耐撞击的半导体芯片封装结构 | |
| CN104766853A (zh) | 一种耐撞击的半导体芯片封装结构 | |
| KR101247342B1 (ko) | 패키지 온 패키지 제조방법 | |
| CN203553129U (zh) | 一种具有抗震功能的集成电路封装 | |
| US9437492B2 (en) | Substrate for alternative semiconductor die configurations | |
| CN104392969A (zh) | 一种多芯片集成电路抗冲击封装结构 | |
| US20130049180A1 (en) | Qfn device and lead frame therefor | |
| CN102368484A (zh) | 一种多芯片集成电路封装结构 | |
| TW200743198A (en) | COB type IC package for improving bonding of bumps embedded in substrate and method for fabricating the same | |
| KR101264735B1 (ko) | 반도체 패키지 및 이의 제조 방법 | |
| US7229857B2 (en) | Method for producing a protection for chip edges and system for the protection of chip edges | |
| US9490146B2 (en) | Semiconductor device with encapsulated lead frame contact area and related methods | |
| KR101565016B1 (ko) | 휨 개선을 위한 반도체 패키지 구조 및 방법 | |
| KR101111428B1 (ko) | 반도체패키지 및 이의 제조방법 | |
| KR20080002449A (ko) | 패키지 인 패키지 | |
| US9368433B2 (en) | Method and apparatus for mounting solder balls to an exposed pad or terminal of a semiconductor package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| EXSB | Decision made by sipo to initiate substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20160615 Address after: 215300 Jiangsu province north of the city of Yushan town of Kunshan city Hanpu Road No. 998, room 3 Applicant after: Suzhou Juda senchip Microelectronics Co. Ltd. Address before: 225500 hi tech innovation center, Jiangyan District, Taizhou, Jiangsu Applicant before: Jiangsu Senchip Microelectronics Co., Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20180918 Address after: 215316 Han Po Road, hi tech Industrial Park, Kunshan Development Zone, Jiangsu (998) Patentee after: Kunshan Juda Electronic Co., Ltd. Address before: 215300 room 3, Han Po Road, Yushan Town, Yushan Town, Kunshan, Jiangsu Patentee before: Suzhou Juda senchip Microelectronics Co. Ltd. |
|
| TR01 | Transfer of patent right |