CN104766834B - 一种ltcc基板堆叠的微波电路三维封装结构 - Google Patents

一种ltcc基板堆叠的微波电路三维封装结构 Download PDF

Info

Publication number
CN104766834B
CN104766834B CN201510170823.3A CN201510170823A CN104766834B CN 104766834 B CN104766834 B CN 104766834B CN 201510170823 A CN201510170823 A CN 201510170823A CN 104766834 B CN104766834 B CN 104766834B
Authority
CN
China
Prior art keywords
ltcc substrate
lower floor
circuit
ltcc
upper strata
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201510170823.3A
Other languages
English (en)
Other versions
CN104766834A (zh
Inventor
黄学骄
吕立明
惠力
黄祥
曾荣
龙双
刘清锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Electronic Engineering of CAEP
Original Assignee
Institute of Electronic Engineering of CAEP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Electronic Engineering of CAEP filed Critical Institute of Electronic Engineering of CAEP
Priority to CN201510170823.3A priority Critical patent/CN104766834B/zh
Publication of CN104766834A publication Critical patent/CN104766834A/zh
Application granted granted Critical
Publication of CN104766834B publication Critical patent/CN104766834B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched

Landscapes

  • Non-Reversible Transmitting Devices (AREA)
  • Waveguides (AREA)

Abstract

本发明公开了一种LTCC基板堆叠的微波电路三维封装结构，包括上层LTCC基板、下层LTCC基板和中层铝板，中层铝板为中间镂空的铝框，所述上层LTCC基板粘接在中层铝板的上表面上，所述下层LTCC基板粘接在中层铝板的下表面上，所述上层LTCC基板和下层LTCC基板通过金丝或金带连接。本发明组装工艺简单，而且对位精度要求低，机械强度高。

Description

一种LTCC基板堆叠的微波电路三维封装结构
技术领域
本发明属于微波或毫米波电路与系统的小型化封装技术领域，尤其涉及一种LTCC基板堆叠的微波电路三维封装结构。
背景技术
微波微组装技术（MMCM）是实现电子整机小型化、轻量化、高性能和高可靠的关键技术，LTCC（低温共烧陶瓷）基板由于微波信号传输性能好、可实现无源器件的基板内埋置，因此基于LTCC基板和微组装的技术是实现微波模块和系统小型化的重要途径。为了进一步减小体积，提高组装密度，三维封装的微组装技术（3D-MMCM）成为国内外研究和应用的热点。
目前，3D-MMCM的主要实现方式有两类：插装型和基板叠层型。
插装型3D-MMCM先把芯片焊接到基板上形成2D-MMCM模块，再把多个2D-MMCM模块垂直插装在一块公共基板上，形成一个子系统或系统。然而插装型具有对组装工艺要求高、垂直微带线和水平微带线不易焊接、封装体积较大等缺点。
基板叠层式3D-MMCM即先把多种芯片焊接到基板上形成2D-MMCM模块，再把多个2D-MMCM模块叠压在一起，形成一个子系统或系统。通常的上下层基板间采用焊球的方式实现机械和电气连接，然而该种方式具有工艺复杂、焊球对位精度要求高、且焊球连接的机械强度低等缺点。
发明内容
为了克服上述现有插装型和基板叠层型存在的组装工艺复杂的缺陷，本发明提供一种LTCC基板堆叠的微波电路三维封装结构，该封装结构组装工艺简单，而且对位精度要求低，机械强度高。
为了解决上述技术问题，本发明采用的技术方案是：
一种LTCC基板堆叠的微波电路三维封装结构，其特征在于：包括上层LTCC基板、下层LTCC基板和中层铝板，中层铝板为中间镂空的铝框，所述上层LTCC基板粘接在中层铝板的上表面上，所述下层LTCC基板粘接在中层铝板的下表面上，所述上层LTCC基板和下层LTCC基板通过金丝或金带实现电路连接。
还包括铝腔体，所述下层LTCC基板通过导电胶粘接在铝腔体的腔体内。
所述铝腔体上通过导电胶粘接有多个供电绝缘子和多个微波绝缘子。
所述金丝或金带两端采用键合方式分别固定在上层LTCC基板和下层LTCC基板上。
所述上层LTCC基板通过导电胶粘接在中层铝板的上表面上，所述下层LTCC基板通过导电胶粘接在中层铝板的下表面上。
所述上层LTCC基板上表面设置有微波电路，下表面镀铂银以形成电路地层；所述下层LTCC基板上表面设置有微波电路，所述下层LTCC基板上表面在距边缘2mm范围内镀铂银以形成电路地层，所述下层LTCC基板下表面镀铂银以形成电路地层，位于下层LTCC基板上表面上的电路地层与下层LTCC基板下表面的电路地层通过贯穿下层LTCC基板的通孔连接，通孔内填充有金属。
所述微波电路包括裸芯片和附属器件，裸芯片和附属器件通过导电胶粘接在上层LTCC基板上表面上和下层LTCC基板上表面上。裸芯片和附属器件用于实现电路功能，通过金丝键合实现裸芯片和微带线以及裸芯片之间的连接。
所述上层LTCC基板和下层LTCC基板内埋置有电子元件，电子元件采用上层LTCC基板和下层LTCC基板内印刷金属共烧形成，通过上层LTCC基板和下层LTCC基板内通孔填充金属分别与表面微波电路连接；电子元件包括滤波器、电阻、电容、电感等。
所述上层LTCC基板和下层LTCC基板均采用5-30层，每层0.094mm厚的ferro A6s材料层压为一体后在850℃-900℃低温共烧而成。
所述中层铝板厚1mm，框宽2mm；外框长度和宽度与上层LTCC基板一致，该中层铝板下表面对应下层LTCC基板上表面微波电路走线的位置厚0.5mm。
本发明相对于现有技术具有以下有益效果：
本发明提供的低温共烧陶瓷（LTCC）基板堆叠的微波电路三维封装结构由于采用两块传统的LTCC基板外加一块铝板进行堆叠实现三维封装的结构，采用通常的LTCC基板加工技术、通常的铝板机加工技术和通常的导电胶粘接技术即可实现，因此具有工艺简单的优点。采用金丝或金带键合技术实现上下层电路电气连接，由于金丝或金带的柔软可弯曲特性，因此具有对位精度要求低的优点。采用中间的铝板和上下层基板粘接实现无缝机械连接，接触面积比焊球连接方式更大，具有机械强度高和接地更好的优点。上层基板和下层基板都可分布电路，相对于平面型的电路布局具有体积更小的优点；同时该结构具有可扩展性，可在垂直方向堆叠更多层基板，可进一步提高封装密度，减小电路体积。
附图说明
图1为本发明的结构示意图。
图中标记 1、上层LTCC基板，2、下层LTCC基板，3、中层铝板，4、金丝或金带，5、铝腔体。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。
本发明包括：
一块上层LTCC（低温共烧陶瓷）基板1，该上层LTCC基板1采用若干层（5-30层），单层厚度为0.094mm的ferro A6s材料层压为一体后在850℃-900℃低温共烧而成，上层LTCC基板1上表面通过微组装工艺形成具有一定功能的微波电路。上层LTCC基板下表面镀铂银以形成电路地层；
一块下层LTCC基板（低温共烧陶瓷）2，该下层LTCC基板采用若干层（5-30层）单层厚度为0.094mm的ferro A6s材料层压为一体后在850℃-900℃低温共烧而成，下层LTCC基板2上表面通过微组装工艺形成具有一定功能的微波电路。下层LTCC基板2上表面距边缘2mm范围内镀铂银以形成电路地层，下层LTCC基板2下表面镀铂银以形成电路地层，上表面地层和下表面地层通过贯穿下层LTCC基板的填充有金属的通孔连接；
一块中层铝板3，该中层铝板3为一个中间镂空的矩形铝框，厚1mm、宽2mm，外框长度和宽度与上层LTCC（低温共烧陶瓷）基板1一致。该中层铝板3底面对应下层LTCC基板2上表面电路走线的位置厚0.5mm。该中层铝板3处于中间，通过导电胶与上层LTCC基板1和下层LTCC基板2粘接，形成LTCC基板垂直堆叠的三维电路结构，该结构中间的空间为下层基板电路提供空间；
多个用于上下层LTCC基板微波电路连接的金丝或金带4，金丝或金带4用于上下层电路的微波信号、直流供电信号、调制信号等的连接。金丝和金带采用键合技术从上层电路键合点连接到下层电路键合点；
多个用于实现微波电路的裸芯片和附属器件，裸芯片和附属器件用于实现电路功能，采用导电胶粘接到上下层LTCC基板上，通过金丝键合实现裸芯片和微带线以及裸芯片之间的连接。上下层LTCC基板表面都有相应功能电路；
多个用于实现微波电路的上下层LTCC基板内埋置电子元件如滤波器、电阻、电容、电感等，该电子元件分别采用上下层LTCC基板内印刷金属共烧形成，且分别通过上下层LTCC基板内通孔填充金属与表面电路连接；
一个用于电路封装的铝腔体5，该铝腔体5为上下层LTCC基板提供封装和接地功能，同时为供电绝缘子和微波绝缘子提供支撑。下层LTCC基板下表面通过导电胶粘接到铝腔体5的腔体内；
多个供电绝缘子，外部电路或测试仪器通过该供电绝缘子为封装结构内部电路提供直流供电信号和调制信号。绝缘子通过导电胶粘接固定到铝腔体5上，绝缘子针通过裹金带压接与内部电路连接；
多个微波绝缘子，外部电路或测试仪器通过该微波绝缘子为封装结构内部电路提供微波信号输入或输出。绝缘子通过导电胶粘接固定到铝腔体上，绝缘子针通过裹金带压接与内部电路连接。
其中，上下层LTCC（低温共烧陶瓷）基板，采用若干层ferro A6s生瓷料层压为一体，再在850℃-900℃低温共烧而成，每层厚度为0.094mm左右，通常厂商可提供5到30层材料的层压烧结工艺，根据设计需要而定。LTCC基板中间层和表面可印刷金属层从而形成电路图形结构。上下层LTCC（低温共烧陶瓷）基板生产好后，将裸芯片和其他器件通过导电胶粘接固定到上下层LTCC基板相应位置上，再通过金丝键合等工艺实现电路连接，从而形成具有一定电路功能的电路，此时下层LTCC基板和上层LTCC基板的电路是分离的。上层LTCC基板底面要求镀铂银以形成电路地层。下层LTCC基板上表面距边缘2mm范围内要求镀铂银以形成电路地层，同时下层LTCC基板下表面镀铂银以形成电路地层，下层LTCC基板上表面电路地层和下表面电路地层通过贯穿下层LTCC基板的填充有金属的通孔连接。上下层LTCC（低温共烧陶瓷）基板的相应位置要求镀铂银是为了和中层铝板形成电气连接从而成为整个三维封装结构的地层，因为地层对于微波电路是很重要的。
中层铝板3通过机加技术形成一个中间镂空的矩形铝框，其尺寸大小主要考虑和上下层LTCC基板的接触面积适中，同时厚度要保证下层LTCC基板上的电路有足够空间以及便于上下层LTCC基板的电路的金丝或金带键合连接。该中层铝板3底面对应下层LTCC基板上表面电路走线的位置要求镂空从而不影响下层电路的电路走线。该中层铝板通过导电胶与上层LTCC基板和下层LTCC基板粘接，从而保证结构的紧密结合，机械强度高。
通过金丝和金带键合实现上下层电路的微波信号、直流供电信号、调制信号等的连接。金丝和金带采用常规的键合技术即可，由于设计时保证下层LTCC基板比上层LTCC基板略大，电路连接的键合位置位于上下层基板边缘处，因此键合连接很容易实现。
用于电路封装的铝腔体5，该铝腔体5根据三维电路封装结构的尺寸而定，主要作用是为三维结构的电路提供保护。同时实现内部电路与外部电路或测试仪器的连接，该功能通过固定到腔体上的供电绝缘子和微波绝缘子来实现。下层LTCC基板下表面通过导电胶粘接到封装铝腔体5上。
作为一个实例，利用本结构设计了一个微波放大滤波混频电路三维封装模块。上层LTCC基板包含一个放大器和一个滤波器，下层LTCC基板包含一个放大器和一个混频器，上下层电路间的信号通过金丝连接。通过测试，该电路模块电学性能良好，体积相对单层LTCC基板电路明显减小，具有良好的效果和先进性。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
ferro A6s材料是一种常用的低温共烧陶瓷（LTCC）材料，其介电常数为5.9左右，是一种良好的微波电路板材料。

Claims (7)

1.一种LTCC基板堆叠的微波电路三维封装结构，其特征在于：包括上层LTCC基板、下层LTCC基板和中层铝板，中层铝板为中间镂空的铝框，所述上层LTCC基板粘接在中层铝板的上表面上，所述下层LTCC基板粘接在中层铝板的下表面上，所述上层LTCC基板和下层LTCC基板通过金丝或金带实现电路连接；所述上层LTCC基板上表面设置有微波电路，下表面镀铂银以形成电路地层；所述下层LTCC基板上表面设置有微波电路，所述下层LTCC基板上表面在距边缘2mm范围内镀铂银以形成电路地层，所述下层LTCC基板下表面镀铂银以形成电路地层，位于下层LTCC基板上表面上的电路地层与下层LTCC基板下表面的电路地层通过贯穿下层LTCC基板的通孔连接，通孔内填充有金属；还包括铝腔体，所述下层LTCC基板通过导电胶粘接在铝腔体的腔体内；所述金丝或金带两端采用键合方式分别固定在上层LTCC基板和下层LTCC基板上。
2.根据权利要求1所述的一种LTCC基板堆叠的微波电路三维封装结构，其特征在于：所述铝腔体上通过导电胶粘接有多个供电绝缘子和多个微波绝缘子。
3.根据权利要求1所述的一种LTCC基板堆叠的微波电路三维封装结构，其特征在于：所述上层LTCC基板通过导电胶粘接在中层铝板的上表面上，所述下层LTCC基板通过导电胶粘接在中层铝板的下表面上。
4.根据权利要求1所述的一种LTCC基板堆叠的微波电路三维封装结构，其特征在于：所述微波电路包括裸芯片和附属器件，裸芯片和附属器件通过导电胶粘接在上层LTCC基板上表面上和下层LTCC基板上表面上。
5.根据权利要求1所述的一种LTCC基板堆叠的微波电路三维封装结构，其特征在于：所述上层LTCC基板和下层LTCC基板内埋置有电子元件。
6.根据权利要求1所述的一种LTCC基板堆叠的微波电路三维封装结构，其特征在于：所述上层LTCC基板和下层LTCC基板均采用5-30层，每层0.094mm厚的ferro A6s材料层压为一体后在850℃-900℃低温共烧而成。
7.根据权利要求1所述的一种LTCC基板堆叠的微波电路三维封装结构，其特征在于：所述中层铝板厚1mm，外框长度和宽度与上层LTCC基板一致，该中层铝板下表面对应下层LTCC基板上表面微波电路走线的位置厚0.5mm。
CN201510170823.3A 2015-04-10 2015-04-10 一种ltcc基板堆叠的微波电路三维封装结构 Expired - Fee Related CN104766834B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510170823.3A CN104766834B (zh) 2015-04-10 2015-04-10 一种ltcc基板堆叠的微波电路三维封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510170823.3A CN104766834B (zh) 2015-04-10 2015-04-10 一种ltcc基板堆叠的微波电路三维封装结构

Publications (2)

Publication Number Publication Date
CN104766834A CN104766834A (zh) 2015-07-08
CN104766834B true CN104766834B (zh) 2017-11-14

Family

ID=53648584

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510170823.3A Expired - Fee Related CN104766834B (zh) 2015-04-10 2015-04-10 一种ltcc基板堆叠的微波电路三维封装结构

Country Status (1)

Country Link
CN (1) CN104766834B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105099370B (zh) * 2015-08-12 2018-10-23 安徽华东光电技术研究所 前置混频器的加工方法
CN105762117B (zh) * 2016-05-06 2018-10-09 中国工程物理研究院电子工程研究所 一种ltcc基板的交错层叠三维封装结构
CN114024134B (zh) * 2021-10-26 2024-02-06 安徽蓝讯无线通信有限公司 一种用于通讯天线的ltcc封装结构

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102544663A (zh) * 2012-01-13 2012-07-04 彭龙 一种ltcc叠层微带铁氧体环行器
CN204516742U (zh) * 2015-04-10 2015-07-29 中国工程物理研究院电子工程研究所 一种ltcc基板堆叠的微波电路三维封装结构

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6903456B2 (en) * 2003-10-08 2005-06-07 Tong Hsing Electric Industries, Ltd. Package carrier having multiple individual ceramic substrates
US20100182791A1 (en) * 2009-01-22 2010-07-22 Sanyo Electric Co., Ltd. Package for light emitting element and light emitting device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102544663A (zh) * 2012-01-13 2012-07-04 彭龙 一种ltcc叠层微带铁氧体环行器
CN204516742U (zh) * 2015-04-10 2015-07-29 中国工程物理研究院电子工程研究所 一种ltcc基板堆叠的微波电路三维封装结构

Also Published As

Publication number Publication date
CN104766834A (zh) 2015-07-08

Similar Documents

Publication Publication Date Title
CN105762117B (zh) 一种ltcc基板的交错层叠三维封装结构
US20070053167A1 (en) Electronic circuit module and manufacturing method thereof
CN206282838U (zh) 无源器件与有源器件的集成封装结构
CN104465584B (zh) 基于有源埋入的微波射频基板结构及其制备方法
CN104766834B (zh) 一种ltcc基板堆叠的微波电路三维封装结构
CN102709260A (zh) 半导体封装构造
CN104701272B (zh) 一种芯片封装组件及其制造方法
CN205670539U (zh) 一种有机基板高密度集成的三维微波电路结构
CN104766833B (zh) 一种ltcc基板正反面布置电路的微波电路三维封装结构
CN103280424B (zh) 一种高集成度功率厚膜混合集成电路的集成方法
CN103762200B (zh) 芯片封装件及其封装方法
CN107615893B (zh) 布线基板、电子装置以及电子模块
CN209570960U (zh) 近场通信芯片和近场通信设备
CN204516742U (zh) 一种ltcc基板堆叠的微波电路三维封装结构
CN209461441U (zh) 一种基于多层凹嵌式基板的芯片天线单体化结构
CN205723497U (zh) 一种ltcc基板的交错层叠三维封装结构
CN108807348A (zh) 包括嵌入式控制器裸芯的半导体器件和其制造方法
CN204516741U (zh) 一种ltcc基板正反面布置电路的微波电路三维封装结构
CN105390477B (zh) 一种多芯片3d二次封装半导体器件及其封装方法
CN103050414B (zh) 三维集成高密度厚薄膜多芯片组件的集成方法
CN104465642A (zh) 基于有机基板的多层芯片的扇出型封装结构及封装方法
CN107484350A (zh) 微波器件及其装配方法
CN108183098A (zh) 大容量存储器电路的3d错层堆叠封装结构
CN105742276A (zh) 一种采用三维集成封装的t/r组件的电源调制模块及其封装方法
CN100368841C (zh) 热光开关阵列或热光调制器的封装结构及其封装方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20171114

Termination date: 20180410