CN104766689A - 多层电子组件和制造多层电子组件的方法 - Google Patents

多层电子组件和制造多层电子组件的方法 Download PDF

Info

Publication number
CN104766689A
CN104766689A CN201410131308.XA CN201410131308A CN104766689A CN 104766689 A CN104766689 A CN 104766689A CN 201410131308 A CN201410131308 A CN 201410131308A CN 104766689 A CN104766689 A CN 104766689A
Authority
CN
China
Prior art keywords
conductive pattern
esd
protection conductive
electrostatic discharge
main body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410131308.XA
Other languages
English (en)
Inventor
崔光善
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN104766689A publication Critical patent/CN104766689A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/29—Terminals; Tapping arrangements for signal inductances
    • H01F27/292—Surface mounted devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/34—Special means for preventing or reducing unwanted electric or magnetic effects, e.g. no-load losses, reactive currents, harmonics, oscillations, leakage fields
    • H01F27/36—Electric or magnetic shields or screens
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H01F2027/2809—Printed windings on stacked layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Filters And Equalizers (AREA)

Abstract

本发明提供了一种多层电子组件和一种制造多层电子组件的方法，更详细地讲，提供这样一种多层电子组件及其制造方法，所述多层电子组件能够防止甚至在高电流下围绕线圈的磁化以改善DC偏压性质，并且同时具有用于保护电路不受过电压影响的ESD保护功能。

Description

多层电子组件和制造多层电子组件的方法
本申请要求于2014年1月2日在韩国知识产权局提交的第10-2014-0000067号韩国专利申请的权益，该申请的公开通过引用包含于此。
技术领域
本公开涉及多层电子组件和制造多层电子组件的方法。
背景技术
作为电子组件之一的电感器是与电阻器和电容器一起形成电子电路的典型的无源器件，以去除噪声。电感器使用电磁特性与电容器组合，以构造放大在特定频率带的信号的谐振电路、滤波器电路等。
近来，随着已经需要电子装置的小型化和高性能，功耗也已增加。依据功耗的增加，在电源电路中使用的功率管理集成电路（PMIC）或直流（DC）-DC转换器具有开关频率和输出电流的增加，为了稳定PMIC或DC-DC转换器的输出电流，功率电感器的使用也已增加。
在这些环境下，越来越多地采用多层电感器作为在PMIC或DC-DC转换器电路中使用的功率电感器。
然而，因为主要用作多层电感器的磁性材料的铁氧体具有高磁导率和电阻但具有低饱和磁通密度，所以当将高电流应用到铁氧体时，铁氧体趋向于磁饱和，并且由于磁性材料的磁化而导致感应（电感）的减小增大，从而电感性质会劣化。
因此，在根据现有技术的多层电感器中，通过在层之间插入非磁性层来阻止围绕线圈形成的磁通并且防止围绕线圈的磁化，由此可保证直流偏压性质。
同时，由于从外界引入的高开关频率和过电压而产生静电放电（ESD），因此，对内电路的损坏等增加。为了保护电路不受过电压影响，应必要地使用诸如二极管、变阻器等的无源器件。然而，在使用单独的无源器件用于ESD保护的情况下，增加了制造成本和安装面积，导致电子装置小型化的限制。
发明内容
在本公开中的示例性实施例可以提供一种多层电子组件及其制造方法，该多层电子组件能够防止甚至在高电流下围绕线圈的磁化，以改善DC偏压性质，并且同时具有用于保护电路不受过电压影响的静电放电（ESD）保护功能。
根据在本公开中的示例性实施例，一种多层电子组件可以包括：陶瓷主体，在所述陶瓷主体中，非磁性层设置在多个磁性层之间；内线圈部，通过将形成在所述多个磁性层上的多个内线圈图案彼此电连接而设置在陶瓷主体中；静电放电（ESD）保护导体图案，形成在非磁性层上；外电极，形成在陶瓷主体的端表面和/或侧表面上，并且连接到内线圈部和ESD保护导体图案。
ESD保护导体图案可以包括第一ESD保护导体图案和第二ESD保护导体图案，第一ESD保护导体图案和第二ESD保护导体图案可以交替地引导到陶瓷主体的彼此相对的端表面和/或侧表面，非磁性层设置在二者之间。
第一ESD保护导体图案和第二ESD保护导体图案可以形成叠置区域，非磁性层设置在叠置区域之间。
ESD保护导体图案可以包括第一ESD保护导体图案和第二ESD保护导体图案，第一ESD保护导体图案和第二ESD保护导体图案可以形成在单个磁性层上，并且交替引导到陶瓷主体的彼此相对的端表面和/或侧表面。
ESD保护导体图案可以设置在内线圈部内。
外电极可以包括：第一外电极，形成在陶瓷主体的彼此相对的端表面上并且连接到内线圈部的；以及第二外电极，沿与陶瓷主体的其上形成有第一外电极的端表面垂直的方向上形成在陶瓷主体的彼此相对的侧表面上，并且连接到ESD保护导体图案。
由ESD保护导体图案产生的电容可以为1pF或更小。
ESD保护导体图案可以包含从由银（Ag）、钯（Pd）、铝（Al）、镍（Ni）、钛（Ti）、金（Au）、铜（Cu）和铂（Pt）组成的组中选择的至少一种。
内线圈部可以包括形成在非磁性层上的内线圈图案。
非磁性层可以包含玻璃，所述玻璃包含从由SiO2、B2O3、TiO2、Al2O3、ZnO、K2O和Li2O组成的组中选择的至少一种。
根据在本公开中的示例性实施例，一种多层电子组件可以包括：陶瓷主体，在所述陶瓷主体中，非磁性层堆叠在多个磁性层之间；内线圈部，通过将形成在所述多个磁性层上的多个内线圈图案彼此电连接来形成在陶瓷主体中；ESD保护导体图案，形成在非磁性层上；外电极，形成在陶瓷主体的端表面和/或侧表面上，并且连接到内线圈部和ESD保护导体图案，其中，ESD保护导体图案可以形成在顺序地堆叠的非磁性层上，以交替地引导到陶瓷主体的彼此相对的端表面和/或侧表面。
形成在顺序地堆叠的非磁性层上的ESD保护导体图案可以形成叠置区域，非磁性层设置在叠置区域之间。
ESD保护导体图案可以设置在内线圈部内。
外电极可以包括：第一外电极，形成在陶瓷主体的彼此相对的端表面上并且连接到内线圈部；以及第二外电极，沿与陶瓷主体的其上形成有第一外电极的端表面垂直的方向形成在陶瓷主体的彼此相对的侧表面上，并连接到ESD保护导体图案。
由ESD保护导体图案产生的电容可以为1pF或更小。
ESD保护导体图案可以包含从由银（Ag）、钯（Pd）、铝（Al）、镍（Ni）、钛（Ti）、金（Au）、铜（Cu）和铂（Pt）组成的组中选择的至少一种。
根据在本公开中的示例性实施例，一种制造多层电子组件的方法可以包括：制备多个磁性片和非磁性片；在磁性片上形成内线圈图案；在非磁性片上形成ESD保护导体图案；堆叠包括形成在其上的内线圈部的磁性片和包括形成在其上的ESD保护导体图案的非磁性片，以形成其中形成有包括ESD保护导体图案的内线圈部的陶瓷主体；以及在陶瓷主体的端表面和/或侧表面上形成外电极，外电极连接到内线圈部和ESD保护导体图案。
形成在顺序地堆叠的非磁性片上的ESD保护导体图案可以形成为交替地引导到陶瓷主体的彼此相对的端表面和/或侧表面。
ESD保护导体图案可以形成在单个非磁性片上，以交替地引导到陶瓷主体的彼此相对的端表面和/或侧表面。
其上形成有ESD保护导体图案的非磁性片可以具有5μm至50μm的厚度。
外电极可以包括：第一外电极，形成在陶瓷主体的彼此相对的端表面上，并且连接到内线圈部；以及第二外电极，沿与陶瓷主体的其上形成有第一外电极的端表面垂直的方向形成在陶瓷主体的彼此相对的侧表面上，并连接到ESD保护导体图案。
附图说明
通过下面结合附图进行的详细描述，本公开的以上和其他方面、特征和其他优点将会被更清楚地理解，在附图中：
图1是根据在本公开中的示例性实施例的多层电子组件的透视图；
图2是沿图1中的线A-A'截取的剖视图；
图3是根据在本公开中的另一示例性实施例的多层电子组件的透视图；
图4是沿图3中的线B-B'截取的剖视图；
图5是根据在本公开中的示例性实施例的多层电子组件的分解透视图；
图6是根据在本公开中的示例性实施例的多层电子组件的分解透视图；
图7是根据在本公开中的示例性实施例的多层电子组件的分解透视图；
图8是根据在本公开中的示例性实施例的多层电子组件的分解透视图；
图9是示出了根据本公开的示例性实施例的静电放电（ESD）保护导体图案的图；
图10是示出了根据在本公开中的示例性实施例的ESD保护导体图案的图；
图11是示出了根据本公开的示例性实施例的ESD保护导体图案的图；
图12是根据在本公开中的示例性实施例的多层电子组件的陶瓷主体的透视图；
图13是示出了根据在本公开中的示例性实施例的制造多层电子组件的方法的流程图。
具体实施方式
现在将参照附图详细描述本公开的示例性实施例。
然而，本公开可以以很多不同的形式来实施，并不应该被解释为限制于在此阐述的实施例。相反，提供这些实施例使得本公开将是彻底的和完整的，并将把本公开的范围充分地传达给本领域技术人员。在附图中，为了清晰起见，可夸大元件的形状和尺寸，并将始终使用相同的附图标记来表示相同或相似的元件。
多层电子组件
在下文中，将描述根据本公开的示例性实施例的多层电子组件。特别地，将通过示例的方式来描述多层电感器，但本公开不限于此。
图1是根据本公开的示例性实施例的多层电子组件的透视图，图2是沿图1中的线A-A'截取的剖视图，图3是根据本公开的另一示例性实施例的多层电子组件的透视图，图4是沿图3中的线B-B'截取的剖视图，图5至图8是根据本公开的示例性实施例的多层电子组件的分解透视图。
参照图1至图4，根据本公开的示例性实施例的多层电子组件100可包括通过堆叠多个磁性层111和在多个磁性层之间的非磁性层112来形成的陶瓷主体110、形成在陶瓷主体110中的内线圈部120、形成非磁性层112上的静电放电（ESD）保护导体图案150以及形成在陶瓷主体110的端面上的外电极130。
构造陶瓷主体110的多个磁性层111和非磁性层112可处于烧结态。相邻的磁性层可以是一体的，从而它们之间的边界在不使用扫描电子显微镜（SEM）的情况下是不容易分辨的。
陶瓷主体110可以具有六面体形状，为了清楚地描述本公开的示例性实施例，将定义六面体的方向。在图1中示出的六面体的L、W和T分别指长度方向、宽度方向和厚度方向。
磁性层111可包含在本领域中已知的铁氧体，诸如Mn-Zn基铁氧体、Ni-Zn基铁氧体、Ni-Zn-Cu基铁氧体、Mn-Mg基铁氧体、Ba基铁氧体和Li基铁氧体等。
非磁性层112可包含玻璃，玻璃包含从SiO2、B2O3、TiO2、Al2O3、ZnO、K2O和Li2O组成的组中选择的至少一种。
参照图5，形成在多个磁性片111'上的内线圈图案121可以通过贯穿电极彼此电连接，从而形成内线圈部120。另外，内线圈部120可包括形成在设置于多个磁性片111'之间的非磁性片112'上的内线圈图案。
可通过印刷包含导电金属的导电糊来形成内线圈图案121。导电金属不受具体限制，只要它具有优异的电导率即可。例如，例如，作为导电金属，可以单独使用银（Ag）、钯（Pd）、铝（Al）、镍（Ni）、钛（Ti）、金（Au）、铜（Cu）、铂（Pt）等，或者可使用它们的混合物。
可通过在内线圈部120之上和之下进一步堆叠多个磁性片111'来形成上覆盖层和下覆盖层。
包括形成在其上的ESD保护导体图案150的非磁性片112'可堆叠在包括形成在其上的内线圈图案121的多个磁性片111'之间。
包括形成在其上的ESD保护导体图案150的非磁性片112'的厚度可以为5μm至50μm。
ESD保护导体图案150可以包括分别交替地引导到陶瓷主体110的彼此相对的侧面的第一ESD保护导体图案151和第二ESD保护导体图案152。
第一ESD保护导体图案151和第二ESD保护导体图案152可以分别形成在连续堆叠的非磁性片112'上，使得第一ESD保护导体图案151和第二ESD保护导体图案152彼此邻近，且非磁性层112设置在二者之间。
参照图6，各自包含一对第一ESD保护导体图案151和第二ESD保护导体图案152的多个ESD保护部可以彼此分隔开。
参照图7，至少一对或更多对第一ESD保护导体图案151和第二ESD保护导体图案152可以连续堆叠。
参照图8，第一ESD保护导体图案151和第二ESD保护导体图案152可以在与内线圈部的引导部被暴露的方向相同的方向上被暴露。
参照图9，第一ESD保护导体图案151和第二ESD保护导体图案152可以具有第一ESD保护导体图案151的一端与第二ESD保护导体图案152的一端彼此叠置的叠置区域155，且二者之间具有非磁性片112'。可以在不产生由于ESD保护部的电容引起的信号的延迟和失真的范围内调节叠置区域155的面积。
参照图10和图11，第一ESD保护导体图案151和第二ESD保护导体图案152还可以形成在单个非磁性片112'上。
第一ESD保护导体图案151和第二ESD保护导体图案152可以形成为在单个非磁性片112'上彼此面对（如图10所示），或者可以形成为在单个非磁性片112'上彼此未对准（错开）（如图11所示）。
在这样的情况下，第一ESD保护导体图案151和第二ESD保护导体图案152可以以0.1μm至500μm的间隔形成。
ESD保护导体图案150可以通过在非磁性片112'上印刷包含导电金属的导电糊来形成。导电金属不受具体限制，只要它具有优异的电导率即可。例如，作为导电金属，可以单独使用银（Ag）、钯（Pd）、铝（Al）、镍（Ni）、钛（Ti）、金（Au）、铜（Cu）、铂（Pt）等，或者可使用它们的混合物。
由ESD保护导体图案150产生的电容可以为1pF或更小。在由ESD保护导体图案150形成的ESD保护部的电容超过1pF的情况下，可能产生信号的延迟和失真。因此，可通过调整ESD保护导体图案150的形状和叠置区域155的面积，将电容设为1pF或更小。
根据本公开的实施例的ESD保护导体图案150的形状不限于在附图中示出的形状，ESD保护导体图案150可具有任何形状，只要不产生由ESD保护部的电容引起的信号的延迟和失真即可。
图12是根据本公开的示例性实施例的多层电子组件的陶瓷主体的透视图。
参照图12，内线圈部120的引导部123可以暴露到陶瓷主体110的彼此相对的两个端表面，第一ESD保护导体图案151和第二ESD保护导体图案152可以在与内线圈部120的引导部123被暴露的陶瓷主体110的两个端表面垂直的方向上暴露到陶瓷主体110的彼此相对的两个侧表面。
例如，内线圈部120的引导部123可以暴露到陶瓷主体110的在长度方向L上的两个端表面，第一ESD保护导体图案151和第二ESD保护导体图案152可以暴露到陶瓷主体110的在宽度方向W上的两个侧表面。
在内线圈部120的引导部123以及第一ESD保护导体图案151和第二ESD保护导体图案152在彼此垂直的方向上引导的情况下，外电极130可以包括第一外电极131和第二外电极132，第一外电极131形成在陶瓷主体110的彼此相对的两个端表面上，并且连接到内线圈部120的引导部123，第二外电极132沿着与陶瓷主体110的其上形成有第一外电极131的两个端表面垂直的方向形成在陶瓷主体110的彼此相对的两个侧表面上，并且连接到ESD保护导体图案151和152。
第一外电极131可以延长到陶瓷主体110的在厚度方向T上的相对表面和/或陶瓷主体110的在宽度方向W上的相对表面，第二外电极132可以延长到陶瓷主体100的在厚度方向T上的相对表面。
外电极130可以包含具有优异的电导率的金属。例如，可以单独使用镍（Ni）、铜（Cu）、锡（Sn）、银（Ag）等，或者可使用它们的合金。
根据本公开的示例性实施例，可以通过在内线圈部120中形成非磁性层112来改善DC偏压性质，以阻止围绕线圈流动的磁通，并可通过形成在非磁性层112上的ESD保护导体图案150来同时实现ESD保护功能。
制造多层电子组件的方法
图13是示出了根据本公开的示例性实施例的制造多层电子组件的方法的流程图。
参照图13，可制备多个磁性片111'和非磁性片112'。
用来制造磁性片111'的磁性材料不受具体限制。例如，可使用在本领域中已知的铁氧体粉末，诸如Mn-Zn基铁氧体粉末、Ni-Zn基铁氧体粉末、Ni-Zn-Cu基铁氧体粉末、Mn-Mg基铁氧体粉末、Ba基铁氧体粉末和Li基铁氧体粉末等。
可通过将混合磁性材料和有机材料所形成的浆料施加到载体膜并将其干燥来制备多个磁性片111'。
用来制造非磁性片112'的非磁性材料可以是玻璃，该玻璃包含从由SiO2、B2O3、TiO2、Al2O3、ZnO、K2O和Li2O组成的组中选择的至少一种。
可通过混合玻璃、粘结剂、增塑剂和溶剂等以制备浆料并且通过刮刀法将制备的浆形成为具有若干μm厚的片来制造非磁性片112'。
然后，可在磁性片111'上形成内线圈图案121，并可在非磁性片112'上形成ESD保护导体图案150。
可通过使用印刷法等将包含导电金属的导电糊应用到磁性片111'来形成内线圈图案121。
导电金属不受具体限制，只要它具有优异的电导率即可。例如，作为导电金属，可以单独使用银（Ag）、钯（Pd）、铝（Al）、镍（Ni）、钛（Ti）、金（Au）、铜（Cu）、铂（Pt）等，或者可使用它们的混合物。
作为印刷导电糊的方法，可以使用丝网印刷法、凹版印刷法等，但本公开不限于此。
可将内线圈图案121形成在非磁性片112'和磁性片111'上，并可将包括形成在其上的内线圈图案121的非磁性片112'和磁性片111'彼此堆叠在一起。
具有形成在其上的ESD保护导体图案150的非磁性片112'的厚度可以为5μm至50μm。
可通过使用印刷法等将包含导电金属的导电糊应用到非磁性片112'来形成ESD保护导体图案150。
导电金属不受具体限制，只要它具有优异的电导率即可。例如，作为导电金属，可以单独使用银（Ag）、钯（Pd）、铝（Al）、镍（Ni）、钛（Ti）、金（Au）、铜（Cu）、铂（Pt）等，或者可使用它们的混合物。
作为印刷导电糊的方法，可以使用丝网印刷法、凹版印刷法等，但本公开不限于此。
ESD保护导体图案150可以包括第一ESD保护导体图案151和第二ESD保护导体图案152。
第一ESD保护导体图案151和第二ESD保护导体图案152可以分开地形成在每个非磁性片112'上，或者可以形成在单个非磁性片112'上。
第一ESD保护导体图案151和第二ESD保护导体图案152可以分别形成为交替地引导到陶瓷主体110的彼此相对的两个端表面和/或两个侧表面。
分开地形成在每个非磁性片112'上的第一ESD保护导体图案151和第二ESD保护导体图案152可以具有它们的一端彼此叠置的叠置区域155，且非磁性片112'设置在叠置区域155之间。可以在不产生由于ESD保护部的电容引起的信号的延迟和失真的范围内调整叠置区域155的面积。
形成在单个非磁性片112'上的第一ESD保护导体图案151和第二ESD可以形成为彼此面对或者彼此未对准。在这样的情况下，可以以0.1μm至500μm的间隔形成第一ESD保护导体图案151和第二ESD保护导体图案152。
ESD保护导体图案150的形状不限于在附图中示出的形状，而是，ESD保护导体图案150可具有任何形状，只要不产生由ESD保护部的电容引起的信号的延迟和失真即可。
接下来，可堆叠其上形成有内线圈图案121的非磁性片112'和其上形成有ESD保护导体图案150的非磁性片112'，由此形成其中形成有包括ESD保护导体图案150的内线圈部120的陶瓷主体110。
可以在其上印刷有内线圈图案121的磁性片111'以及非磁性片112'的预定位置处形成贯穿电极，内线圈图案可以通过贯穿电极彼此电连接，以形成单个内线圈部120。
可以通过在其上形成有内线圈图案121的多个磁性片111'之间堆叠其上形成有ESD保护导体图案150的非磁性片112'，将ESD保护导体图案150形成在内线圈部120中。
在第一ESD保护导体图案151和第二ESD保护导体图案152分开地形成在每个非磁性片112'上的情况下，可以顺序地堆叠其上分别形成有第一ESD保护导体图案151和第二ESD保护导体图案152的非磁性片112'，从而第一ESD保护导体图案151和第二ESD保护导体图案152可以交替地引导到陶瓷主体110的彼此相对的两个端表面和/或两个侧表面，且非磁性层113设置它们之间。
可以在相同的方向上暴露内线圈部120的引导部123以及第一ESD保护导体图案151和第二ESD保护导体图案152。可选择地，内线圈部120的引导部123可以暴露到陶瓷主体110的彼此相对的两个端表面，并且第一ESD保护导体图案151和第二ESD保护导体图案152可以在与内线圈部120的引导部123被暴露到的陶瓷主体的两个端表面垂直的方向上暴露到陶瓷主体110的彼此相对的两个侧表面。
然后，可以在陶瓷主体110的两个端表面上形成连接到内线圈部120和ESD保护导体图案150的外电极130。
在内线圈部120的引导部123以及第一ESD保护导体图案151和第二ESD保护导体图案152沿着彼此垂直的方向引导的情况下，外电极130可以包括第一外电极131和第二外电极132，第一外电极131形成在陶瓷主体110的彼此相对的两个端表面上，并且连接到内线圈部120的引导部123，第二外电极132沿与陶瓷主体110的其上形成有第一外电极131的两个端表面垂直的方向形成在陶瓷主体110的彼此相对的两个端表面上，并且连接到ESD保护导体图案151和152。
外电极130可以包含具有优异的电导率的金属。例如，可以单独使用镍（Ni）、铜（Cu）、锡（Sn）、银（Ag）等，或者可使用它们的合金。
可以通过浸渍法等以及根据外电极的形状的印刷法来形成外电极130。
如上所述，根据本公开的示例性实施例，可以阻止围绕线圈流动的磁通，从而可以防止在高电流下围绕线圈的磁化以及由磁化引起的电感L的变化，由此可以改善电感性质。
另外，根据本公开的示例性实施例的多层电子组件包括用于保护电路不受高电压影响的ESD保护部，从而多层电子组件在没有单独的ESD保护元件的情况下可以同时具有ESD保护功能。因此，可以减小元件的安装面积，并且可以降低制造成本。
尽管以上已经示出并描述了示例性实施例，但是对于本领域技术人员将明显的是，在不脱离如所附权利要求限定的本公开的精神和范围的情况下，可做出修改和变形。

Claims (21)

1.一种多层电子组件，所述多层电子组件包括：
陶瓷主体，在所述陶瓷主体中，非磁性层设置在多个磁性层之间；
内线圈部，设置在陶瓷主体中，设置在所述多个磁性层上的多个内线圈图案彼此电连接；
静电放电保护导体图案，设置在非磁性层上；以及
外电极，设置在陶瓷主体的端表面和/或侧表面上，并且连接到内线圈部和静电放电保护导体图案。
2.根据权利要求1所述的多层电子组件，其中，静电放电保护导体图案包括第一静电放电保护导体图案和第二静电放电保护导体图案，
第一静电放电保护导体图案和第二静电放电保护导体图案交替地引导到陶瓷主体的彼此相对的端表面和/或侧表面，非磁性层设置在第一静电放电保护导体图案和第二静电放电保护导体图案之间。
3.根据权利要求2所述的多层电子组件，其中，第一静电放电保护导体图案和第二静电放电保护导体图案形成叠置区域，非磁性层设置叠置区域之间。
4.根据权利要求1所述的多层电子组件，其中，静电放电保护导体图案包括第一静电放电保护导体图案和第二静电放电保护导体图案，
第一静电放电保护导体图案和第二静电放电保护导体图案形成在单个磁性层上，并且交替地引导到陶瓷主体的彼此相对的端表面和/或侧表面。
5.根据权利要求1所述的多层电子组件，其中，静电放电保护导体图案设置在内线圈部内。
6.根据权利要求1所述的多层电子组件，其中，外电极包括：
第一外电极，形成在陶瓷主体的彼此相对的端表面上，并且连接到内线圈部；以及
第二外电极，沿与陶瓷主体的其上形成有第一外电极的端表面垂直的方向上形成在陶瓷主体的彼此相对的侧表面上，并且连接到静电放电保护导体图案。
7.根据权利要求1所述的多层电子组件，其中，由静电放电保护导体图案产生的电容为1pF或更小。
8.根据权利要求1所述的多层电子组件，其中，静电放电保护导体图案包含从由银、钯、铝、镍、钛、金、铜和铂组成的组中选择的至少一种。
9.根据权利要求1所述的多层电子组件，其中，内线圈部包括形成在非磁性层上的内线圈图案。
10.根据权利要求1所述的多层电子组件，其中，非磁性层包含玻璃，所述玻璃包含从由SiO2、B2O3、TiO2、Al2O3、ZnO、K2O和Li2O组成的组中选择的至少一种。
11.一种多层电子组件，所述多层电子组件包括：
陶瓷主体，在所述陶瓷主体中，非磁性层设置在多个磁性层之间；
内线圈部，设置在陶瓷主体中，设置在所述多个磁性层上的多个内线圈图案彼此电连接；
静电放电保护导体图案，设置在非磁性层上；以及
外电极，设置在陶瓷主体的端表面和/或侧表面上，并且连接到内线圈部和静电放电保护导体图案，
其中，静电放电保护导体图案设置在顺序地堆叠的非磁性层上，以交替地引导到陶瓷主体的彼此相对的端表面和/或侧表面。
12.根据权利要求11所述的多层电子组件，其中，形成在顺序地堆叠的非磁性层上的静电放电保护导体图案形成叠置区域，非磁性层设置在叠置区域之间。
13.根据权利要求11所述的多层电子组件，其中，静电放电保护导体图案设置在内线圈部内。
14.根据权利要求11所述的多层电子组件，其中，外电极包括：
第一外电极，形成在陶瓷主体的彼此相对的端表面上，并连接到内线圈部；以及
第二外电极，沿与陶瓷主体的其上形成有第一外电极的端表面垂直的方向形成在陶瓷主体的彼此相对的侧表面上，并连接到静电放电保护导体图案。
15.根据权利要求11所述的多层电子组件，其中，由静电放电保护导体图案产生的电容为1pF或更小。
16.根据权利要求11所述的多层电子组件，其中，静电放电保护导体图案包含从由银、钯、铝、镍、钛、金、铜和铂组成的组中选择的至少一种。
17.一种制造多层电子组件的方法，所述方法包括：
制备多个磁性片和非磁性片；
在磁性片上形成内线圈图案；
在非磁性片上形成静电放电保护导体图案；
堆叠包括形成在其上的内线圈图案的磁性片和包括形成在其上的静电放电保护导体图案的非磁性片，以形成其中形成有包括静电放电保护导体图案的内线圈部的陶瓷主体；以及
在陶瓷主体的端面和/或侧面上形成外电极，外电极连接到内线圈部和静电放电保护导体图案。
18.根据权利要求17所述的方法，其中，形成在顺序地堆叠的非磁性片上的静电放电保护导体图案被形成为交替地引导到陶瓷主体的彼此相对的端表面和/或侧表面。
19.根据权利要求17所述的方法，其中，静电放电保护导体图案形成在单个非磁性片上，以交替地引导到陶瓷主体的彼此相对的端表面和/或侧表面。
20.根据权利要求17所述的方法，其中，其上形成有静电放电保护导体图案的非磁性片具有5μm至50μm的厚度。
21.根据权利要求17所述的方法，其中，外电极包括：
第一外电极，形成在陶瓷主体的彼此相对的端表面上，并且连接到内线圈部；以及
第二外电极，沿与陶瓷主体的其上形成有第一外电极的端表面垂直的方向形成在陶瓷主体的彼此相对的侧表面上，并连接到静电放电保护导体图案。
CN201410131308.XA 2014-01-02 2014-04-02 多层电子组件和制造多层电子组件的方法 Pending CN104766689A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2014-0000067 2014-01-02
KR1020140000067A KR20150080679A (ko) 2014-01-02 2014-01-02 적층형 전자부품 및 그 제조방법

Publications (1)

Publication Number Publication Date
CN104766689A true CN104766689A (zh) 2015-07-08

Family

ID=53648464

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410131308.XA Pending CN104766689A (zh) 2014-01-02 2014-04-02 多层电子组件和制造多层电子组件的方法

Country Status (3)

Country Link
JP (1) JP2015130468A (zh)
KR (1) KR20150080679A (zh)
CN (1) CN104766689A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105655082A (zh) * 2015-12-31 2016-06-08 苏州达方电子有限公司 电感、用于电感的磁性材料组成及电子零件制造方法
CN109300690A (zh) * 2017-07-25 2019-02-01 三星电机株式会社 复合电子组件及具有复合电子组件的板

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102163418B1 (ko) * 2018-11-02 2020-10-08 삼성전기주식회사 적층 세라믹 커패시터

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105655082A (zh) * 2015-12-31 2016-06-08 苏州达方电子有限公司 电感、用于电感的磁性材料组成及电子零件制造方法
CN109300690A (zh) * 2017-07-25 2019-02-01 三星电机株式会社 复合电子组件及具有复合电子组件的板
CN109300690B (zh) * 2017-07-25 2020-09-08 三星电机株式会社 复合电子组件及具有复合电子组件的板

Also Published As

Publication number Publication date
KR20150080679A (ko) 2015-07-10
JP2015130468A (ja) 2015-07-16

Similar Documents

Publication Publication Date Title
KR102127811B1 (ko) 적층 전자부품 및 그 제조방법
KR101670184B1 (ko) 적층 전자부품 및 그 제조방법
KR102080660B1 (ko) 칩 전자부품 및 그 제조방법
KR102105389B1 (ko) 적층 전자부품
US6459351B1 (en) Multilayer component having inductive impedance
KR101862401B1 (ko) 적층형 인덕터 및 그 제조방법
US9373441B2 (en) Composite electronic component
CN104766692B (zh) 芯片电子组件
JP2016028499A (ja) 回路保護素子
KR102052596B1 (ko) 칩형 코일 부품 및 그 제조방법
CN104766691B (zh) 芯片电子组件及其制造方法
KR102130672B1 (ko) 적층 전자부품 및 그 제조방법
CN105305996B (zh) 复合电子组件及具有该复合电子组件的板
CN104766690A (zh) 多层电子组件及其制造方法
CN104766693B (zh) 芯片电子组件和制造芯片电子组件的方法
KR20170142974A (ko) 인덕터 및 이의 제조방법
KR20130031581A (ko) 적층형 인덕터
KR20150114799A (ko) 적층 어레이 전자부품 및 그 제조방법
KR102105397B1 (ko) 칩 전자부품 및 그 실장기판
CN104766689A (zh) 多层电子组件和制造多层电子组件的方法
JP2000182834A (ja) 積層型インダクタンス素子及びその製造方法
JP2005260137A (ja) 静電気対策部品
KR101548808B1 (ko) 복합 전자부품 및 그 실장 기판
JP2001118728A (ja) 積層インダクタアレイ
JP2000151325A (ja) 積層チップ型ノイズフィルタ及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150708

WD01 Invention patent application deemed withdrawn after publication