CN104753341A - 利用配线改变输出电压的电荷泵 - Google Patents

利用配线改变输出电压的电荷泵 Download PDF

Info

Publication number
CN104753341A
CN104753341A CN201410821223.4A CN201410821223A CN104753341A CN 104753341 A CN104753341 A CN 104753341A CN 201410821223 A CN201410821223 A CN 201410821223A CN 104753341 A CN104753341 A CN 104753341A
Authority
CN
China
Prior art keywords
electrically connected
transistor
frequency
outer pin
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410821223.4A
Other languages
English (en)
Other versions
CN104753341B (zh
Inventor
林柏全
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Egalax Empia Technology Inc
Original Assignee
Egalax Empia Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Egalax Empia Technology Inc filed Critical Egalax Empia Technology Inc
Publication of CN104753341A publication Critical patent/CN104753341A/zh
Application granted granted Critical
Publication of CN104753341B publication Critical patent/CN104753341B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)

Abstract

本发明为有关一种利用配线改变输出电压的电荷泵，其包括芯片及包覆于芯片外部的封装基板，并透过封装基板的第一外接脚至第(X-Y)外接脚内其中一外接脚的一端电性连接至芯片的第(X-Y)输入端，而该外接脚的另端电性连接至电路板的输入电压，使得输入电压于各电容升压放大时不会受到第一晶体管至第(X-Y-1)晶体管的作动，以供芯片能沿用原电路中第一晶体管至第(X-Y-1)晶体管的设计，不因产生不同的输出电压而改变内部的第一晶体管至第(X-Y-1)晶体管的配置。

Description

利用配线改变输出电压的电荷泵
技术领域
本发明提供一种利用配线改变输出电压的电荷泵，尤指应用于放大输入电压，以供产生预定的输出电压。
背景技术
在笔记本电脑、平板计算机或智能型手机的各种电子装置中，皆会设置有电荷泵(charge pump)电路，来放大输入电压，以产生高准位的输出电压供电子装置内部的工作电路作动。
请参阅图7所示，为现有电荷泵的电路示意图(一)，由图中所示可清楚看出，该电荷泵包括有芯片A1及包覆于芯片A1外部的封装基板A2，且于芯片A1内部设有频率产生器A11及九个晶体管(M1～M9)，又频率产生器A11可分别产生第一频率CK1及与第一频率CK1反相的第二频率CK2，而第一频率CK1及第二频率CK2于高电压准位时为VDD伏特，于低电压准位时为零伏特，又晶体管M1～M9内具有临界电压Vt(threshold voltage)。该电荷泵可应用于电路板A3上，电路板A3包括有VDD伏特的输入电压Vin、八个电容(C1～C8)及稳压电容Cext。
第一电容C1于充电期间时，频率产生器A11产生的第一频率CK1与第二频率CK2分别为低电压准位及高电压准位，使得晶体管M2、M4、M6及M8呈截止状态，而晶体管M1、M3、M5、M7及M9呈导通状态，此时VDD伏特的输入电压Vin经过第一晶体管M1产生一临界电压Vt的电压降，并于第一电容C1一端形成(VDD-Vt)伏特的电压，而第一电容C1于另端为接收到零伏特的第一频率CK1，由此对第一电容C1充电至(VDD-Vt)伏特；
而于第一电容C1的升压期间时，第一频率CK1与第二频率CK2分别为高电压准位及低电压准位，而使得晶体管M1、M3、M5、M7及M9呈截止状态，而晶体管M2、M4、M6及M8呈导通状态，此时第一电容C1于一端接收到VDD伏特的第一频率CK1，且因第一电容C1已储存有(VDD-Vt)伏特的电压，使得第一电容C1另端为(2VDD-Vt)伏特的电压，以供第一电容C1另端(2VDD-Vt)的电压经过晶体管M2产生一临界电压Vt的电压降，并于第二电容C2一端形成2×(VDD-Vt)伏特的电压，而第二电容C2于另端为接收到零伏特的第二频率CK2，由此对第二电容C2充电至2×(VDD-Vt)伏特；
则可依据上述方式得到电容C3～C8的电压变化，并于第九晶体管M9的射极产生有9×(VDD-Vt)伏特的输出电压Vout，再经由稳压电容Cext的稳压后，输出至电子装置内部的工作电路A4。
然而，如图8所示，为现有电荷泵的电路示意图(二)，由图中所示可清楚看出，当该电子装置内部工作电路A4所需的工作电压为5×(VDD-Vt)伏特，则需在芯片A1内部设置五个晶体管M1～M5，并配合电路板A3上四个电容C1～C4以产生5×(VDD-Vt)伏特的输出电压Vout，亦即不同规格的芯片A1用以配合电路板A3产生不同的工作电压，例如利用芯片A1内的九个晶体管M1～M9配合电路板A3上八个电容C1～C8产生9×(VDD-Vt)伏特的输出电压Vout，或利用芯片A1内的五个晶体管M1～M5配合电路板A3上四个电容C1～C4产生5×(VDD-Vt)伏特的输出电压Vout，故该单一规格的电荷泵仅可提供一种输出电压Vout给电子装置内部的工作电路A4使用，若欲将该电荷泵设置于需要不同工作电压的各种电子装置使用时，则需改变芯片A1内部的电路配置。但因为芯片A1内部的集成电路配置的制程需经过大量且精密的步骤，故改变芯片A1内部的电路配置，将大大提高其制造成本。
又，各种规格的芯片A1在公开交易前均须经过集成电路认证，其认证范围包括芯片A1及包覆于芯片A1外部的封装基板A2，若芯片A1本身的电路设计，或与封装基板A2间的配线设计不同，皆须重新认证该集成电路，而造成多次的认证程序及作业时间，并增加费用的支出及制造成本。
是以，如何解决现有的问题与缺失，即为从事此行业的相关厂商所亟欲研究改善的方向所在。
发明内容
发明人有鉴于上述缺失，乃搜集相关资料，经由多方评估及考虑，并以从事于此行业累积的多年经验，经由不断试作及修改，始设计出此种利用配线改变输出电压的电荷泵的发明专利。
本发明提供一种利用配线改变输出电压的电荷泵，包括芯片及芯片外部的封装基板，且封装基板为设置于电路板上，该电路板包括输入电压、电容组及一稳压电容，且电容组依序设有Y个电容，使得电路板内的Y个电容储存电压呈持续上升的电压变化，由此放大输入电压，以供产生输出电压，其中：
该芯片包括：
一频率产生器，用以产生第一频率，以及与第一频率反相的第二频率；一第一频率端，电性连接至频率产生器，用以接收第一频率；一第二频率端，电性连接至频率产生器，用以接收第二频率；晶体管组，依序设有X个晶体管，X为大于或等于三，且大于Y，并于各别于各晶体管的集极电性连接至基极，又第一晶体管至第(X-1)晶体管的射极分别依序电性连接于第二晶体管至第X晶体管的集极与基极的连接处；输入端组，依序设有X个输入端，分别依序电性连接至各晶体管集极与基极的连接处；一输出端，电性连接至第X晶体管的射极；
该封装基板包括：
一第一频率接脚，电性连接至第一频率端，且第一频率接脚分别电性连接至奇数序列的多个电容一端；一第二频率接脚，电性连接至第二频率端，且第二频率接脚分别电性连接至偶数序列的多个电容一端；外接脚组，依序设有X个外接脚，且第一外接脚至第(X-Y)外接脚中其中一外接脚电性连接至第(X-Y)输入端及输入电压，又第(X-Y+1)外接脚至第X外接脚分别依序电性连接第一电容至第Y电容另端；一输出电源接脚，电性连接至输出端，且输出电源接脚再电性连接至稳压电容另端。
本发明还提供一种利用配线改变输出电压的电荷泵，包括芯片及芯片外部的封装基板，且封装基板为设置于电路板上，该电路板包括输入电压、电容组及一端接地的稳压电容，且电容组设有第一电容，使得电路板内的第一电容储存电压呈上升的电压变化，由此放大输入电压，以供产生输出电压，其中：
该芯片包括：
一频率产生器，用以产生第一频率；一第一频率端，电性连接至频率产生器，用以接收第一频率；晶体管组，依序设有X个晶体管，X为大于或等于三，且大于Y，并于各别于各晶体管的集极电性连接至基极，又第一晶体管至第(X-1)晶体管的射极分别依序电性连接于第二晶体管至第X晶体管的集极与基极的连接处；输入端组，依序设有X个输入端，分别依序电性连接至各晶体管集极与基极的连接处；一输出端，电性连接至第X晶体管的射极；
该封装基板包括：
一第一频率接脚，电性连接至第一频率端，且第一频率接脚再电性连接至第一电容一端；外接脚组，依序设有X个外接脚，且第一外接脚至第(X-1)外接脚中其中一外接脚电性连接至第(X-1)输入端及输入电压，又第X外接脚电性连接至第一电容另端；一输出电源接脚，电性连接至输出端，且输出电源接脚再电性连接至稳压电容另端。
本发明的有益效果：
本发明的主要目的乃在于透过封装基板的第一外接脚至第(X-Y)外接脚内其中一外接脚的一端电性连接至芯片的第(X-Y)输入端，而该外接脚的另端电性连接至电路板的输入电压，且封装基板的第(X-Y+1)外接脚至第X外接脚则分别依序电性连接第一电容至第Y电容，以供输入电压可经由第(X-Y)晶体管至第X晶体管的导通及截止，并于第一电容至第Y电容呈倍数升压放大，以产生(Y+1)×(VDD-Vt)伏特的输出电压，使得输入电压于升压放大时不会受到第一晶体管至第(X-Y-1)晶体管的作动，由此使芯片能沿用原电路中第一晶体管至第(X-Y-1)晶体管的设计，不因产生不同的输出电压而改变内部的第一晶体管至第(X-Y-1)晶体管的配置，进而降低现有技术为产生不同输出电压而改变芯片内部电路设计的成本。
本发明的次要目的乃在于透过芯片的第一输入端至第X输入端皆分别依序电性连接至封装基板的第一外接脚至第X外接脚，并于不使用的第一外接脚至第(X-Y-1)外接脚，即第一外接脚至第(X-Y-1)外接脚形成浮接(floating)状态，即芯片与封装基板间为固定的电路配置，进而透过与改变电路板的电路配置与第(X-Y)外接脚至第X外接脚配合产生有预定的输出电压，由此使芯片及包覆于芯片外部的封装基板仅需进行单一次的集成电路认证，即可应用于各式预设电子装置内部的工作电路，而不需进行多次认证，并降低预设电子装置的制造成本。
本发明的次要目的乃在于芯片的第(X-Y)输入端电性连接至封装基板的第一外接脚，而再由第一外接脚电性连接至电路板的输入电压，因此，封装基板可配合电路板的电路设计来改变配线，以便电路板在不改变输入电压及各电容的线路配置的状态下，即可产生预定的输出电压，以配合各式预设电子装置内部的工作电路，故此降低因改变电路板的线路配置所增加的制造成本。
附图说明
图1为本发明芯片的电路示意图。
图2为本发明第一实施例的使用状态图。
图3为本发明第二实施例的使用状态图。
图4为本发明第一实施例的电路示意图。
图5为本发明第二实施例的电路示意图。
图6为本发明特殊状态的电路示意图。
图7为现有电荷泵的电路示意图(一)。
图8为现有电荷泵的电路示意图(二)。
符号说明
1、芯片
11、频率产生器
12、第一频率端
13、第二频率端
14、晶体管组
15、输入端组
16、输出端
2、封装基板
21、第一频率接脚
22、第二频率接脚
23、外接脚组
24、输出电源接脚
3、电路板
31、电容组
4、工作电路
CK1、第一频率
CK2、第二频率
C1～CY、电容
Cext、稳压电容
I1～IX、输入端
M1～MX、晶体管
O1～OX、外接脚
A1、芯片
A11、频率产生器
A2、封装基板
A3、电路板
A4、工作电路
具体实施方式
以下述及的「第一」、「第二」、「第(X-1)」、「第X」、「第(Y-1)」及「第Y」等术语，其是用以区别所指的元件，例如晶体管组14中的第一晶体管M1、第二晶体管M2、第(X-1)晶体管MX-1、第X晶体管MX及电容组31中的第(Y-1)电容CY-1、第Y电容CY等，而非用以限制本发明的范围。
为达成上述目的及功效，本发明所采用的技术手段及其构造，兹绘图就本发明的较佳实施例详加说明其特征与功能如下，以利于完全了解。
请参阅图1、图2所示，为本发明芯片的电路示意图及第一实施例的使用状态图，由图中所示可清楚看出，本发明包括芯片1及封装基板2，其中：
该芯片1设有频率产生器11、第一频率端12、第二频率端13、晶体管组14、输入端组15及一输出端16。
前述芯片1的频率产生器11为电性连接至第一频率端12及第二频率端13，并透过该频率产生器11分别产生第一频率CK1及至第一频率端12，以及与第一频率CK1反相的第二频率CK2至第二频率端13，即第一频率CK1于高电压准位时，第二频率CK2为低电压准位，反之亦然，又第一频率CK1及第二频率CK2于高电压准位时为VDD伏特，于低电压准位时为零伏特。
前述晶体管组14包括有第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5、第六晶体管M6、第七晶体管M7、第八晶体管M8及第九晶体管M9。
前述输入端组15分别为第一输入端I1、第二输入端I2、第三输入端I3、第四输入端I4、第五输入端I5、第六输入端I6、第七输入端I7、第八输入端I8及第九输入端I9。
前述芯片1于晶体管组14的多个晶体管M1～M9的集极各别电性连接至基极，又于各晶体管M1～M9的集极与基极的连接处分别依序电性连接至各输入端I1～I9，另于第一晶体管M1至第八晶体管M8的射极分别依序电性连接于第二晶体管M2至第九晶体管M9的集极与基极的连接处，再于第九晶体管M9的射极电性连接至输出端16，且各晶体管M1～M9分别具有一临界电压Vt(threshold voltage)。
该封装基板2设有第一频率接脚21、第二频率接脚22、外接脚组23及一输出电源接脚24，其外接脚组23包括有第一外接脚O1、第二外接脚O2、第三外接脚O3、第四外接脚O4、第五外接脚O5、第六外接脚O6、第七外接脚O7、第八外接脚O8及第九外接脚O9。
请参阅图2所示，为本发明第一实施例的使用状态图，由图中所示可清楚看出，芯片1外部包覆有封装基板2，而再将封装基板2设置于电路板3，且电路板3设置于预设电子装置内部(如平板计算机、笔记本电脑等)，其中，电路板3包括有VDD伏特的输入电压Vin、电容组31及一稳压电容Cext，且电容组31包括有第一电容C1、第二电容C2、第三电容C3及第四电容C4。
在本发明的第一实施例中，芯片1的第一频率端12及第二频率端13分别电性连接至封装基板2的第一频率外接脚21及第二频率外接脚22，又芯片1的多个输入端I1～I9分别依序电性连接至封装基板2的多个外接脚O1～O9，并于第一外接脚O1至第四外接脚O4形成浮接(floating)状态，即不连接至任何元件；第五外接脚O5电性连接至电路板3的输入电压Vin；第六外接脚O6至第九外接脚O9分别依序电性连接至电路板3的第一电容C1至第四电容C4一端，且于第一电容C1至第四电容C4另端分别依序交错电性连接至第一频率外接脚21及第二频率外接脚22，即奇数序列的多个电容C1及C3电性连接于第一频率接脚21，而偶数序列的多个电容C2及C4电性连接于第二频率接脚22，再于封装基板2的输出电源接脚24分别电性连接至预设电子装置内部的工作电路4及电路板3的稳压电容Cext一端，而于稳压电容Cext的另端接地。
第一电容C1于充电期间时，第一频率CK1与第二频率CK2分别为低电压准位及高电压准位，使得第六晶体管M6及第八晶体管M8呈截止状态，而第五晶体管M5、第七晶体管M7及第九晶体管M9呈导通状态，此时VDD伏特的输入电压Vin经过第五晶体管M5产生一临界电压Vt的电压降，并于第一电容C1一端形成(VDD-Vt)伏特的电压，而第一电容C1于另端为接收到零伏特的第一频率CK1，由此对第一电容C1充电至(VDD-Vt)伏特；
在第一电容C1充电至(VDD-Vt)伏特后，于第一电容C1的升压期间时，第一频率CK1与第二频率CK2分别为高电压准位及低电压准位，而使得第五晶体管M5、第七晶体管M7及第九晶体管M9呈截止状态，而第六晶体管M6及第八晶体管M8呈导通状态，此时第一电容C1于一端接收到VDD伏特的第一频率CK1，且因第一电容C1已储存有(VDD-Vt)伏特的电压，使得第一电容C1另端为(2VDD-Vt)伏特的电压，故第一电容C1另端(2VDD-Vt)伏特的电压经过第六晶体管M6产生一临界电压Vt的电压降，并于第二电容C2一端形成2×(VDD-Vt)伏特的电压，而第二电容C2于另端为接收到零伏特的第二频率CK2，由此对第二电容C2充电至2×(VDD-Vt)伏特；
则可依据上述方式得到第三电容C3及第四电容C4的电压变化，即于第一电容C1、第二电容C2、第三电容C3及第四电容C4呈倍数上升的储存电压(VDD-Vt)伏特、2×(VDD-Vt)伏特、3×(VDD-Vt)伏特及4×(VDD-Vt)伏特，并于封装基板2的输出电源接脚24产生有5×(VDD-Vt)伏特的输出电压Vout，再经由稳压电容Cext的稳压后，输出至预设电子装置内部的工作电路4以供作动。
请参阅图3所示，为本发明第二实施例的使用状态图，由图中所示可清楚看出，在本发明的第二实施例中，芯片1的第一输入端I1至第四输入端I4亦可与封装基板2的第一外接脚O1至第四外接脚O4间形成断路状态，并于芯片1的第五输入端I5电性连接至封装基板2的第一外接脚O1，而第一外接脚O1再电性连接至电路板3的输入电压Vin。
依据前述第一实施例及第二实施例可得知，本发明的芯片1及封装基板2可应用于电路板3上，以供电路板3内的电容组31呈现持续上升的电压变化，由此完成放大输入电压Vin，以供产生一输出电压Vout，且可透过芯片1内部的晶体管组14配合电路板3内的电容组31来产生不同大小的输出电压Vout。因此，当所需的预定输出电压为(VDD-Vt)的预定倍数(Y+1)时，即预定输出电压Vout为(Y+1)×(VDD-Vt)时，可通过下方的实施方式来完成：
请参阅图4所示，为本发明第一实施例的电路示意图，由图中所示可清楚看出，芯片1的晶体管组14及输入端组15可分别设有X个晶体管及X个输入端，X为大于或等于三，并于各晶体管M1～MX的集极与基极的连接处分别依序电性连接至各输入端I1～IX(即第一晶体管M1集极与基极的连接处电性连接至第一输入端I1，第二晶体管M2集极与基极的连接电性连接至第二输入端I2，以此类推至第X晶体管MX集极与基极的连接电性连接至第X输入端IX)，另于第一晶体管M1至第(X-1)晶体管MX-1的射极分别依序电性连接于第二晶体管M2至第X晶体管MX的集极与基极的连接处，再于第X晶体管MX的射极电性连接至输出端16，并另于封装基板2的外接脚组23亦设有X个外接脚(即第一外接脚O1、第二外接脚O2至第X外接脚OX)，而电路板3的电容组31可再设有Y个电容C(即第一电容C1、第二电容C2至第Y电容CY)，Y为小于X。
并于本发明实际应用时，芯片1的输入端组15的第一输入端I1至第X输入端IX分别依序电性连接至封装基板2的外接脚组23的第一外接脚O1至第X外接脚OX，并于第一外接脚O1至第(X-Y-1)外接脚OX-Y-1形成浮接(floating)状态；第(X-Y)外接脚OX-Y电性连接至电路板3的输入电压Vin，又封装基板2的第(X-Y+1)外接脚OX-Y+1至第X外接脚OX分别依序电性连接至电路板3的第一电容C1至第Y电容CY一端，且于第一电容C1至第Y电容CY另端分别依序交错电性连接至第一频率外接脚21及第二频率外接脚22，即奇数序列的多个电容C1、C3等电性连接于第一频率接脚21，而偶数序列的多个电容C2及C4等电性连接于第二频率接脚22。
依据本发明的第一实施例可得知，电路板3的第一电容C1、第二电容C2至第Y电容CY的储存电压呈倍数上升的储存电压(VDD-Vt)伏特、2×(VDD-Vt)伏特至Y×(VDD-Vt)伏特，并于封装基板2的输出电源接脚24得到有(Y+1)×(VDD-Vt)伏特的输出电压Vout。
如第一实施例中，可透过九个晶体管(X＝9)2搭配4个电容(Y＝4)来得到有5×(VDD-Vt)伏特的输出电压Vout(Y+1＝5)，亦可透过可透过九个晶体管(X＝9)2搭配6个电容(Y＝6)来得到有7×(VDD-Vt)伏特的输出电压Vout(Y+1＝7)，由此依工作电路4的需求来调整输出电压，即固定的芯片1电路设计可供产生任意的输出电压Vout。
又，请参阅图5所示，为本发明第二实施例的电路示意图，由图中所示可清楚看出，依据本发明的第二实施例可得知，芯片1的第一输入端I1至第(X-Y-1)输入端IX-Y-1亦可与封装基板2的第一外接脚O1至第(X-Y-1)外接脚OX-Y-1间形成断路状态，并于芯片1的第(X-Y)输入端IX-Y电性连接至封装基板2的第一外接脚O1，而第一外接脚O1再电性连接至电路板3的输入电压Vin。
在前述第一实施例中，芯片1的第一输入端I1至第X输入端IX分别依序电性连接至封装基板2的第一外接脚O1至第X外接脚OX，并于第一外接脚O1至第(X-Y-1)外接脚OX-Y-1形成浮接(floating)状态；而在第二实施例中，芯片1的第一输入端I1至第(X-Y-1)输入端IX-Y-1亦可与封装基板2的第一外接脚O1至第(X-Y-1)外接脚OX-Y-1间形成断路状态，并于芯片1的第(X-Y)输入端IX-Y电性连接至封装基板2的第一外接脚O1，但在本发明实际应用时，可依据工作电路4的工作电压，来将芯片1的第(X-Y)输入端IX-Y与封装基板2的第一外接脚O1至第(X-Y)外接脚OX-Y中的任一外接脚电性连接，而再由封装基板2中任一与芯片1的第(X-Y)输入端IX-Y电性连接的外接脚电性连接于电路板3的输入电压Vin，举例来说，若将芯片1的第(X-Y)输入端IX-Y与封装基板2的第(X-Y-1)外接脚OX-Y-1电性连接，再将第(X-Y-1)外接脚OX -Y-1与电路板3的输入电压Vin电性连接，此时输出电压Vout则会再多一个临界电压Vt的电压降，即(Y+1)×VDD-Y×Vt伏特，由此使电路板3的电容组31内的各电容C1～CY充电时经过多个晶体管临界电压Vt的电压降来调整至工作电路4所需的工作电压。
又，请参阅图6，为本发明特殊状态的电路示意图，由图中可清楚看出，当电路板3的电容组31仅设有一第一电容C1时，封装基板2的第一频率接脚21亦可电性连接至第一电容C1一端，而第一电容C1另端再电性连接至第X外接脚OX，且第一外接脚O1至第(X-1)外接脚OX-1分别依序电性连接于第一输入端I1至第(X-1)输入端IX-1，并于第(X-1)外接脚OX-1电性连接于输入电压Vin，进而于第一频率CK1为低电压准位时，使得第X晶体管MX呈截止状态，第(X-1)晶体管MX-1呈导通状态，此时VDD伏特的输入电压Vin经过第(X-1)晶体管MX-1产生一临界电压Vt的电压降，并于第一电容C1一端形成(VDD-Vt)伏特的电压，而第一电容C1于另端为接收到零伏特的第一频率CK1，由此对第一电容C1充电至(VDD-Vt)伏特；进而在第一电容C1充电至(VDD-Vt)伏特后，于第一电容C1的升压期间时，第一频率CK1为高电压准位，使得第(X-1)晶体管MX-1呈截止状态，而第X晶体管MX呈导通状态，此时第一电容C1于一端接收到VDD伏特的第一频率CK1，且因第一电容C1已储存有(VDD-Vt)伏特的电压，使得第一电容C1另端为(2VDD-Vt)伏特的电压，以供第一电容C1另端(2VDD-Vt)的电压经过第X晶体管MX产生一临界电压Vt的电压降，由此产生有2×(VDD-Vt)伏特的输出电压Vout，再经由稳压电容Cext的稳压后，输出至预设电子装置内部的工作电路4以供作动。
又，依据本发明的第二实施例可得知，前述芯片1的第一输入端I1至第(X-2)输入端IX-2亦可与封装基板2的第一外接脚O1至第(X-2)外接脚OX-2间形成断路状态，并于芯片1的第(X-1)输入端IX-1电性连接至封装基板2的第一外接脚O1，而第一外接脚O1再电性连接至电路板3的输入电压Vin。故，可进一步得知，封装基板2的第一外接脚O1至第(X-1)外接脚OX-1中其中一外接脚电性连接至芯片1的第(X-1)输入端IX-1及电路板3的输入电压Vin。
综上所述，芯片1的第(X-Y)输入端IX-Y电性连接至封装基板2的第(X-Y)外接脚OX-Y，而再由第(X-Y)外接脚OX-Y电性连接至电路板3上的输入电压Vin；或是由芯片1的第(X-Y)输入端IX-Y电性连接至封装基板2的第一外接脚O1，而再由第一外接脚O1电性连接至电路板3上的输入电压Vin，故可进一步得知，该封装基板2的第一外接脚O1至第(X-Y)外接脚OX-Y内其中一外接脚的一端电性连接至芯片1的第(X-Y)输入端IX-Y，而该外接脚的另端电性连接至电路板3的输入电压Vin，且封装基板2的第(X-Y+1)外接脚OX-Y+1至第X外接脚OX则分别依序电性连接第一电容C1至第Y电容CY。因此，输入电压Vin可经由第(X-Y)晶体管MX-Y至第X晶体管MX的导通及截止，并于第一电容C1至第Y电容CY呈倍数升压放大，以产生(Y+1)×(VDD-Vt)伏特的输出电压Vout，故输入电压Vin于各电容C1～CY升压放大时，不会受到第一晶体管M1至第(X-Y-1)晶体管MX-Y-1的作动，使得芯片1能沿用原电路中第一晶体管M1至第(X-Y-1)晶体管MX-Y-1的设计，不因产生不同的输出电压Vout而改变内部的第一晶体管M1至第(X-Y-1)晶体管MX-Y-1的配置，由此降低现有技术为产生不同输出电压Vout而改变芯片1内部电路设计的成本。
在本发明第一实施例中，芯片1与封装基板2间为固定的电路配置，即第一输入端I1至第X输入端IX皆分别依序电性连接至第一外接脚O1至第X外接脚OX，并于不使用的第一外接脚O1至第(X-Y-1)外接脚OX-Y-1形成浮接(floating)状态，进而透过与改变电路板3的电路配置与第(X-Y)外接脚OX-Y至第X外接脚OX配合产生有预定的输出电压Vout，故第一实施例不仅不需要改变芯片1来产生预定的输出电压Vout，且封装基板2的线路配置亦未改变，以供芯片1及包覆于芯片1外部的封装基板2仅需进行单一次的集成电路认证，即可应用于各式预设电子装置内部的工作电路4，而不需进行多次认证，并降低预设电子装置的制造成本。
在本发明第二实施例中，芯片1内部的电路亦为固定设计，并透过芯片1的第(X-Y)输入端IX-Y电性连接至封装基板2的第一外接脚O1，而再由第一外接脚O1电性连接至电路板3的输入电压Vin，因此，封装基板2可配合电路板3的电路设计来改变配线，以便电路板3在不改变输入电压Vin及各电容C1～CY的线路配置的状态下，即可产生预定的输出电压Vout，以配合各式预设电子装置内部的工作电路4，故此降低因改变电路板3的线路配置所增加的制造成本。
是以，以上所述仅为本发明的较佳实施例而已，非因此局限本发明的专利范围，本发明为主要针对利用配线改变输出电压的电荷泵，其包括有芯片1及封装基板2，并透过封装基板2的第一外接脚O1至第(X-Y)外接脚OX-Y内其中一外接脚的一端电性连接至芯片1的第(X-Y)输入端IX-Y，而该外接脚的另端电性连接至电路板3的输入电压Vin，使得输入电压Vin于各电容C1～CY升压放大时，不会受到第一晶体管M1至第(X-Y-1)晶体管MX-Y-1的作动，以供芯片1能沿用原电路中第一晶体管M1至第(X-Y-1)晶体管MX-Y-1的设计，不因产生不同的输出电压Vout而改变内部的第一晶体管M1至第(X-Y-1)晶体管MX-Y-1的配置，由此降低现有技术为产生不同输出电压Vout而改变芯片1内部电路设计的成本，故举凡可达成前述效果的结构、装置皆应受本发明所涵盖，此种简易修饰及等效结构变化，均应同理包括于本发明的专利范围内，合予陈明。
综上所述，本发明上述利用配线改变输出电压的电荷泵于使用时，为确实能达到其功效及目的，故本发明诚为一实用性优异的创作，为符合发明专利的申请要求，依法提出申请。

Claims (8)

1.一种利用配线改变输出电压的电荷泵，其特征在于包括芯片及芯片外部的封装基板，且封装基板为设置于电路板上，该电路板包括输入电压、电容组及一稳压电容，且电容组依序设有Y个电容，使得电路板内的Y个电容储存电压呈持续上升的电压变化，由此放大输入电压，以供产生输出电压，其中：
该芯片包括：
一频率产生器，用以产生第一频率，以及与第一频率反相的第二频率；
一第一频率端，电性连接至频率产生器，用以接收第一频率；
一第二频率端，电性连接至频率产生器，用以接收第二频率；
晶体管组，依序设有X个晶体管，X为大于或等于三，且大于Y，并于各别于各晶体管的集极电性连接至基极，又第一晶体管至第(X-1)晶体管的射极分别依序电性连接于第二晶体管至第X晶体管的集极与基极的连接处；
输入端组，依序设有X个输入端，分别依序电性连接至各晶体管集极与基极的连接处；
一输出端，电性连接至第X晶体管的射极；
该封装基板包括：
一第一频率接脚，电性连接至第一频率端，且第一频率接脚分别电性连接至奇数序列的多个电容一端；
一第二频率接脚，电性连接至第二频率端，且第二频率接脚分别电性连接至偶数序列的多个电容一端；
外接脚组，依序设有X个外接脚，且第一外接脚至第(X-Y)外接脚中其中一外接脚电性连接至第(X-Y)输入端及输入电压，又第(X-Y+1)外接脚至第X外接脚分别依序电性连接第一电容至第Y电容另端；
一输出电源接脚，电性连接至输出端，且输出电源接脚再电性连接至稳压电容另端。
2.如权利要求1所述的利用配线改变输出电压的电荷泵，其特征在于，该芯片的第(X-Y)输入端电性连接至封装基板的第(X-Y)外接脚。
3.如权利要求1所述的利用配线改变输出电压的电荷泵，其特征在于，该芯片的第(X-Y)输入端电性连接至封装基板的第一外接脚。
4.如权利要求1所述的利用配线改变输出电压的电荷泵，其特征在于，该芯片的第一输入端至第(X-Y)输入端分别依序电性连接至封装基板的第一外接脚至第(X-Y)外接脚，并于封装基板的第一外接脚至第(X-Y-1)外接脚形成浮接状态。
5.一种利用配线改变输出电压的电荷泵，其特征在于包括芯片及芯片外部的封装基板，且封装基板为设置于电路板上，该电路板包括输入电压、电容组及一端接地的稳压电容，且电容组设有第一电容，使得电路板内的第一电容储存电压呈上升的电压变化，由此放大输入电压，以供产生输出电压，其中：
该芯片包括：
一频率产生器，用以产生第一频率；
一第一频率端，电性连接至频率产生器，用以接收第一频率；
晶体管组，依序设有X个晶体管，X为大于或等于三，且大于Y，并于各别于各晶体管的集极电性连接至基极，又第一晶体管至第(X-1)晶体管的射极分别依序电性连接于第二晶体管至第X晶体管的集极与基极的连接处；
输入端组，依序设有X个输入端，分别依序电性连接至各晶体管集极与基极的连接处；
一输出端，电性连接至第X晶体管的射极；
该封装基板包括：
一第一频率接脚，电性连接至第一频率端，且第一频率接脚再电性连接至第一电容一端；
外接脚组，依序设有X个外接脚，且第一外接脚至第(X-1)外接脚中其中一外接脚电性连接至第(X-1)输入端及输入电压，又第X外接脚电性连接至第一电容另端；
一输出电源接脚，电性连接至输出端，且输出电源接脚再电性连接至稳压电容另端。
6.如权利要求5所述的利用配线改变输出电压的电荷泵，其特征在于，该芯片的第(X-1)输入端电性连接至封装基板的第(X-1)外接脚。
7.如权利要求5所述的利用配线改变输出电压的电荷泵，其特征在于，该芯片的第(X-1)输入端电性连接至封装基板的第一外接脚。
8.如权利要求5所述的利用配线改变输出电压的电荷泵，其特征在于，该芯片的第一输入端至第(X-1)输入端分别依序电性连接至封装基板的第一外接脚至第(X-1)外接脚，并于封装基板的第一外接脚至第(X-2)外接脚形成浮接状态。
CN201410821223.4A 2013-12-31 2014-12-25 利用配线改变输出电压的电荷泵 Active CN104753341B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW102149337A TWI496398B (zh) 2013-12-31 2013-12-31 Use the wiring to change the output voltage of the charge pump
TW102149337 2013-12-31

Publications (2)

Publication Number Publication Date
CN104753341A true CN104753341A (zh) 2015-07-01
CN104753341B CN104753341B (zh) 2017-08-18

Family

ID=53483015

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410821223.4A Active CN104753341B (zh) 2013-12-31 2014-12-25 利用配线改变输出电压的电荷泵

Country Status (3)

Country Link
US (1) US9356507B2 (zh)
CN (1) CN104753341B (zh)
TW (1) TWI496398B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102414705B1 (ko) * 2015-10-16 2022-06-30 삼성디스플레이 주식회사 터치 스크린 패널
TWI559116B (zh) * 2015-12-09 2016-11-21 Egalax Empia Technology Inc 晶片內整合時脈產生器之充電泵

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6439263A (en) * 1987-08-03 1989-02-09 Sharp Kk Output voltage stabilization in booster circuit
CN1175018A (zh) * 1996-06-12 1998-03-04 冲电气工业株式会社 具有后栅偏压升压的多级升压电路
US20110089927A1 (en) * 2009-10-21 2011-04-21 Semiconductor Energy Laboratory Co., Ltd. Voltage regulator circuit

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1275104B (it) * 1994-12-28 1997-07-30 Texas Instruments Italia Spa "perfezionato moltiplicatore di tensione on-chip per memorie a semiconduttore"
JP2908448B1 (ja) * 1998-07-29 1999-06-21 九州日本電気株式会社 半導体集積回路
JP3675455B2 (ja) * 2003-06-19 2005-07-27 セイコーエプソン株式会社 昇圧回路、半導体装置及び表示装置
JP2008071935A (ja) * 2006-09-14 2008-03-27 Toshiba Corp 半導体装置
US7741898B2 (en) * 2007-01-23 2010-06-22 Etron Technology, Inc. Charge pump circuit for high voltage generation
TWI382638B (zh) * 2010-03-09 2013-01-11 Univ Nat Chiao Tung 電荷幫浦
KR20130093303A (ko) * 2012-02-14 2013-08-22 에스케이하이닉스 주식회사 전하 펌프 장치 및 그 단위 셀
TWI439840B (zh) * 2012-03-13 2014-06-01 Ili Technology Corp Charge pump

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6439263A (en) * 1987-08-03 1989-02-09 Sharp Kk Output voltage stabilization in booster circuit
CN1175018A (zh) * 1996-06-12 1998-03-04 冲电气工业株式会社 具有后栅偏压升压的多级升压电路
US20110089927A1 (en) * 2009-10-21 2011-04-21 Semiconductor Energy Laboratory Co., Ltd. Voltage regulator circuit

Also Published As

Publication number Publication date
US9356507B2 (en) 2016-05-31
TW201526495A (zh) 2015-07-01
US20150188419A1 (en) 2015-07-02
TWI496398B (zh) 2015-08-11
CN104753341B (zh) 2017-08-18

Similar Documents

Publication Publication Date Title
CN104753340A (zh) 可调整输出电压的电荷泵
CN203745939U (zh) 用于调节电压的集成电路及包括集成电路的系统
US10320295B2 (en) Asymmetric switching capacitor regulator
CN102751868B (zh) 电压转换器
KR20120012416A (ko) 적응 전원 공급을 갖는 관리된 하이브리드 메모리
CN102570545B (zh) 充电控制电路
CN103997076B (zh) 便携式电子设备的充电电路
CN203522681U (zh) 一种双延时上电时序控制电路
CN104753341A (zh) 利用配线改变输出电压的电荷泵
US9728988B2 (en) Charging circuit for USB port
CN103529901B (zh) 用于向自举电路提供电源的电路
CN208623548U (zh) 一种电荷泵电路
CN107422773B (zh) 数字低压差稳压器
CN103997101A (zh) 一种充电电路及一种电子设备
CN107611934A (zh) Usb接口保护电路及显示设备
US20160118832A1 (en) Apparatus for charging and discharging battery
US20140292258A1 (en) Electronic device and charging circuit thereof
CN205900096U (zh) 电荷泄放电路
CN203205421U (zh) 静电防护电路
CN209401310U (zh) 一种充电加速单元、充电电路及非易失存储器
CN102799721A (zh) 半导体器件温度系数建模方法以及电路设计方法
CN102707763A (zh) 高低压转换电路
CN207896949U (zh) 电压传递电路
CN104252214B (zh) 便携式电子装置
CN107481745B (zh) 一种负升压电路、半导体器件及电子装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant