CN104752319B - 导电孔阵列图形的形成方法 - Google Patents

导电孔阵列图形的形成方法 Download PDF

Info

Publication number
CN104752319B
CN104752319B CN201310739672.XA CN201310739672A CN104752319B CN 104752319 B CN104752319 B CN 104752319B CN 201310739672 A CN201310739672 A CN 201310739672A CN 104752319 B CN104752319 B CN 104752319B
Authority
CN
China
Prior art keywords
conductive hole
pattern
hole array
array pattern
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310739672.XA
Other languages
English (en)
Other versions
CN104752319A (zh
Inventor
李天慧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310739672.XA priority Critical patent/CN104752319B/zh
Publication of CN104752319A publication Critical patent/CN104752319A/zh
Application granted granted Critical
Publication of CN104752319B publication Critical patent/CN104752319B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

一种导电孔阵列图形的形成方法，包括：以原始导电孔阵列图形为基础，形成具有多个辅助导电孔图形的新导电孔阵列图形，在新导电孔阵列图形中，每一原始导电孔图形均具有相同的光强信息分布；以新导电孔阵列图形为基础，制作第一掩模板和第二掩模板，其中，第一掩模板用于曝光形成新导电孔阵列图形，第二掩模板用于曝光形成第二掩模层；以第二掩模板为掩模曝光形成第二掩模层，第二掩模层覆盖晶圆用于形成辅助导电孔图形的区域，并暴露出晶圆用于形成原始导电孔阵列图形的区域；形成第二掩模层后，以第一掩模板为掩模曝光形成第一掩模层；以第一掩模层和第二掩模层为掩模，刻蚀晶圆形成实际的导电孔阵列图形。形成的实际的导电孔图形的质量好。

Description

导电孔阵列图形的形成方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种导电孔阵列图形的形成方法。
背景技术
在半导体制造中，随着设计尺寸的不断缩小，光的衍射效应变得越来越明显，它的结果就是最终对设计图形产生的光学影像退化，最终在硅片上经过光刻形成的实际图形变得和设计图形不同，这种现象被称为OPE（Optical Proximity Effect，光学邻近效应）。
为了修正OPE现象，便产生了OPC（Optical Proximity Correction，光学邻近效应修正）。OPC的核心思想就是基于抵消OPE现象的考虑建立OPC模型，根据OPC模型设计光掩模图形，这样虽然光刻后的光刻图形相对应光掩模图形发生了OPC现象，但是由于在根据OPC模型设计光掩模图形时已经考虑了对该现象的抵消，因此，光刻后的光刻图形接近于用户实际希望得到的目标图形。
然而，采用现有技术形成导电孔阵列图形时，其实际形成的导电孔的质量有待进一步提高。
发明内容
本发明解决的问题是提供一种导电孔阵列图形的形成方法，可进一步提高后续实际形成的导电孔的质量。
为解决上述问题，本发明提供一种导电孔阵列图形的形成方法，包括：提供原始导电孔阵列图形，所述原始导电孔阵列图形中具有多个原始导电孔图形；以所述原始导电孔阵列图形为基础，形成具有多个辅助导电孔图形的新导电孔阵列图形，在所述新导电孔阵列图形中，每一原始导电孔图形均具有相同的光强信息分布；以所述新导电孔阵列图形为基础，制作第一掩模板和第二掩模板，其中，所述第一掩模板用于曝光形成新导电孔阵列图形，所述第二掩模板用于曝光形成第二掩模层；以所述第二掩模板为掩模曝光形成第二掩模层，所述第二掩模层覆盖晶圆用于形成辅助导电孔图形的区域，并暴露出晶圆用于形成原始导电孔阵列图形的区域；形成第二掩模层后，以所述第一掩模板为掩模曝光形成第一掩模层；以所述第一掩模层和第二掩模层为掩模，刻蚀晶圆形成实际的导电孔阵列图形。
可选的，所述新导电孔阵列图形中的多个辅助导电孔图形至少将所述原始导电孔阵列图形包围一圈。
可选的，所述辅助导电孔图形的大小与原始导电孔图形的大小相同，各辅助导电孔图形到与其相邻的原始导电孔图形之间的距离和相邻原始导电孔图形之间的距离相等。
可选的，所述第一掩模板内具有多个第一子掩模图形，所述第一子掩模图形根据通过光学邻近校准设计得到。
可选的，所述第二掩模层的材料为正胶或负胶。
可选的，所述第一掩模层的材料为正胶或负胶。
可选的，所述实际的导电孔图形为圆形或椭圆形。
与现有技术相比，本发明的技术方案具有以下优点：
在获取到原始导电孔阵列图形后，首先以原始导电孔阵列图形为基础，形成新导电孔阵列图形，使每一原始导电孔图形均具有相同的光强信息分布；然后制作第一掩模板和第二掩模板，先使用第二掩模板，以形成覆盖晶圆用于形成辅助导电孔图形的区域的第二掩模层，再使用第一掩模板形成与原始导电孔阵列图形相对应的实际的导电孔阵列图形。有效解决了原始导电孔阵列图形中各导电孔图形的光强分布信息不一致的问题，实际形成的导电孔的质量较好。
附图说明
图1是现有技术对导电孔阵列图形进行校准的方法示意图；
图2是本发明实施例的导电孔阵列图形的形成方法的流程示意图；
图3-图11是本发明实施例的导电孔阵列图形的形成过程的示意图。
具体实施方式
正如背景技术所述，采用现有技术的光学邻近校准方法在对导电孔阵列进行校准时，后续实际形成的导电孔的质量有待进一步提高。
经过研究发现，现有技术在对导电孔阵列进行校准时，实际是对导电孔阵列中的每一个导电孔分别进行光学邻近校准，具体的，即获取每一个导电孔周围的光强信息分布，根据所述光强信息分布得到与该导电孔相对应的掩模板图形。而在获取导电孔周围的光强信息分布，需要考虑该导电孔相邻的其余导电孔的分布情况。
请参考图1，图1示出了用户提供的导电孔阵列图形。例如，在获取第一导电孔图形101周围的光强信息分布时，至少需要考虑第一虚线框102内的除第一导电孔图形101外的其余8个导电孔图形对其的影响；而在获取第二导电孔图形103周围的光强信息分布时，则只需考虑第二虚线框104内的除第二导电孔图形103外的其余5个导电孔图形对其的影响；然而，在获取第三导电孔图形105周围的光强信息分布时，则只需考虑第三虚线框106内的除导电孔图形105外的其余3个导电孔图形对其的影响。可见，导电孔阵列图形中导电孔图形所处的位置不同，其光强分布信息也不尽相同。具体地，经过进一步分析发现，位于第四虚线框100内的所有导电孔图形具有相同的光强分布信息，而位于第四虚线框100外的各导电孔图形的光强分布信息则较为复杂。因此，在根据所述导电孔阵列图形经OPC模型形成掩模板图形时，与所述第四虚线框100内的所有导电孔图形相对应的子掩模图形较为简单，而与所述第四虚线框100外的各导电孔图形相对应的子掩模图形则复杂多变，通常会加很多辅助图形，影响后续制作的掩模板的质量，甚至会影响到后续实际形成的导电孔的质量。
经过进一步研究发现，如果在用户提供的原始导电孔阵列图形周围增加一圈辅助导电孔图形，那么原始导电孔阵列图形中的所有导电孔图形则处于新导电孔阵列图形的中间部位，那么其光强分布信息则变得一致，后续实际形成的导电孔的质量则能得到有效改善。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
请参考图2，本发明实施例的导电孔阵列图形的形成方法，包括：
步骤S201，提供原始导电孔阵列图形，所述原始导电孔阵列图形中具有多个原始导电孔图形；
步骤S202，以所述原始导电孔阵列图形为基础，形成具有多个辅助导电孔图形的新导电孔阵列图形，在所述新导电孔阵列图形中，每一原始导电孔图形均具有相同的光强信息分布；
步骤S203，以所述新导电孔阵列图形为基础，制作第一掩模板和第二掩模板，其中，所述第一掩模板用于曝光形成新导电孔阵列图形，所述第二掩模板用于曝光形成第二掩模层；
步骤S204，以所述第二掩模板为掩模曝光形成第二掩模层，所述第二掩模层覆盖晶圆用于形成辅助导电孔图形的区域，并暴露出晶圆用于形成原始导电孔阵列图形的区域；
步骤S205，形成第二掩模层后，以所述第一掩模板为掩模曝光形成第一掩模层；
步骤S206，以所述第一掩模层和第二掩模层为掩模，刻蚀晶圆形成实际的导电孔阵列图形。
具体地，请参考图3，提供原始导电孔阵列图形300，所述原始导电孔阵列图形中具有多个原始导电孔图形301。
所述原始导电孔阵列图形300为用户提供的，其作为目标图形，即代表着用户希望在晶圆上形成的图形。在本发明的实施例中，用户提供一文件，该文件为能够被OPC模型或者其他图形软件所识别的格式，例如gds格式，且该文件中包含了用户希望在晶圆上形成的图形信息，即包含原始导电孔阵列图形300的相关信息。
由于通常用户提供的原始导电孔阵列图形300中包含若干个原始导电孔图形，为便于理解本发明，本发明的实施例中以5×6的矩阵阵列为例进行示范性说明。
请继续参考图3，本发明的实施例中，对于原始导电孔阵列图形300中的原始导电孔图形301，其光强分布信息随原始导电孔图形301在矩阵阵列中的位置不同而有所区别，更多更详细的分析，请参考前文所述。
请参考图4，以所述原始导电孔阵列图形300为基础，形成具有多个辅助导电孔图形311的新导电孔阵列图形310，在所述新导电孔阵列图形310中，每一原始导电孔图形301均具有相同的光强信息分布。
所述新导电孔阵列图形310用于使原始导电孔阵列图形300内的每一导电孔图形301均具有相同的光强信息分布。如前文所述，采用现有技术的方法形成导电孔阵列图形时，通过获取原始导电孔阵列图形300中各导电孔图形的光强分布信息，对其进行光学邻近效应修正，形成一块掩模板，然后采用该掩模板进行曝光显影。由于原始导电孔阵列图形300中各导电孔图形的光强分布信息不一致，尤其是位于原始导电孔阵列图形300内外圈的原始导电孔图形301的光强分布信息复杂多变，掩模板中与该外圈的原始导电孔图形301相对应处的子掩模图形复杂多变，所述复杂多变的子掩模图形容易导致的实际形成的导电孔的质量受到影响。
经过进一步分析发现，如果能够使所述原始导电孔阵列图形300内所有的导电孔图形301均具有相同的光强信息分布，则可以通过适当的方式提高实际形成的导电孔的质量。
本发明的实施例中，为使原始导电孔阵列图形300内所有的导电孔图形301均具有相同的光强信息分布，在获取到原始导电孔阵列图形300后，在所述原始导电孔阵列图形300外部增加多个辅助导电孔图形311，形成新导电孔阵列图形310。其中，所述多个辅助导电孔图形311至少将所述原始导电孔阵列图形300包围一圈，例如由原本5×6的矩阵阵列变为7×8的矩阵阵列。并且，所述辅助导电孔图形311的大小与原始导电孔图形301的大小相同，各辅助导电孔图形311到与其相邻的原始导电孔图形301之间的距离和相邻原始导电孔图形301之间的距离相等。也就是说，所述新导电孔阵列图形310具有与原始导电孔阵列图形300相同的阵列分布。
对于新导电孔阵列图形310而言，原本位于原始导电孔阵列图形300内外圈的部分原始导电孔图形301不再位于新导电孔阵列图形310的外圈，而是位于新导电孔阵列图形310的中间，因此，在新导电孔阵列图形310中，原始导电孔阵列图形300中各导电孔图形301的光强分布信息趋于一致。
需要说明的是，所述辅助导电孔图形311包围原始导电孔阵列图形300的圈数与光学邻近校准的具体方法相关，例如，在本发明的实施例中，光学邻近校准过程中仅考虑与该原始导电孔图形301相邻的一圈导电孔图形对其的影响，即图4中与其相邻的8个导电孔图形，那么，则可形成至少一圈辅助导电孔图形311。而如果光学邻近校准过程中，需要考虑与该原始导电孔图形301相邻的两圈导电孔图形对其的影响，则需要形成至少两圈辅助导电孔图形311，以保证在新导电孔阵列图形中，所有原始导电孔图形均具有相同的光强信息分布，在此不再赘述。
请结合参考图5和图6，以所述新导电孔阵列图形310（如图4所示）为基础，制作第一掩模板410和第二掩模板420，其中，所述第一掩模板410用于曝光形成新导电孔阵列图形310（如图4所示），所述第二掩模板420用于曝光形成第二掩模层。
由于用户希望形成的是原始导电孔阵列图形，为避免后续形成不必要的图形，即避免形成辅助图形，同时形成较好质量的导电孔阵列图形。经研究发现，采用两块掩模板可以有效解决上述问题。
具体地，请参考图5，所述第一掩模板410内具有多个第一子掩模图形411，用于形成新导电孔阵列图形310（如图4所示）。本发明的实施例中，所述第一子掩模图形411通过光学邻近校准设计得到。由于新导电孔阵列图形310（如图4所示）的辅助导电孔图形311（如图4所示）位于新导电孔阵列图形310的外圈，因此，各辅助导电孔图形311的光强分布信息不同于位于新导电孔阵列图形310中间的原始导电孔图形301，因此，形成的第一掩模板410与各辅助导电孔图形311对应处（即第一掩模板410外圈）的第一子掩模图形411复杂多变。
请参考图6，所述第二掩模板420内具有第二子掩模图形421，用于曝光形成第二掩模层，以使得后续工艺中，不再在晶圆表面形成辅助导电孔图形。
请参考图7，图7中第二掩模板420为图6的侧面结构示意图。以所述第二掩模板420为掩模曝光形成第二掩模层430，所述第二掩模层430覆盖晶圆440用于形成辅助导电孔图形的区域440a，并暴露出晶圆440用于形成原始导电孔阵列图形的区域440b。
本发明的实施例中，由光源400发射出的光线，经过第二掩模板420和光学透镜系统460，最后到达第二光刻胶薄膜表面，经曝光显影形成第二掩模层430。也就是说，所述第二掩模层430的材料为光刻胶，例如正胶或负胶。
需要说明的是，本发明的其他实施例中，也可以采用其他的方式形成图8所示的第二掩模层430，只要形成的第二掩模层430覆盖区域440a（结合参考图7），并暴露出区域440b即可。
请结合参考图9和图10，形成第二掩模层430后，以所述第一掩模板410为掩模曝光形成第一掩模层470。
所述第一掩模层470覆盖所述第二掩模层430表面，其材料为正胶或负胶。并且，通过采用第二掩模层430进行曝光显影，将新导电孔阵列图形转移至所述第一掩模层470内。本发明的实施例中，由于前述工艺中先形成第二掩膜层430于晶圆中用于形成辅助导电孔图形的区域440a表面，因此，虚线框480内的部分第一掩膜层470暴露出晶圆440用于形成原始导电孔阵列图形的区域440b表面，而虚线框480外的部分第一掩膜层470则暴露出第二掩模层430表面，并不会暴露出晶圆440用于形成辅助导电孔图形的区域440a表面。
请参考图11，以所述第一掩模层470（如图9所示）和第二掩模层430（如图9所示）为掩模，刻蚀晶圆440形成实际的导电孔阵列图形。
本发明的实施例中，由于第二掩模层430覆盖了晶圆440用于形成辅助导电孔图形的区域440a表面，因此，晶圆440用于形成辅助导电孔图形的区域440a并不会实际形成导电孔图形，而是只在晶圆440用于形成原始导电孔阵列图形的区域440b形成实际的导电孔阵列图形。也就是说，即使新导电孔阵列图形转移至所述第一掩模层470后，存在不准确的情形，也丝毫不会影响到区域440b中实际的导电孔阵列图形的形成。
需要说明的是，受实际工艺的限制，原始导电孔阵列图形中原本呈方形的原始导电孔图形经转移至晶圆440表面时，会有圆角（Corner Rounding）的出现，因此，后续形成在晶圆440表面的实际的导电孔图形441为圆形或椭圆形。在此不再赘述。
综上，本发明实施例的导电孔阵列图形的制作完成。在获取到原始导电孔阵列图形后，首先以原始导电孔阵列图形为基础，形成新导电孔阵列图形，使每一原始导电孔图形均具有相同的光强信息分布；然后制作第一掩模板和第二掩模板，先使用第二掩模板，以形成覆盖晶圆用于形成辅助导电孔图形的区域的第二掩模层，再使用第一掩模板形成与原始导电孔阵列图形相对应的实际的导电孔阵列图形。有效解决了原始导电孔阵列图形中各导电孔图形的光强分布信息不一致的问题，实际形成的导电孔的质量较好。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (7)

1.一种导电孔阵列图形的形成方法，其特征在于，包括：
提供原始导电孔阵列图形，所述原始导电孔阵列图形中具有多个原始导电孔图形；
以所述原始导电孔阵列图形为基础，形成具有多个辅助导电孔图形的新导电孔阵列图形，在所述新导电孔阵列图形中，每一原始导电孔图形均具有相同的光强信息分布；
以所述新导电孔阵列图形为基础，制作第一掩模板和第二掩模板，其中，所述第一掩模板用于曝光形成新导电孔阵列图形，所述第二掩模板用于曝光形成第二掩模层；
以所述第二掩模板为掩模曝光形成第二掩模层，所述第二掩模层覆盖晶圆用于形成辅助导电孔图形的区域，并暴露出晶圆用于形成原始导电孔阵列图形的区域；
形成第二掩模层后，以所述第一掩模板为掩模曝光形成第一掩模层；
以所述第一掩模层和第二掩模层为掩模，刻蚀晶圆形成实际的导电孔阵列图形。
2.如权利要求1所述的导电孔阵列图形的形成方法，其特征在于，所述新导电孔阵列图形中的多个辅助导电孔图形至少将所述原始导电孔阵列图形包围一圈。
3.如权利要求1所述的导电孔阵列图形的形成方法，其特征在于，所述辅助导电孔图形的大小与原始导电孔图形的大小相同，各辅助导电孔图形到与其相邻的原始导电孔图形之间的距离和相邻原始导电孔图形之间的距离相等。
4.如权利要求1所述的导电孔阵列图形的形成方法，其特征在于，所述第一掩模板内具有多个第一子掩模图形，所述第一子掩模图形根据通过光学邻近校准设计得到。
5.如权利要求1所述的导电孔阵列图形的形成方法，其特征在于，所述第二掩模层的材料为正胶或负胶。
6.如权利要求1所述的导电孔阵列图形的形成方法，其特征在于，所述第一掩模层的材料为正胶或负胶。
7.如权利要求1所述的导电孔阵列图形的形成方法，其特征在于，所述实际的导电孔阵列图形为圆形或椭圆形。
CN201310739672.XA 2013-12-27 2013-12-27 导电孔阵列图形的形成方法 Active CN104752319B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310739672.XA CN104752319B (zh) 2013-12-27 2013-12-27 导电孔阵列图形的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310739672.XA CN104752319B (zh) 2013-12-27 2013-12-27 导电孔阵列图形的形成方法

Publications (2)

Publication Number Publication Date
CN104752319A CN104752319A (zh) 2015-07-01
CN104752319B true CN104752319B (zh) 2017-12-01

Family

ID=53591802

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310739672.XA Active CN104752319B (zh) 2013-12-27 2013-12-27 导电孔阵列图形的形成方法

Country Status (1)

Country Link
CN (1) CN104752319B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106802964A (zh) * 2015-11-26 2017-06-06 北京华大九天软件有限公司 一种图形自动转化阵列的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101458442A (zh) * 2007-12-13 2009-06-17 中芯国际集成电路制造(上海)有限公司 布局、光掩模版的制作及图形化方法
CN102881566A (zh) * 2012-09-27 2013-01-16 上海集成电路研发中心有限公司 一种通孔图形的形成方法
CN103309149A (zh) * 2013-06-08 2013-09-18 上海华力微电子有限公司 光学临近效应修正方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7934173B2 (en) * 2008-01-14 2011-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. Reverse dummy insertion algorithm

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101458442A (zh) * 2007-12-13 2009-06-17 中芯国际集成电路制造(上海)有限公司 布局、光掩模版的制作及图形化方法
CN102881566A (zh) * 2012-09-27 2013-01-16 上海集成电路研发中心有限公司 一种通孔图形的形成方法
CN103309149A (zh) * 2013-06-08 2013-09-18 上海华力微电子有限公司 光学临近效应修正方法

Also Published As

Publication number Publication date
CN104752319A (zh) 2015-07-01

Similar Documents

Publication Publication Date Title
US11138360B2 (en) Semiconductor device with filler cell region, method of generating layout diagram and system for same
CN102193303B (zh) 光学邻近修正方法
US20210296303A1 (en) Layout modification method for exposure manufacturing process
JP5730400B2 (ja) ２重露光ツール及び隣接露光を用いた製造方法
JP6418786B2 (ja) パターンの作成方法、プログラムおよび情報処理装置
US6838216B2 (en) Photolithographic mask and methods for producing a structure and of exposing a wafer in a projection apparatus
US11030372B2 (en) Method for generating layout diagram including cell having pin patterns and semiconductor device based on same
TW201916259A (zh) 積體電路佈局方法、結構及系統
KR101618405B1 (ko) 마스크 패턴 생성 방법
JP2002323748A (ja) マスクおよびその形成方法
CN102117010A (zh) 一种光学邻近修正方法
CN104752319B (zh) 导电孔阵列图形的形成方法
US9147033B2 (en) Method of making photomask layout and method of forming photomask including the photomask layout
KR102413805B1 (ko) 반도체 디바이스, 레이아웃 다이어그램 생성 방법 및 이를 위한 시스템
TWI770425B (zh) 製造半導體元件之方法及用於製造半導體元件之系統
TWI773900B (zh) 積體電路佈圖調整及處理方法以及積體電路佈圖處理系統
TW201111904A (en) Exposure mask and method for manufacturing same and method for manufacturing semiconductor device
US7393613B2 (en) Set of at least two masks for the projection of structure patterns
TWI753152B (zh) 光罩以及形成圖案的方法
TW201222303A (en) Pattern layout method
CN101989039B (zh) 光掩膜的制作方法
JPH1115130A (ja) 半導体製造用ハーフトーンマスクおよびその製造方法
US9256120B2 (en) Method of performing optical proximity correction for preparing mask projected onto wafer by photolithography
TWI518444B (zh) 輔助圖案之製作方法
JP2009237289A (ja) ハーフトーン型位相シフトマスク及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant