CN104733434A - 键合结构及其形成方法 - Google Patents

键合结构及其形成方法 Download PDF

Info

Publication number
CN104733434A
CN104733434A CN201310697669.6A CN201310697669A CN104733434A CN 104733434 A CN104733434 A CN 104733434A CN 201310697669 A CN201310697669 A CN 201310697669A CN 104733434 A CN104733434 A CN 104733434A
Authority
CN
China
Prior art keywords
layer
metal
welding backing
area
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310697669.6A
Other languages
English (en)
Inventor
王晓东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310697669.6A priority Critical patent/CN104733434A/zh
Publication of CN104733434A publication Critical patent/CN104733434A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

一种键合结构及其形成方法，所述键合结构的形成方法包括：提供基底，所述基底包括介质层和位于所述介质层内的金属互连线，并且所述金属互连线的表面与介质层表面齐平；在所述基底表面形成焊垫金属层，所述焊垫金属层包括第一区域和第二区域，所述第一区域位于金属互连线上方，第二区域位于所述金属互连线一侧的介质层上方，且第一区域和第二区域连接；在所述焊垫金属层的第二区域内形成凹槽，所述凹槽的深度小于焊垫金属层的厚度。上述方法可以提高键合结构的可靠性。

Description

键合结构及其形成方法
技术领域
本发明涉及半导体技术领域，特别涉及一种键合结构及其形成方法。
背景技术
键合是指用金属线以焊接的方式将芯片与引线框架的管脚连接的工序。在芯片焊点键合前，键合设备通过打火杆施放高压电将金属线端头烧成球状，再通过超声波焊接到芯片的键合区。
长期以来，由于金线具备良好的导电性能、可塑性和化学稳定性等，在传统半导体分立器件内引线键合中，一直占据着绝对的主导地位，并拥有较为成熟的键合工艺。但由于金线价格昂贵，成本较高，所以近年来，为了降低成本，越来越多的封装厂将封装用线从金线转换到铜线。
但是现有采用铜线作为封装线与焊垫焊接，经常会出现焊接不可靠的问题。
发明内容
本发明解决的问题是提供一种键合结构及其形成方法，提高焊垫层与金属球之间的焊接可靠性。
为解决上述问题，本发明提供一种键合结构的形成方法，包括：提供基底，所述基底包括介质层和位于所述介质层内的金属互连线，并且所述金属互连线的表面与介质层表面齐平；在所述基底表面形成焊垫金属层，所述焊垫金属层包括第一区域和第二区域，所述第一区域位于金属互连线上方，第二区域位于所述金属互连线一侧的介质层上方，且第一区域和第二区域连接；在所述焊垫金属层的第二区域内形成凹槽，所述凹槽的深度小于焊垫金属层的厚度。
可选的，还包括：将金属球在所述凹槽内与焊垫金属层焊接，所述金属球上端有金属线。
可选的，所述金属球的材料为铜或金。
可选的，所述凹槽的深度小于1/2倍的焊垫金属层厚度。
可选的，所述凹槽的横截面为圆形。
可选的，所述凹槽的横截面的最大直径大于30um。
可选的，还包括：在形成所述焊垫金属层之前，在所述基底表面形成扩散阻挡层。
可选的，所述扩散阻挡层的材料为TaN。
可选的，形成所述焊垫金属层的形成方法包括：在所述基底上形成金属材料层，在所述金属材料层表面形成第一图形化掩膜层；以所述第一图形化掩膜层为掩膜，刻蚀所述金属材料层，形成焊垫金属层，所述焊垫金属层覆盖金属互连线及所述金属互连线一侧的介质层；去除所述第一图形化掩膜层。
可选的，在所述基底和焊垫金属层表面形成第二图形化掩膜层，所述第二图形化掩膜层暴露出焊垫金属层的第二区域的部分表面；以所述第二图形化掩膜层为掩膜，刻蚀所述焊垫金属层的第二区域，在所述第二区域内形成凹槽。
为解决上述问题，本发明的技术方案还提供一种键合结构，包括：可选的，并且所述金属互连线的表面与介质层表面齐平；位于基底表面的焊垫金属层，所述焊垫金属层包括第一区域和第二区域，所述第一区域位于金属互连线上方，第二区域位于所述金属互连线一侧的介质层上方，且第一区域和第二区域连接；位于所述焊垫金属层的第二区域内的凹槽，所述凹槽的深度小于焊垫金属层的厚度，所述凹槽作为焊点。
可选的，还包括：位于所述凹槽内与所述焊垫金属层焊接的金属球和位于所述金属球上端的金属线。
可选的，所述金属球和金属线的材料为铜或金。
可选的，所述凹槽的深度小于1/2倍的焊垫金属层厚度。
可选的，所述凹槽的横截面为圆形。
可选的，所述凹槽的横截面的最大直径大于30um。
可选的，还包括：位于所述基底表面、焊垫金属层下方的扩散阻挡层。
可选的，所述扩散阻挡层的材料为TaN。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的技术方案中，在位于介质层上的焊垫金属层的第二区域内形成凹槽，再在所述凹槽内焊接金属球。由于所述凹槽提高了垫金属层与金属球之间的接触面积，从而使得所述金属球与焊垫金属层之间的结合力增强。与现有技术直接在平面的焊垫金属层上焊接金属球相比，可以降低施加给所述金属球的压力，依然可以保持所述金属球与焊垫金属层之间具有较强的结合力，依然具有较高的焊接质量，并且降低施加给金属球的压力，就可以减少所述压力传递给焊垫金属层下方的介质层的应力对介质层造成的破坏，从而可以避免焊垫金属层从介质层上剥离的问题，从而提高焊接的可靠性。
进一步的，所述凹槽的横截面形状为圆形，且所述凹槽的横截面的最大直径大于30um，可以最大程度的让金属球进入所述凹槽中，从而提高金属球与焊垫金属层之间的接触面积，进一步提高金属球与焊垫金属层之间的结合力。
进一步的，所述凹槽形成在焊垫金属层的第二区域上，所述第二区域下方没有互连金属线，可以避免在刻蚀形成所述凹槽的过程中，对下层的半导体器件造成充电损伤，影响半导体器件的性能。
附图说明
图1至图8是本发明的实施例的键合结构的形成过程的结构示意图。
具体实施方式
如背景技术中所述，现有采用铜线与焊垫进行焊接时经常会出现焊接不可靠的问题。
研究发现，由于铜线延展性不如金好，硬度也比金大，所述铜线球与焊垫的熔融结合能力远低于金线球与焊垫的熔融结合能力，这样在实际工艺中需要对铜线球施加更大的压力，才能实现铜线与焊垫较好的融合。
但是，由于随着半导体技术的不断发展，对芯片中电介质材料的介电系数（K值）的要求也越来越低，以降低器件之间的寄生电容，提高芯片的性能。但是，电介质材料的K值越低，所述电介质材料就越疏松，脆性越强。焊点部分位于介质层上方，所以，介质层与焊垫之间的粘附力就很弱。所以，采用较大的压力使采用铜线球与焊垫进行融合的过程中，所述压力会对焊垫以及焊垫下方的介质层造成破坏，导致焊垫与介质层之间发生剥离，从而导致键合的可靠性降低。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
本发明的实施例中，在焊垫中形成凹槽，金属球通过凹槽与焊垫进行焊接，可以提高金属球与焊点之间的接触面积，从而可以提高金属线与焊垫之间的结合能力，进而可以减低对金属球施加的压力，避免焊垫与介质层之间发生剥离现象，从而提高键合的可靠性。
请参考图1，提供基底，所述基底包括介质层100和位于所述介质层100内的金属互连线200，并且所述金属互连线200的表面与介质层100表面齐平。
所述基底可以形成在半导体衬底上，或者位于层间介质层上方。所述基底下方可以是多层互连结构，也可以形成有半导体器件。
本实施例中，所述基底内形成有金属互连线200，所述互连线200连接基底下方的半导体器件，并且通过封装工艺，将所述金属互连线200连接出去。所述金属互连线的材料可以是铜、钨或铝等金属材料。本实施例中，所述互连金属线的材料为铜。
所述介质层100包围所述金属互连线200，所述介质层100的材料为低K介质材料，例如多孔氧化硅、碳氧化硅、碳氮氧化硅等，采用低K介质材料可以降低寄生电容。所述金属互连线200与介质层200的表面齐平，从而暴露出所述金属互连线200的表面。
请参考图2，在所述基底表面形成扩散阻挡层202，所述扩散阻挡层202覆盖介质层100和金属互连线200的表面。
所述扩散阻挡层202的材料为致密度较高的导电金属材料，本实施例中，所述扩散阻挡层202的材料为TaN，可以有效阻挡金属互连线200中的铜原子向上扩散至后续形成的焊垫金属层中，以及通过焊垫金属层与介质层100之间的间隙扩散进入介质层中。
在本发明的其他实施例中，也可以不形成所述扩散阻挡层202，后续直接在基底表面形成焊垫金属层。
请参考图3，在所述扩散阻挡层202表面形成焊垫金属层300，所述焊垫金属层300包括第一区域和第二区域，所述第一区域位于金属互连线200上方，第二区域位于所述金属互连线200一侧的介质层100上方，且第一区域和第二区域连接。
所述焊垫金属层300的材料为铝或者铝合金材料，例如AlSiCu合金。
所述焊垫金属层300的厚度为0.025um～3um。
所述焊垫金属层300的第一区域位于金属互连线200上方，通过扩散阻挡层202与所述金属互连线200电连接，后续通过在焊垫金属层300上形成键合引线，将所述金属互连线200连出。
所述焊垫金属层300的形成方法包括：在所述基底上形成金属材料层，在所述金属材料层表面形成第一图形化掩膜层；以所述第一图形化掩膜层为掩膜，刻蚀所述金属材料层，形成焊垫金属层300，所述焊垫金属层300覆盖金属互连线200及所述金属互连线200一侧的介质层100；然后去除所述第一图形化掩膜层。可以采用溅射或蒸发工艺在基底上形成所述金属材料层。
可以采用干法刻蚀工艺刻蚀所述金属材料层，所述干法刻蚀工艺可以采用含氯的气体作为刻蚀气体。
位于所述金属互连线200上方的焊垫金属层300的第一区域作为后续对芯片进行电性测试的测试端，而第二区域则作为与金属球进行焊接的区域，由于所述第二区域下方为介质层，所以，在第二区域上焊接金属球之后对芯片的电性测试结果造成影响。
请参考图4，在所述焊垫金属层300表面形成第二图形化掩膜层400，所述第二图形化掩膜层400暴露出焊垫金属层300的第二区域的部分表面。
所述第二图形化掩膜层400的材料可以是氧化硅、氮化硅、光刻胶层、无定形碳等。所述第二图形化掩膜层400具有开口401暴露出焊点金属层300第二区域的部分表面，所述开口401定义了后续在第二区域内形成的凹槽的位置和尺寸。本实施例中，所述第二图形化掩膜层400的材料为光刻胶层。
请参考图5，以所述第二图形化掩膜层400为掩膜，刻蚀所述焊垫金属层300的第二区域，在所述第二区域内形成凹槽301。
采用干法刻蚀工艺刻蚀所述焊垫金属层300，所述干法刻蚀采用的刻蚀气体为含氯的气体，例如Cl2、HCl、BCl3、CCl4、SiCl4等含氯气体中的一种或几种。
本实施例中，采用反应离子刻蚀工艺，将BCl3和Cl2的混合气体作为刻蚀气体，其中，BCl3的流量为10sccm～1000sccm，Cl2的流量为10sccm～1000sccm，反应腔压强为5Pa～20Pa。
通过控制所述反应离子刻蚀的刻蚀速率和刻蚀时间，调整所述凹槽401的深度，所述凹槽401的深度小于焊垫金属层300的厚度，避免后续在凹槽内形成的金属球与介质层100接触，影响焊接质量。本实施例中，所述凹槽401的深度小于1/2倍的焊垫金属层300的厚度，以使得所述凹槽301具有较大的内壁表面积的同时，使得所述介质层100上方具有一定厚度的焊垫金属层300，所述焊垫金属层300可以对介质层100起到保护作用，避免由于凹槽301底部的焊垫金属层的厚度太小导致后续在焊接金属球的过程中不足以保护下层的介质层100，而对介质层100造成损伤，这样既可以提高所述凹槽301与金属球的接触面积，提高金属球与焊垫金属层之间的焊接质量还可以对介质层100起到保护作用。
所述凹槽301的横截面为圆形，与后续进行焊接的金属球的横截面相同，可以最大可能的提高所述凹槽301与金属球的接触面积。本实施例中，所述凹槽301的最大直径大于30um，以使得金属球能够完全进入所述凹槽301中，实现接触面积的最大化，进一步提高金属球与凹槽301的接触面积。并且所述凹槽301位于焊垫金属层内，避免对焊垫金属层的外围区域例如钝化层等造成影响。在本发明的其他实施例中，所述凹槽301的横截面的最大直径可以与金属球的直径相同。
在本发明的其他实施例中，所述凹槽301的横截面还可以是其他形状，例如椭圆形、矩形、多边形等。
在所述焊垫金属层300的第二区域内形成凹槽301，可以提高焊接过程中金属球与焊垫金属层300之间的接触面积从而提高金属球与焊垫金属层300的结合能力，从而可以减低在后续进行焊接过程中对所述金属球施加的应力，避免对所述焊垫金属层下方的介质层100造成破坏而导致金属焊垫层300与其下方的介质层100剥离，提高焊接的可靠性。
由于所述干法刻蚀工艺中采用的刻蚀气体在高频电场作用下形成带电离子，在刻蚀所述焊垫金属层300的过程中，所述焊垫金属层300会吸收所述带电离子的电荷，以及所述焊垫金属层300在高频功率下也可能发生弧光放电等现象。如果在所述焊垫金属层300的位于互连金属线200上的第一区域上形成所述凹槽301，会由于焊垫金属层300对离子电荷的吸收以及弧光放电等问题，对所述焊垫金属层300下方的互连金属线200连接的半导体器件造成充电损伤，影响半导体器件的性能。所以将所述凹槽301形成在介质层200上方的第二区域内，并且所述第二区域下方没有金属互连线，而将第一区域作为电性测试端，在形成凹槽301的过程中，不会影响到所述介质层200下方的半导体器件的性能，并且不会对电性测试造成影响。
请参考图6，去除所述第二图形化掩膜层400（请参考图5）。
本实施例中，所述第二图形化掩膜层400的材料为光刻胶层。在本发明的其他实施例中，也可以采用湿法刻蚀工艺去除所述第二图形化掩膜层400。
请参考图7，为去除所述第二图形化掩膜层400（请参考图5）之后的俯视示意图。
所述焊垫金属层300的第二区域上形成有横截面为圆形的凹槽301。
请参考图8，将金属球500在所述凹槽301内与焊垫金属层300焊接，所述金属球上端有金属线501。
所述金属球500和金属线501的材料为铜或金等可用于焊接的金属材料，本实施例中所述金属球500和金属线501的材料为铜。
所述焊接过程在氮气和氢气的混合气体氛围中进行，避免在焊接过程中将所述金属球500氧化，影响所述金属球500与焊垫金属层300之间的结合力。
通过打火杆释放高压电将金属线501端头烧成熔融状的金属球500，再通过超声波将所述金属球500焊接到所述凹槽301内，所述熔融的金属球500将凹槽301表面的焊垫金属材料熔融使所述金属球500与焊垫金属层300焊接在一起，所述超声波会向金属球传递一定的压力以提高金属球500与周围的焊垫金属层300之间的结合强度。
由于所述凹槽301提高了焊垫金属层300与金属球500之间的接触面积，从而使得所述金属球500与焊垫金属层300之间的结合力增强。与现有技术直接在平面的焊垫金属层上焊接金属球相比，可以降低施加给所述金属球的压力，依然可以保持所述金属球500与焊垫金属层300之间具有较强的结合力，依然具有较高的焊接质量，并且降低施加给金属球500的压力，就可以减少所述压力传递给焊垫金属层300下方的介质层300的应力对介质层300造成的破坏，从而可以避免焊垫金属层从介质层上剥离的问题，从而提高焊接的可靠性。
在本发明的其他实施例中，还可以采用超声键合、热压键合和热超声等键合方式，将所述金属球500与焊垫金属层300之间进行焊接。
所述金属层500上还具有金属线501，后续可以将所述金属线501的另一端与引线框架上的管脚焊接。
本实施例中，还提供了一种采用上述方法形成的键合结构。
请参考图8，所述键合结构包括：基底，所述基底包括介质层100和位于所述介质层内100的金属互连线200，并且所述金属互连线200的表面与介质层100表面齐平；
位于基底表面的焊垫金属层300，所述焊垫金属层300包括第一区域和第二区域，所述第一区域位于金属互连线200上方，第二区域位于所述金属互连线200一侧的介质层100上方，且第一区域和第二区域连接；
位于所述焊垫金属层300的第二区域内的凹槽，所述凹槽的深度小于焊垫金属层300的厚度。
所述键合结构还包括：位于所述凹槽内与所述焊垫金属层300焊接的金属球500和位于所述金属球500上端的金属线501。
所述金属球500和金属线501的材料为铜或金。
所述凹槽的深度小于1/2倍的焊垫金属层厚度。
所述凹槽的横截面为圆形。所述凹槽的横截面的最大直径大于30um。
所述焊垫金属层300的厚度为0.025um～3um。
本实施例中，所述键合结构还包括位于所述基底表面、焊垫金属层300下方的扩散阻挡层202，所述扩散阻挡层202的材料为TaN。
所述金属球500位于凹槽内，与焊垫金属层300之间的接触面较大，可以提高所述金属球500与焊垫金属层300之间的结合力，从而金属球500焊接过程中，对焊垫金属层300下的介质层的伤害较小，使得所述键合结构具有较高的焊接可靠性。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (18)

1.一种键合结构的形成方法，其特征在于，包括：
提供基底，所述基底包括介质层和位于所述介质层内的金属互连线，并且所述金属互连线的表面与介质层表面齐平；
在所述基底表面形成焊垫金属层，所述焊垫金属层包括第一区域和第二区域，所述第一区域位于金属互连线上方，第二区域位于所述金属互连线一侧的介质层上方，且第一区域和第二区域连接；
在所述焊垫金属层的第二区域内形成凹槽，所述凹槽的深度小于焊垫金属层的厚度。
2.根据权利要求1所述的键合结构的形成方法，其特征在于，还包括：将金属球在所述凹槽内与焊垫金属层焊接，所述金属球上端有金属线。
3.根据权利要求2所述的键合结构的形成方法，其特征在于，所述金属球的材料为铜、金。
4.根据权利要求1所述的键合结构的形成方法，其特征在于，所述凹槽的深度小于1/2倍的焊垫金属层厚度。
5.根据权利要求1所述的键合结构的形成方法，其特征在于，所述凹槽的横截面为圆形。
6.根据权利要求5所述的键合结构的形成方法，其特征在于，所述凹槽的横截面的最大直径大于30um。
7.根据权利要求1所述的键合结构的形成方法，其特征在于，还包括：在形成所述焊垫金属层之前，在所述基底表面形成扩散阻挡层。
8.根据权利要求7所述的键合结构的形成方法，其特征在于，所述扩散阻挡层的材料为TaN。
9.根据权利要求1所述的键合结构的形成方法，其特征在于，形成所述焊垫金属层的形成方法包括：在所述基底上形成金属材料层，在所述金属材料层表面形成第一图形化掩膜层；以所述第一图形化掩膜层为掩膜，刻蚀所述金属材料层，形成焊垫金属层，所述焊垫金属层覆盖金属互连线及所述金属互连线一侧的介质层；去除所述第一图形化掩膜层。
10.根据权利要求1所述的键合结构的形成方法，其特征在于，在所述基底和焊垫金属层表面形成第二图形化掩膜层，所述第二图形化掩膜层暴露出焊垫金属层的第二区域的部分表面；以所述第二图形化掩膜层为掩膜，刻蚀所述焊垫金属层的第二区域，在所述第二区域内形成凹槽。
11.一种键合结构，其特征在于，包括：
基底，所述基底包括介质层和位于所述介质层内的金属互连线，并且所述金属互连线的表面与介质层表面齐平；
位于基底表面的焊垫金属层，所述焊垫金属层包括第一区域和第二区域，所述第一区域位于金属互连线上方，第二区域位于所述金属互连线一侧的介质层上方，且第一区域和第二区域连接；
位于所述焊垫金属层的第二区域内的凹槽，所述凹槽的深度小于焊垫金属层的厚度，所述凹槽作为焊点。
12.根据权利要求11所述的键合结构，其特征在于，还包括：位于所述凹槽内与所述焊垫金属层焊接的金属球和位于所述金属球上端的金属线。
13.根据权利要求12所述的键合结构，其特征在于，所述金属球和金属线的材料为铜或金。
14.根据权利要求11所述的键合结构，其特征在于，所述凹槽的深度小于1/2倍的焊垫金属层厚度。
15.根据权利要求11所述的键合结构，其特征在于，所述凹槽的横截面为圆形。
16.根据权利要求15所述的键合结构，其特征在于，所述凹槽的横截面的最大直径大于30um。
17.根据权利要求11所述的键合结构，其特征在于，还包括：位于所述基底表面、焊垫金属层下方的扩散阻挡层。
18.根据权利要求17所述的键合结构，其特征在于，所述扩散阻挡层的材料为TaN。
CN201310697669.6A 2013-12-18 2013-12-18 键合结构及其形成方法 Pending CN104733434A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310697669.6A CN104733434A (zh) 2013-12-18 2013-12-18 键合结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310697669.6A CN104733434A (zh) 2013-12-18 2013-12-18 键合结构及其形成方法

Publications (1)

Publication Number Publication Date
CN104733434A true CN104733434A (zh) 2015-06-24

Family

ID=53457186

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310697669.6A Pending CN104733434A (zh) 2013-12-18 2013-12-18 键合结构及其形成方法

Country Status (1)

Country Link
CN (1) CN104733434A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113130335A (zh) * 2019-12-31 2021-07-16 盛合晶微半导体(江阴)有限公司 提高底部金属与焊垫辨识度的方法
CN113517255A (zh) * 2021-04-23 2021-10-19 长鑫存储技术有限公司 半导体结构及其制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6287950B1 (en) * 2000-02-03 2001-09-11 Taiwan Semiconductor Manufacturing Co., Ltd. Bonding pad structure and manufacturing method thereof
US20030074789A1 (en) * 2001-02-06 2003-04-24 Taiwan Semiconductor Manufacturing Company Modified pad for copper/low-k
CN102339749A (zh) * 2010-07-16 2012-02-01 中芯国际集成电路制造(上海)有限公司 一种金属铝焊垫刻蚀方法
CN102903665A (zh) * 2011-07-25 2013-01-30 中芯国际集成电路制造(上海)有限公司 半导体器件的制作方法
CN102915982A (zh) * 2012-11-08 2013-02-06 南通富士通微电子股份有限公司 半导体器件

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6287950B1 (en) * 2000-02-03 2001-09-11 Taiwan Semiconductor Manufacturing Co., Ltd. Bonding pad structure and manufacturing method thereof
US20030074789A1 (en) * 2001-02-06 2003-04-24 Taiwan Semiconductor Manufacturing Company Modified pad for copper/low-k
CN102339749A (zh) * 2010-07-16 2012-02-01 中芯国际集成电路制造(上海)有限公司 一种金属铝焊垫刻蚀方法
CN102903665A (zh) * 2011-07-25 2013-01-30 中芯国际集成电路制造(上海)有限公司 半导体器件的制作方法
CN102915982A (zh) * 2012-11-08 2013-02-06 南通富士通微电子股份有限公司 半导体器件

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113130335A (zh) * 2019-12-31 2021-07-16 盛合晶微半导体(江阴)有限公司 提高底部金属与焊垫辨识度的方法
CN113517255A (zh) * 2021-04-23 2021-10-19 长鑫存储技术有限公司 半导体结构及其制作方法
CN113517255B (zh) * 2021-04-23 2023-09-22 长鑫存储技术有限公司 半导体结构及其制作方法

Similar Documents

Publication Publication Date Title
TWI278050B (en) Semiconductor element and manufacturing method thereof
US6998335B2 (en) Structure and method for fabricating a bond pad structure
CN100383938C (zh) 半导体装置及其制造方法
CN101202266B (zh) 芯片级封装及其制造方法和大功率集成电路器件
US8610274B2 (en) Die structure, die arrangement and method of processing a die
EP1653510A2 (en) Semiconductor device and manufacturing method of the same
CN102263067A (zh) 微凸块接合装置
TWI397161B (zh) 具改良熱及機械特性之焊墊之積體電路
JP2002164437A (ja) ボンディングおよび電流配分を分散したパワー集積回路および方法
CN101924046A (zh) 在半导体器件中形成引线键合的方法
TW200305190A (en) Method of using hydrogen plasma to pre-clean copper surfaces during Cu/Cu or Cu/metal bonding
WO2006072087A1 (en) Wire bonds having pressure-absorbing balls
US20080017993A1 (en) Semiconductor device and method of manufacturing the same
US20090152727A1 (en) Bonding pad for anti-peeling property and method for fabricating the same
CN104733434A (zh) 键合结构及其形成方法
KR20000018729A (ko) 다층 금속배선을 갖는 반도체소자의 패드 및 그 제조방법
US20230260938A1 (en) Integrated circuit bond pad with multi-material toothed structure
TW200926378A (en) Package substrate having electrical connecting structure and semiconductor package structure thereof
US8389404B2 (en) Semiconductor device and method for manufacturing the same
CN103489842A (zh) 半导体封装结构
US9111755B1 (en) Bond pad and passivation layer having a gap and method for forming
CN103489804A (zh) 半导体封装结构的形成方法
JP2004247522A (ja) 半導体装置及びその製造方法
JP2005311117A (ja) 半導体装置及びその製造方法
JP4481065B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20150624

RJ01 Rejection of invention patent application after publication