CN104733286B - 包含嵌入的剥落释放平面的ⅲ族氮化物的受控剥落 - Google Patents

包含嵌入的剥落释放平面的ⅲ族氮化物的受控剥落 Download PDF

Info

Publication number
CN104733286B
CN104733286B CN201410699689.1A CN201410699689A CN104733286B CN 104733286 B CN104733286 B CN 104733286B CN 201410699689 A CN201410699689 A CN 201410699689A CN 104733286 B CN104733286 B CN 104733286B
Authority
CN
China
Prior art keywords
layer
iii group
iii
nitride material
peeling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201410699689.1A
Other languages
English (en)
Other versions
CN104733286A (zh
Inventor
C·巴伊拉姆
S·W·比德尔
K·E·福格尔
J·A·奥特
D·K·萨达那
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN104733286A publication Critical patent/CN104733286A/zh
Application granted granted Critical
Publication of CN104733286B publication Critical patent/CN104733286B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1892—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof methods involving the use of temporary, removable substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H01L21/7813—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate leaving a reusable substrate, e.g. epitaxial lift off
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Electromagnetism (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明涉及包括嵌入的剥落释放平面的Ⅲ族氮化物的受控剥落。本发明提供包括嵌入的剥落释放平面的Ⅲ族氮化物的受控剥落。形成嵌入在Ⅲ族氮化物材料层内的剥落释放平面。与提供所述Ⅲ族氮化物材料层并且嵌入所述剥落释放平面的所述Ⅲ族氮化物材料部相比，剥落释放平面包括具有不同的应变、不同的结构和不同的组成的材料。剥落释放平面在Ⅲ族氮化物材料层之内提供削弱的材料平面区域，其在随后进行的剥落工艺期间可被用于将Ⅲ族氮化物材料的一部分从初始Ⅲ族氮化物材料层释放。特别地，在剥落工艺期间，在嵌入在初始Ⅲ族氮化物材料层内的剥落释放平面内发生裂缝萌生和传播。

Description

包含嵌入的剥落释放平面的Ⅲ族氮化物的受控剥落
技术领域
本申请涉及形成包含Ⅲ族氮化物的半导体结构的方法。更具体地，本发明涉及通过剥落，从包含Ⅲ族氮化物材料层的多层叠层去除(即，释放)Ⅲ族氮化物材料的一部分的方法。
背景技术
Ⅲ族氮化物材料为半导体材料的独特的族，其可以在包括诸如光电、光伏和照明的各种各样的应用中使用。Ⅲ族氮化物材料由氮和至少一种来自元素周期表的Ⅲ族的元素(即，铝(Al)、镓(Ga)和铟(In))组成。一些常见的氮镓化合物的说明性实例为GaN、GaAlN和GaAlInN。通过改变Ⅲ族氮化物之内的Al、Ga和/或In的组分，Ⅲ族氮化物材料可以被沿着电磁谱而调整；主要从210nm到1770nm。该谱包括可见光发光二极管(LED)，其为超过100亿美元的产业并且具有预测的两位数年增长率。LED需求的此连续增长使能用于基于Ⅲ族氮化物的半导体器件的生长和制造的基础设施的建立。
对于基于Ⅲ族氮化物的半导体器件的一个瓶颈是缺乏晶格匹配的衬底。一些常规的衬底为分别具有与GaN的约13％、3％、17％和2％的晶格失配的蓝宝石(Al2O3)、碳化硅(SiC)、硅(Si)和氧化锌(ZnO)。目前，在开发晶格匹配的独立式GaN和AlN衬底。然而，晶格匹配衬底遭受可用性和高成本的限制。
尽管有所有的研究努力，含Ⅲ族氮化物器件的成本是高的。一种用以降低成本的方式是使能Ⅲ族氮化物材料的再利用。
通过称为激光剥离的技术，目前实现了在Ⅲ族氮化物中的衬底释放。激光剥离采用高功率聚焦激光束以对准Ⅲ族氮化物/衬底界面，以将Ⅲ族氮化物熔化为相应的Ⅲ族元素。在此激光处理之后，并且一旦加热到约100℃，Ⅲ族元素熔化释放衬底。此办法慢，仅适用于小区域，并且需要激光可以穿透而没有吸收的衬底，以便其可以在Ⅲ族氮化物材料/衬底界面处被吸收。例如，此技术不可以被用于GaN或者ZnO衬底、硅或者碳化硅，因为这些材料具有接近或者小于GaN材料的光学带隙。此外，激光剥离办法导致在激光接触的点上的Ⅲ族元素的形成，其劣化衬底的再使用。进一步，激光剥离办法可以损伤激光暴露的Ⅲ族氮化物材料层。
鉴于以上所述，需要用于Ⅲ族氮化物材料系统的衬底释放技术，以削减基于Ⅲ族氮化物的半导体器件的成本。这样的技术应(1)可用于大直径晶片，(2)为供工业用、方便且快速执行的，以及(3)不损伤释放的外延层或者下伏的衬底。
发明内容
形成嵌入在Ⅲ族氮化物材料之内的剥落释放平面。与提供所述Ⅲ族氮化物材料层并且嵌入所述剥落释放平面的所述Ⅲ族氮化物材料部分(即，下和上部)相比，所述剥落释放平面包括具有不同的应变、不同的结构和不同的组成的材料。所述剥落释放平面在Ⅲ族氮化物材料层之内提供削弱的材料平面区域，其在随后进行的剥落工艺期间可被用以将Ⅲ族氮化物材料的一部分从初始Ⅲ族氮化物材料层释放。特别地，在剥落工艺期间在嵌入在所述初始Ⅲ族氮化物材料层内的剥落释放平面内发生裂缝萌生和传播。从而，本发明提供一种控制在Ⅲ族氮化物材料层之内的剥落深度的方法。
在本申请的一个方面，提供一种用于从Ⅲ族氮化物材料层去除Ⅲ族氮化物材料的一部分的方法。本申请的方法包括在衬底的表面上形成Ⅲ族氮化物材料层。按照本申请，Ⅲ族氮化物材料层包括包含嵌入在所述Ⅲ族氮化物材料层之内的至少一种杂质原子的剥落释放平面。通过在所述衬底上第一生长Ⅲ族氮化物材料层的下部，第二生长所述剥落释放平面，以及在所述剥落释放平面上第三生长所述Ⅲ族氮化物层的上部，形成所述Ⅲ族氮化物层。在形成所述所述Ⅲ族氮化物之后，在所述Ⅲ族氮化物材料层的上部上形成半导体器件层。接着，在所述半导体器件层的最上表面的顶上形成应力源层。在形成所述应力源层后，通过剥落，去除所述Ⅲ族氮化物材料层的上部和所述半导体器件层，以提供包括所述应力源层、所述半导体器件层和所述Ⅲ族氮化物材料层的上部的剥落结构。
附图说明
图1为按照本申请的多层叠层的截面图，从底到顶为衬底、该多层叠层含有嵌入其内的剥落释放平面的Ⅲ族氮化物层以及可以采用的半导体器件层。
图2为按照本申请，在多层叠层的最上表面上形成边缘排除材料后，图1的多层叠层的截面图。
图3为按照本申请，在多层叠层的最上表面的暴露的部分上(不包括边缘排除材料)形成可选的含金属粘附层后，图2的结构的截面图。
图4为按照本申请，在可选的含金属粘附层的上表面上形成应力源层后，图3的结构的截面图。
图5为按照本申请，在应力源层顶上形成处理衬底后，图4中所示的结构的截面图。
图6为按照本申请，通过剥落，在剥落释放平面之上去除Ⅲ族氮化物材料层的一部分后，图5中所示的结构的截面图。
图7为按照本申请，在从剥落的结构的顶上去除处理衬底、应力源层、可选的含金属粘附层、以及边缘排除层后，图6中所示的结构的截面图，剥落结构包括半导体器件层和Ⅲ族氮化物材料层的剥落部分。
图8为按照本申请，没有边缘排除材料并且在通过剥落去除在剥落释放平面之上的Ⅲ族氮化物材料层的一部分后，图5中示出的结构的截面图。
图9为按照本申请，在从被剥落的结构的顶上去除处理衬底、应力源层和可选的含金属粘附从后，图8中示出的结构的截面图，剥落结构包括半导体器件层和Ⅲ族氮化物材料的剥落部分。
具体实施方式
将参考下列讨论和本申请的附图，更详细地描述本申请。需要指出，本申请的附图被用于说明性目的而提供，并且，因此，它们不是按照比例绘制的。在下面的附图和描述中，以相同的参考数字描述相同的元件。
在下面的描述中，阐述了大量具体细节，例如特定结构、部件、材料、尺寸、处理步骤和技术，以便提供对本申请的透彻理解。然而，本领域技术人员应理解，可在没有这些具体细节的情况下用可行的备选工艺选择实践本申请。在其它例子中，没有详细描述已知的结构或者处理步骤，以便避免混淆本申请的各种实施例。
应当理解，当作为层、区域或者衬底的元件被称为在另一元件“上”或者“之上”时，其可以直接在另一元件上，或者存在插入元件。相反，当元件被称为“直接在”另一元件“上”或者“之上”时，不存在插入元件。还应当理解，当元件被称为“连接”或者“耦合”到另一元件时，其可以直接连接或者耦合到另一元件或者存在插入元件。相反，当元件被称为“直接”“连接”或者“耦合”到另一元件时，不存在插入元件。
与其体配对物相比，可以以薄膜形式制造的诸如光伏和电光器件的器件具有三个明显优势。首先，凭借使用较少材料的优点，薄膜器件改善与器件制造相关的材料成本。其次，低器件重量为激励用于广范围的薄膜应用的工业级努力的明显优势。再次，如果尺寸足够小，器件可以以其薄膜形式而呈现机械灵活性。此外，如果将器件层从可以再使用的衬底去除，可以达到另外的制造成本减少。
这样的努力是正在进行的：(ⅰ)从体材料(即，半导体)产生薄膜衬底以及(ⅱ)通过从下伏的体衬底(器件层形成在该下伏的体衬底上)去除器件层，形成薄膜器件层。近期发展，例如参见Bedell等的US专利申请公开2010/0311250A1的被称为“受控剥落技术(controlled spalling technology)”的新颖的层转移方法，通过从基础衬底去除表面层，该方法允许低成本、薄膜、高质量衬底的制造。剥落为这样的工艺，诸如镍(Ni)的应变材料被沉积在基础衬底的顶上，导致拉应变，该拉应变使得通过断裂模式控制将材料层从基础衬底的释放是可能的。可通过此受控剥落技术去除的薄膜衬底可以被用以1)增加常规光伏技术的每瓦特值的成本，或者2)允许新颖的、高效率的光伏、电子和光电材料的制造，这些材料为适应性的并且可以被使用以制造新产品。
尽管如上所述，与诸如硅、锗和砷化镓的其它Ⅲ族氮化物材料相比，Ⅲ族氮化物材料是更硬并且更结实的材料；从而，控制断裂的模式是必要的。本申请提供剥落方法，该方法已经被具体地设计用于通过Ⅲ族氮化物层的机械和/或结构性质的修改，控制在Ⅲ族氮化物之内的断裂模式。
首先参考图1，示出多层叠层，从底到顶为衬底10、Ⅲ族氮化物材料层14和可以按照本申请采用的半导体器件层16。如所示，Ⅲ族氮化物材料层14包括嵌在Ⅲ族氮化物材料层14的最上表面和最底表面之间的剥落释放平面15。显著地，剥落释放平面15位于Ⅲ族氮化物材料层14的下部14L和Ⅲ族氮化物材料层14的上部14U之间。还如所示，在衬底10和Ⅲ族氮化物材料层14之间可以放置可选的缓冲层12。
在本申请中可以采用的衬底10包括Ⅲ族氮化物材料可以通过金属有机化学气相(MOCVD)在其上随后生长的任何材料。这样，衬底10在这里还可被称为Ⅲ族氮化物生长衬底。在本申请的一些实施例中，衬底10可以包括具有单体结构(unitary construction)的单一材料。在本申请的另一实施例中，衬底10可以包括彼此层叠的两个或者更多种不同材料。
在本申请的一个实施例中，衬底10可以包括包含诸如(111)硅、碳化硅、Ⅲ族氮化物材料或者其多层叠层的半导体材料。例如，衬底10可以包括多层叠层，该多层叠层从底到顶为硅层和外延生长的Ⅲ族氮化物。在本申请期间使用的术语“Ⅲ族氮化物”表示氮和至少一种选自元素周期表的Ⅲ族元素(即，铝(Al)、镓(Ga)、铟(In))的化合物。可以被用作衬底10的一些Ⅲ族氮化物的说明性实例包括但不限制于GaN、AlN、AlGaN、GaAlN和GaAlInN。在本申请的另一实施例中，衬底10可以包括蓝宝石，即，Al2O3。
当衬底10由半导体材料组成时，可以在本申请中采用的该半导体材料典型地为单晶体材料并且可为掺杂的、未掺杂的或者包括掺杂的区域和非掺杂的其它区域。掺杂剂为n型掺杂剂或者p型掺杂剂。术语“p型”指的是产生价电子不足的杂质到本征半导体的添加。术语“n型”指的是贡献自由电子的杂质到本征半导体的添加。衬底10可包括一个用p型掺杂剂掺杂的区域和另一个用n型掺杂剂掺杂的区域。
衬底10可以具有从5微米到2cm的厚度。对于衬底10，也可以使用比上述厚度范围更大或者更小的厚度。
在本申请的一些实施例中，特别是当衬底10包括(111)硅时，在氢气(或者惰性)气氛中加热衬底10，并且然后进行将硅衬底稳定化的预渗铝(prealuminization)工艺。在本申请的一些实施例中，预渗铝工艺被忽略。在形成可选的缓冲层12之前，并且在形成Ⅲ族氮化物层14之前，进行这些步骤。
在氢气气氛中的衬底10的加热包括将结构放置到金属有机化学气相沉积(MOCVD)设备的反应器腔中。可以在具有或不具有等离子体增强供给的情况下进行MOCVD。在一些实施例中，并且在将衬底10放置到MOCVD反应器腔之前，可以使用HF清理工艺清理衬底10。然后包括衬底10的MOCVD反应器腔被抽空至约为50-100mbar或更低的压力，并且然后将氢气气氛引入到反应器腔中。在一些实施例中，在MOCVD反应器之内的压力在大气压处，即760mbar。氢气气氛包括纯氢气或者掺合有诸如氦气和/或氩气的惰性载体气体的氢气。当采用掺合物时，氢气包括至少25％或者更多的掺合物，掺合物的剩余物由惰性载体气体组成。
在反应器腔中存在有氢气气氛，结构被加热至约900℃或更低的温度。在一个实施例中，衬底10在氢气气氛下被加热的温度为从500℃至600℃。在另一实施例中，衬底10在氢气气氛下被加热的温度为从600℃至900℃。不管衬底10在氢气气氛下被加热的温度，进行5到20分钟的时长的加热。本申请的此步骤本认为清理了表面并且氢化衬底10的暴露的表面，当采用(111)硅衬底时，这特别有用。在一些实施例中，可以用在惰性气体下的加热替代在氢气下的加热。
由于多数Ⅲ族元素将直接与硅反应，典型地进行预渗铝步骤以在形成Ⅲ族氮化物材料之前，将硅成核点(nucleation sites)稳定化；在本申请的此步骤期间，没有形成Al层。可以通过将诸如三烷基铝(trialkylaluminum)化合物(其中，烷基包括1至6个碳原子)的有机铝前驱体引入到反应器腔中，进行预渗铝步骤。可以在本申请中采用的三烷基铝化合物的实例包括，但不限制于三甲基铝、三乙基铝和三丁基铝。有机铝前驱体可以被匀整地引入MOCVD装置的反应器腔中，或者其可以掺合有惰性载体气体。典型地在450℃或更高进行预渗铝步骤。在一个实施例中，有机铝前驱体的引入典型地在从500℃到600℃的温度发生。在另一实施例中，有机铝前驱体的引入在从600℃到900℃的温度发生。不管有机铝前驱体被引入到反应器腔中的温度，进行5秒到120秒的时长的预渗铝。
接着，可以在衬底10的暴露表面上可择地形成缓冲层12。如所示，缓冲层12为存在于衬底10的整个表面上的邻近层。在一些实施例中，特别地，当氮化镓本身被用作衬底10时，可以去掉缓冲层12形成步骤。
在本申请的此时可以形成的缓冲层12为取决于衬底10的类型而变化的任何Ⅲ族氮化物材料，其中，随后形成Ⅲ族氮化物层14。例如，并且当衬底10由硅组成时，缓冲层12典型地由AlN组成。当衬底10由蓝宝石或者SiC组成时，缓冲层12可以由AlN、GaN或者AlGaN组成。当衬底10由GaN组成，不需要采用缓冲层12。
通过将含有机Ⅲ族元素的前驱体引入到MOCVD设备的反应器腔中，形成缓冲层12，例如，有机铝前驱体(即，如上述的三烷基铝化合物)或者有机镓前驱体(即，三烷基镓化合物)或者其混合物，以及诸如氮化铵(ammonium nitride)的氮化物前驱体。可用或者不用等离子体增强供给而实施MOCVD。惰性载体气体可与在形成缓冲层12中所使用的前驱体中的一种一起存在，或者惰性气体可以与在形成缓冲层12中所使用的两种前驱体一起存在。缓冲层12被典型地在500℃或更高的温度下形成。在一个实施例中，缓冲层12的沉积典型地在从650℃至850℃的温度发生。在另一实施例中，缓冲层12的沉积典型地在从850℃至1050℃的温度发生。不管形成缓冲层12的温度，进行1分钟至20分钟的缓冲层12的沉积。形成的缓冲层12典型地具有从10nm至250nm的厚度，甚至具有更典型的从60nm至80nm的厚度。
接着，形成含有至少一种类型的杂质原子的包括剥落释放平面15的Ⅲ族氮化物材料层14。如所示，剥落释放平面15位于Ⅲ族氮化物材料层14的上部14U和下部14L之间。
如前所述，术语“Ⅲ族氮化物材料”表示由氮和至少一种来自元素周期表的Ⅲ族的元素(即，铝(Al)、镓(Ga)和铟(In))组成的化合物。一些常见Ⅲ族氮化物的说明性实例为AlN、InN、GaN、GaAlN和GaAlInN。在本申请的一个实施例中，在本申请中形成的Ⅲ族氮化物材料为诸如氮化镓(GaN)、GaAlN、GaInN和GaAlInN的氮化镓材料。在本申请的另一实施例中，在本申请中形成的Ⅲ族氮化物材料为诸如氮化铝(AlN)、AlGaN、AlInN和AlGaInN的氮化铝材料。不管Ⅲ族氮化物层14的组成，Ⅲ族氮化物材料层14为单晶。
Ⅲ族氮化物材料层具有比要随后形成的应力源材料更小的断裂韧性。断裂韧性是描述包括裂缝材料的以抵抗断裂的能力的性质。断裂韧性用KIc表示。下标Ic表示垂直于裂缝的在正常拉应力下的模式Ⅰ裂缝开口，并且c意味着其是临界值。因为剥落模式断裂通常发生在衬底中模式Ⅱ应力(剪切)为零的位置，模式Ⅰ断裂韧性典型地为最重要的值。断裂韧性为当存在裂缝时，表示材料对脆性断裂的抗性的定量方式。
本申请的Ⅲ族氮化物材料层14的形成包括将至少一种含有机Ⅲ族元素的前驱体和诸如氮化铵的氮化物前驱体引入到MOCVD设备的反应器腔中。可用或者不用等离子体体增强供给而实施MOCVD。在本申请中可以采用的有机镓前驱体的实例包括诸如三甲基镓和三乙基镓的三烷基镓化合物。在本申请中可以采用的有机铝前驱体的实例包括诸如三甲基铝和三乙基铝的三烷基铝化合物。可以使用类似的前驱体用于其它类型的Ⅲ族氮化物。
惰性载体气体可与在形成Ⅲ族氮化物材料层14中使用的前驱体中的一种一起存在，或者惰性载体气体可以与在形成Ⅲ族氮化物材料层14中使用的两种前驱体一起存在。
典型地在750℃或者更高的温度进行Ⅲ族氮化物材料层14的沉积。在一个实施例中，在从900℃至1200℃的温度典型地发生Ⅲ族氮化物材料层14的沉积。在另一实施例中，从1200℃至1400℃的温度典型地发生Ⅲ族氮化物材料层14的沉积。不管形成Ⅲ族氮化物材料层14中的温度，进行1分钟到2小时的时长的Ⅲ族氮化物材料层14的沉积。
所形成得到的包括剥落释放平面15的Ⅲ族氮化物材料层14具有典型从100nm至5000nm的厚度，甚至更典型的从500nm至1000nm的厚度。
如上所述，Ⅲ族氮化物材料层14包括嵌入在Ⅲ族氮化物材料层14的上部14U和下部14L之间的剥落释放平面15。本申请的剥落释放平面15包括具有与围绕剥落释放平面15的Ⅲ族氮化物材料层14相比不同的应变、不同的结构和不同的组成的材料。剥落释放平面15在Ⅲ族氮化物材料层14之内提供削弱的材料平面区域，其在随后进行的剥落工艺期间可以被用以将Ⅲ族氮化物材料层14的上部14U从Ⅲ族氮化物材料层14释放。特别是，在剥落工艺期间，嵌入在原始Ⅲ族氮化物材料层14之内的剥落释放平面15之内发生裂缝萌生和传播。注意，与Ⅲ族氮化物材料层14的上和下部的断裂韧性相比，剥落释放平面具有较低断裂韧性。
由于在剥落释放平面15和Ⅲ族氮化物材料层14的邻近部分中的晶格常数的差异，形成在剥落释放平面15和周围Ⅲ族氮化物材料部14U、14L之间的应变差异，该Ⅲ族氮化物材料部14U、14L提供Ⅲ族氮化物材料层14。归因于结晶学、以及晶粒大小、尺寸以及扩展的变化，形成结构差异。由于Ⅲ族氮化物材料家族外的其它元素的添加(被称为杂质，例如，硅(Si)、镁(Mg)、铍(Be)、钙(Ca)和碳(C))，形成组成差异。
按照本申请的实施例，在Ⅲ族氮化物材料层14的生长期间，在衬底10上原位(in-situ)形成剥落释放平面15。通过“原位”，其意味着在与Ⅲ族氮化物材料层14相同的反应器之内形成剥落释放平面15，而没有在各种沉积之间破坏真空。例如，可以在提供Ⅲ族氮化物材料层14的Ⅲ族氮化物材料之内形成剥落释放平面15时，使用上述的MOCVD反应器。注意，首先生长Ⅲ族氮化物材料层14的下部，随后生长剥落诱导平面15，然后生长Ⅲ族氮化物材料层14的上部14U。
在本申请的一个实施例中，剥落释放平面15包括包含选自硅、镁、铍钙和/或碳的杂质的氮化物材料。在剥落释放平面15中也可以存在可选的Ⅲ族元素。在一个实施例中，在剥落释放平面15中存在的杂质的量典型地从1020原子/cm3至1021原子/cm3。在另一实施例中，在剥落释放平面15中存在的杂质的量典型地从1021原子/cm3至1022原子/cm3。一个实例中，Ⅲ族氮化物材料层14包括GaN的下部14L和GaN的上部14U，而剥落释放平面15包括掺杂有硅、镁、铍、钙或碳的GaN。在另一实例中，Ⅲ族氮化物材料层14包括GaN的下部14L和GaN的上部14U，而剥落释放平面15包括掺杂有硅、镁、铍、钙或碳的AlN。
如上所述，并且在本申请的一个实施例中，在Ⅲ族前驱体材料的存在下，可以将杂质引入到反应器中。这样的工艺可以被称为delta掺杂方式。这提供用于在Ⅲ族氮化物材料的表面上掺入杂质的手段。在一些实施例中，杂质可以降低包含这些杂质的Ⅲ族氮化物材料的断裂韧性。
不管采用的剥落释放平面15的类型，被嵌入在Ⅲ族氮化物材料层14中的剥落释放平面15具有从10nm到500nm的厚度。也可以采用小于或者大于前述厚度范围的其它厚度作为剥落释放平面15。在一些实施例中，剥落释放平面15和Ⅲ族氮化物材料层14的下和上部具有相同的晶体结构，即，其是彼此外延对准的。
可以通过首先在衬底10上生长Ⅲ族氮化物材料层14的下部形成剥落释放平面15。利用上述的MOCVD工艺，进行Ⅲ族氮化物材料层14的下部14L的生长。接着，在Ⅲ族氮化物材料层14的下部14L上生长剥落释放平面15。在形成剥落释放平面15后，在剥落释放平面15上生长Ⅲ族氮化物材料层14的上部14U。利用上述的MOCVD工艺，进行Ⅲ族氮化物材料层14的上部14U的生长。按照本申请，在相同的反应器室中发生第一、第二和第三生长，而没有在每个生长步骤之间破坏真空。
在一些实施例中，剥落释放平面15的第二生长包括，改变在Ⅲ族氮化物材料层14的上和下部的生长中所使用的Ⅲ族氮化物材料前驱体的组成。例如，在形成Ⅲ族氮化物材料14的下和上部时，使用镓前驱体和氮化物前驱体，而在形成剥落释放平面15时可以使用镓前驱体、铝前驱体、氮化物前驱体和至少一种杂质原子。
在一些实施例中，剥落释放平面15的第二生长包括，将杂质引入到气流中并且接着在预定的时长后从气流去除杂质。在另一实施例中，并且如同上述，在没有任何Ⅲ族氮化物材料前驱体的情况下，可以引入在提供剥落释放平面15中所使用的杂质。
在另一实施例中，剥落释放平面15的第二生长包括，改变在形成Ⅲ族氮化物材料层14的下和上部中所使用的沉积温度。例如，在从850℃至1250℃的沉积温度形成Ⅲ族氮化物材料层14的下和上部，而在从450℃至600℃的沉积温度形成剥落释放平面15。
在另一实施例中，剥落释放平面15的第二生长包括，与在形成Ⅲ族氮化物材料层14的下和上部时使用的相比，改变载体气体。例如，利用氦气的载体气体，形成Ⅲ族氮化物材料层14的下和上部，而利用氢气、氮气或者氩气的载体气体形成剥落释放平面15。
图1的多层层叠结构还包括位于Ⅲ族氮化物材料层14上的半导体器件层16。半导体器件层16可以包括一个或者多个包括但不限制于晶体管、电容器、二极管、BiCMOS、电阻器等等可以利用本领域技术人员已知的技术在Ⅲ族氮化物材料层14上和/或之内处理的器件。在一个实施例中，半导体器件层16包括多个在Ⅲ族氮化物材料层14顶上形成的外延生长的半导体材料。在一个实施例中，半导体器件层16包括LED。例如，半导体器件16包括各种外延生长的Ⅲ族氮化物材料。
参考图2，示出在多层叠层的最上表面上并且在垂直边缘V1、V2处形成边缘排除材料18之后的多层叠层。如所示，边缘排除材料18具有一个与多层叠层的垂直边缘V1、V2垂直一致的边缘，而边缘排除材料18的另一边缘位于从边缘V1、V2向内，并且在多层叠层的最上表面上。贯穿本申请使用术语“边缘排除区域”以表示在多层叠层顶上的区域，在其中或存在或不存在随后形成的应力源层，如果存在，应力源层未显著的粘附到多层叠层的最上的表面。在剥落期间，边缘排除材料18的形成将与边缘相关的衬底破损最小化。在一些实施例中，忽略了边缘排除材料。
在本申请的一个实施例中，边缘排除材料18可以为粘附降级物(demoter)。通过“粘附降级物”，意味着可以降低随后形成的可选的含金属粘附层或者应力源层粘附(即，粘贴(stick))到多层叠层的最上表面的能力的材料。在本申请中可以用作边缘排除材料18的粘附降级物包括但不限制于光致刻蚀剂材料、聚合物、烃类(hydrocarbon)材料、墨、粉末、膏或者非粘附金属。在一个实施例中，在本申请中可以用作边缘排除材料18的粘附降级物为墨。
可以被用作边缘排除材料18的光致刻蚀剂材料包括任何已知的正色调(positive-tone)材料和/或负色调材料。可以被用作粘附降级物的聚合物包括但不限制于以带或者膜的形式沉积或者施加的诸如的橡胶、虫漆(shellac)、纤维素、诸如尼龙、聚乙烯和聚丙烯的合成聚合物。可以被采用作为粘附降级物的烃类材料包括但不限制于饱和烃(即，烷烃)、不饱和烃(即，烯烃或者炔烃)、环烷烃和芳香烃(即，芳烃)。可以被采用作为粘附降级物的墨包括但不限制于通常出现在商业记号笔中醇或者水基墨或者在喷泡式打印技术中使用的墨。可以被采用作为粘附降级物的非粘附金属包括但不限制于Au、Ag、焊料或者低熔点合金。可以被采用作为粘附降级物的膏包括但不限制于基于金属的膏、部分固化的环氧树脂、真空脂或类似材料。
可以利用本领域已知的技术，将在本申请中可以作为边缘排除材料18的粘附降级物形成到多层叠层的接近边缘V1、V2的最上表面上。例如，可以通过化学气相沉积、等离子体增强化学气相沉积、原子层沉积、旋涂、刷涂、喷涂、丝网印刷、喷泡式印刷或者织物尖(fabric-tip)施加，形成在本申请中可以作为边缘排除材料18的粘附降级物。在一些墨被作为粘附降级物的实施例中，可以从包含其的笔或者记号笔施加墨。在一个实施例中，边缘排除材料18具有从一个侧壁边缘到另一侧壁边缘而确定的0.01mm到10mm的宽度。在另一实施例中，边缘排除材料18具有0.1mm到5mm的宽度。可以观察到直接位于边缘排除材料18下面的多层叠层的部分限定边缘排除区域，在随后的剥落工艺期间，该边缘排除区域的存在将与边缘相关的破损最小化。
现在参考图3，示出在多层叠层的不包括边缘排除材料18的最上表面的暴露的部上形成可选的含金属粘附层20后的图2的结构。如果没有使用边缘排除材料18，可以在图1中所示的多层叠层的整个最上表面上形成可选的含金属粘附层。
在其中随后要形成的应力源层具有到多层叠层的最上表面的差粘附的实施例中，采用可选的含金属的粘附层20。典型地，当采用由金属组成的应力源层时，采用含金属的粘附层20。在一些实施例中，可以在多层叠层的最上表面的顶上直接形成可选的镀敷种层(未示出)。可以与含金属的粘附层20一起使用可选的镀敷种层或者替代含金属的粘附层20地使用可选的镀敷种层。当连同边缘排除材料18采用可选的镀敷种层时，在镀敷种层的沉积之前，将边缘排除材料18施加到多层叠层的最上表面。
可以在本申请中采用的可选的含金属的粘附层20包括任何金属粘附材料，例如但不限制于，Ti/W、Ti、Cr、Ni或其任何组合。可选的含金属的粘附层20包括单层或者其包括包含不同金属粘附材料的至少两层的多层结构。
当存在时，可以在15℃至40℃(即，288K至313K)或以上的温度形成可选的含金属的粘附层20。在一个实施例中，可以在从20℃(293K)至180℃(353K)的温度形成可选的含金属的粘附层20。在另一实施例中，可以在从20℃(293K)至60℃(333K)的温度形成可选的含金属的粘附层20。
可以利用本领域技术人员已知的沉积技术，形成可选择的采用的含金属的粘附层20。例如，可以通过溅射、化学气相沉积、等离子体化学气相沉积、化学溶液沉积、物理气相沉积或者镀敷，形成可选的含金属的粘附层20。当采用溅射沉积时，溅射沉积工艺进一步包括在沉积之前的原位溅射清理过程。
当被采用时，可选的含金属的粘附层20典型地具有从5nm至300nm的厚度，更典型地具有从100nm至150nm的厚度。在本申请中，还可以对于可选的含金属的粘附层20，采用大于和/或小于上述厚度范围的其它厚度。
在随后要形成的应力源层为金属并且使用镀敷以形成含金属的应力源层的实施例中，典型地采用可选的镀敷种层(未示出)。采用可选的镀敷种层以选择性地促进预先选择的含金属的应力源层的随后的镀敷。可选的镀敷种层包括，例如，Ni的单层或者诸如Ti/Ni、Ti/Ag、Ti/Au、Cr/Ni、Cr/Ag、Cr/Au、Al(底)/Ti/Ni(顶)等等的两个或更多金属的层状结构。可选的镀敷种层的厚度取决于可选的镀敷种层的材料以及在形成其中所使用的技术而变化。典型地，可选的镀敷种层具有从2nm到1微米的厚度。可以通过包括化学气相沉积(CVD)、等离子体增强化学气相沉积(PECVD)、原子层沉积(ALD)或者包括蒸发和/或溅射的物理气相沉积(PVD)技术的常规沉积工艺，形成可选的镀敷种层。
按照本申请，在在多层叠层之内不导致自发剥落的温度下，形成可选的含金属的粘附层20和/或可选的镀敷种层。
现在参考图4，示出在可选的含金属的粘附层20的上表面上形成应力源层22之后的图3的结构。在一些不存在可选的含金属的粘附层20和边缘排除材料18的实施例中，可以在多层叠层的最上表面上直接形成应力源层22；此特定的实施例未被在附图中示出，但是可以从本申请所示的附图中容易地推导出。在没有采用可选的镀敷种层的其它实施例中，可以在可选的镀敷种层的上表面上直接形成应力源层22；此特定的实施例也未被在附图中示出，但是可以从本申请所示的附图中容易地得出。
在本申请中可以采用的应力源层22包括在沉积后在多层叠层上(即，元件10、12、14和16)的处于拉应力的任何材料。应力源层22也被称为应力诱导层。按照本申请，应力源层22具有导致在嵌入在Ⅲ族氮化物材料层14之内的剥落释放平面15处发生剥落模式断裂的临界厚度和应力值。特别是，应力源层22具有在Ⅲ族氮化物材料层14的最上表面之下并且在剥落释放平面15处萌生剥落的临界厚度。通过“临界”，意味着对于给定材料和Ⅲ族氮化物材料组合，选择用于应力源层的厚度值和应力源值，使得剥落模式断裂是可能的(可以产生大于Ⅲ族氮化物材料的KIC的KI值)。可以通过调整应力源层22的沉积条件，调整应力值。例如，如Thorton和Hoffman在J.Vac.Sci.Technol.,14(1977)p.164中所述，在应力源层22的溅射沉积的情况下，可以使用气体压力以调整应力值。
选择应力源层22的厚度，以在嵌入到Ⅲ族氮化物之内的剥落释放平面15处提供所希望的断裂深度。例如，如果将应力源层22选为Ni，然后在应力源层22之下大致2到3倍Ni厚度的深度处将发生断裂。然后选择用于激源层22的应力值，以满足用于剥落模式断裂的临界条件。可以通过反转经验公式t*＝[(2.5x106)(KIC 3/2)]/σ2而估计，其中t*为临界应力源层厚度(以微米为单位)，KIC为Ⅲ族氮化物材料层14的断裂韧性(以MPa·m1/2为单位)，并且σ为应力源层的应力值(以MPa或者兆帕为单位)。上述表达是指导性的，在实践中，可以在比通过上述表达所预测的小20％的应力或者厚度值处发生剥落。
当在多层叠层的顶上施加时在拉应力下并且然后可以被作为应力源层22的这样的材料的说明性实例包括但不限制于，金属、诸如剥落诱导带层的聚合物或者其任何组合。应力源层22包括可以采用的单应力源层或者包含不同应力源材料的至少两个层的多层应力源结构。
在一个实施例中，应力源层22为金属，并且该金属被在可选的含金属的粘附层20的上表面上形成。在另一实施例中，应力源层22为剥落诱导带，并且该剥落诱导带被直接施加到多层叠层的最上表面。在另一实施例中，例如，应力源层22包括包含上部分和下部分的两部分应力源层。两部分应力源层的上部分可以由剥落诱导带层组成。
当采用金属作为应力源层22时，金属可以包括，例如，Ni、Cr、Fe、Mo、Ti或者W。也可以采用这些金属的合金。在一个实施例中，应力源层22包括至少一个由Ni组成的层。
当采用聚合物作为应力源层22时，聚合物为由重复结构单元组成的大的大分子。典型地通过共价化学键将这些亚基(subunit)连接。可以被用作应力源层22的聚合物的说明性实例包括但不限制于聚酰亚胺聚酯(polyimides polyesters)、聚烯烃、聚丙烯酸酯、聚氨酯、聚醋酸乙烯酯和聚氯乙烯。
当采用剥落诱导非金属层(即，诸如带的聚合材料)作为应力源层22时，剥落诱导层包括任何这样的压敏带，该压敏带在用以形成带的第一温度处为挠性、软的并且无应力的，而在Ⅲ族氮化物材料14的一部分的去除(即，剥落)期间使用的第二温度处为强的、可延展并且拉伸的。通过“压敏带”，意味着将借着压力的施加而粘贴的粘合带，而不需要溶剂、热或者水用于激活。在第二温度下的带中的拉应力主要是源自于在多层叠层的材料(具有较低热膨胀系数)和带(具有较高热膨胀系数)之间的热膨胀失配。
典型地，在本申请中用作应力源层22的压敏带至少包括粘合层和基层。用于压敏带的粘合层和基层的材料包括带有或不带有合适的增塑剂的诸如丙烯酸、聚酯、烯烃和乙烯基的聚合材料。增塑剂为可以增加增塑剂被添加到的聚合材料的塑性的添加剂。
在一个实施例中，在室温下(15℃-40℃，即，288K-313K)形成在本申请中采用的应力源层22。在另一实施例中，当采用带层时，可以在从15℃(288K)至60℃(333K)的温度下形成带层。
当应力源层22为金属或者聚合物时，可以利用本领域技术人员已知的沉积技术形成应力源层22，例如包括浸涂、旋涂、刷涂、溅射、化学气相沉积、等离子体增强化学气相沉积、化学溶液沉积，物理气相沉积或者镀敷。
当应力源层22为剥落诱导带层时，可以通过手动或者机械手段将带层施加到结构。可以利用本领域已知的技术形成剥落诱导带或者可以从任何已知的胶粘剂带制造商商业购买剥落诱导带。在本申请中可以作为应力源层22的剥落诱导带的一些实例包括，例如，Nitto Denko 3193MS热释放带、Kapton KPT-1和Diversified Biotech的CLEAR-170(丙烯酸粘合剂、乙烯基(vinyl base))。
在一个实施例中，可以在多层叠层的最上表面上形成两部分应力源层，其中，在处于室温或者略高的第一温度下(例如，从15℃(288K)到60℃(333K))形成两部分应力源层的下部分，其中，两部分应力源层的上部分包括处于室温的辅助温度下的剥落诱导带层。
如果应力源层22具有金属性质，其典型地具有从1μm到50μm的厚度，更典型的从4μm到7μm的厚度。在本申请中也可以采用在前述厚度范围之下和/或之上的其它厚度用于应力源层22。
如果应力源层22具有聚合物性质，其典型地具有从10μm到200μm的厚度，更典型的从50μm到100μm的厚度。在本申请中也可以采用在前述厚度范围之下和/或之上的其它厚度用于应力源层22。
参考图5，示出在应力源层22的顶上形成处理衬底24后的图4的结构。在本申请中采用的处理衬底24包括任何具有小于30cm的最小曲率半径的挠性材料。可以被用作处理衬底24的挠性材料的说明性实例包括金属箔或者聚酰亚胺箔。在一些实施例中，可以使用如上述的带作为处理衬底24。
可以使用处理衬底24以在处理Ⅲ族氮化物材料层14的剥落的部分时提供更好的断裂控制和更多的通用性。再者，可以使用处理衬底24，以在本申请的剥落工艺期间引导在嵌入在Ⅲ族氮化物材料层14之内的剥落释放平面15处的裂缝传播。本申请的处理衬底24典型地，但不是必须地，被在为室温(15℃(288K)-40℃(313K))的第一温度下形成。
可以利用本领域技术人员已知的沉积技术形成处理衬底24，例如，机械压力、浸涂、旋涂、刷涂、溅射、化学气相沉积、等离子体增强化学气相沉积、化学溶液沉积、物理气相沉积和镀敷。
处理衬底24典型地具有从5μm到500μm的厚度，具有更典型的从10μm到150μm的厚度。在本申请中也可以采用在前述厚度范围之下和/或之上的其它厚度用于处理衬底24。
参考图6，示出在通过剥落去除Ⅲ族氮化物材料层14的上部14U后的图5的结构，该上部14U位于剥落释放平面15之上。在本申请的一个实施例中，剥落工艺包括拉或者剥离处理衬底24，以去除至少包括应力源层22、半导体器件层16和Ⅲ族氮化物材料层14的上部(即，14U’)的段的剥落的结构。通过剥落从初始Ⅲ族氮化物材料层14所去除的Ⅲ族氮化物材料层14的上部的段在这里被称为剥落的Ⅲ族氮化物材料层14U’。Ⅲ族氮化物材料层14的剩余部在这里被称为可再使用的Ⅲ族氮化物材料层14B，其包括Ⅲ族氮化物材料层的下部14L的整体和剩余的上部14U。
需要指出，如果存在边缘排除材料18，半导体器件层16和Ⅲ族氮化物材料层14的直接位于缘排除材料18下面的部没有被去除。半导体器件层16的剥落的部分在附图中被表示为元件16A，而半导体器件层保持附着到初始Ⅲ族氮化物材料层14的部分在附图中被表示为元件16B。
剥落工艺包括在Ⅲ族氮化物材料层14之内的剥落释放平面15处的裂缝形成和传播。基本上在室温(即，15℃到40℃)开始剥落工艺。在其它实施例中，可以在从100℃及之下的温度进行剥落。在本申请的一些实施例中，可以通过以固定的连续速率将温度降低开始剥落。通过“固定的连续速率”，意味着，例如，利用电子控制的冷却台或者腔的20℃每秒。
在剥落之后，可以从剥落的结构去除处理衬底24、应力源层22和可选的镀敷种层(若存在)、可选的含金属粘着层20以及边缘排除材料18，仅留下半导体器件层16和剥落的Ⅲ族氮化物材料层14U’的材料叠层。例如，在图7中示出了这样的结构。
在本发明的此时，可以利用本领域技术人员已知的常规的技术，去除处理衬底24、应力源层22和可选的含金属粘着层部20。例如，并且在一个实施例中，可以使用王水(HNO3/HCl)用于去除处理衬底24、应力源层22、可选的镀敷种层和可选的含金属粘着层16。在另一实例中，使用UV或者热处理，以去除处理衬底24，之后通过化学刻蚀以去除应力源层22，之后用不同的化学刻蚀以去除可选的镀敷种层和可选的含金属粘着层层16。可以利用诸如丙酮的有机溶剂去除边缘排除材料18。
从初始Ⅲ族氮化物材料层14去除的剥落的Ⅲ族材料层14U’的厚度取决于应力源层22、Ⅲ族氮化物材料层14的材料和剥落释放平面15的位置而变化。在一个实施例中，从初始Ⅲ族氮化物材料层14去除的剥落的材料层14U’具有小于100微米的厚度。在另一实施例中，去除的剥落的材料层14U’具有小于50微米的厚度。
现在参考图8，示出按照本申请，通过剥落，图5中所示的结构不具有边缘排除材料18并且在去除Ⅲ族氮化物材料在剥落释放平面15之上的部分之后的结构。需要指出，在此例子中，半导体器件层16的整体和Ⅲ族氮化物材料层14的上部14U的整体被去除。
现在参考图9，示出了按照本申请，在从剥落的结构的顶上去除处理衬底24、应力源层22和可选的含金属粘合层部20后的在图8中示的结构，该剥落的结构包括半导体器件层16和Ⅲ族氮化物材料的剥落的部分(即，Ⅲ族氮化物材料层14的上部14U的整体)。
在本申请的一些实施例中，在图7或者图9中示出的剥落结构可以被转移到另一衬底。利用本领域技术人员已知的常规的接合工艺进行转移。另一衬底为挠性的或者非挠性的。在一些实施例中，另一衬底由半导体材料组成。在其它实施例中，另一衬底由介电材料组成。在转移之后，形成剥落的Ⅲ族氮化物/另一衬底界面。
已经相对于实施例具体示出和描述了本申请，本领域技术人员将理解，可在不脱离本申请的精神和范围下，进行在前述和其它形式和细节的变化。因此，本申请不旨在被限制于所描述和说明的确切形式和细节，而是落入所附的权利要求的范围之内。

Claims (24)

1.一种用于从Ⅲ族氮化物层去除Ⅲ族氮化物材料的一部分的方法，所述方法包括：
在衬底的表面上形成Ⅲ族氮化物材料层，其中，所述Ⅲ族氮化物材料层包括包含嵌入在所述Ⅲ族氮化物材料层之内的至少一种杂质原子的剥落释放平面，并且其中形成所述Ⅲ族氮化物材料层包括，在所述衬底上第一生长所述Ⅲ族氮化物材料层的下部、第二生长所述剥落释放平面以及在所述剥落释放平面上第三生长所述Ⅲ族氮化物材料层的上部；
在所述Ⅲ族氮化物材料层的所述上部上形成半导体器件层
在所述半导体器件层的最上表面的顶上形成应力源层；以及
通过剥落，去除所述Ⅲ族氮化物材料层的所述上部和所述半导体器件层，以提供包括所述应力源层、所述半导体器件层和所述Ⅲ族氮化物材料层的所述上部的剥落结构。
2.根据权利要求1的方法，进一步包括，在形成所述应力源层之前，在所述半导体器件层的所述最上表面上并且在每个垂直边缘处形成边缘排除材料。
3.根据权利要求2的方法，其中，所述边缘排除材料包括光致刻蚀剂材料。
4.根据权利要求2的方法，其中，所述边缘排除材料包括聚合物。
5.根据权利要求2的方法，其中，所述边缘排除材料包括烃类材料。
6.根据权利要求2的方法，其中，所述边缘排除材料包括墨。
7.根据权利要求2的方法，其中，所述边缘排除材料包括金属。
8.根据权利要求2的方法，其中，所述边缘排除材料包括膏。
9.根据权利要求1的方法，进一步包括在所述应力源层和所述半导体器件层之间形成含金属粘合层。
10.根据权利要求1的方法，其中，所述应力源层包括金属、聚合物、剥落诱导带或者其任何组合。
11.根据权利要求1的方法，进一步包括，在剥落之前，在所述应力源层的暴露的表面上形成处理衬底。
12.根据权利要求11的方法，其中，所述剥落包括拉或者剥离所述处理衬底。
13.根据权利要求1的方法，其中，在室温下进行所述剥落。
14.根据权利要求1的方法，进一步包括从所述剥落结构至少去除所述应力源层。
15.根据权利要求1的方法，其中，所述衬底包括蓝宝石。
16.根据权利要求1的方法，其中，所述半导体器件层包括外延生长的Ⅲ族氮化物的多层叠层。
17.根据权利要求16的方法，其中，形成所述Ⅲ族氮化物材料层包括金属有机化学气相沉积工艺。
18.根据权利要求1的方法，其中，剥落释放平面的所述至少一种杂质原子选自硅、镁、铍、钙和碳。
19.根据权利要求1的方法，其中，在相同的反应器腔中发生所述第一生长、所述第二生长和第三生长，而没有在每个生长步骤之间破坏真空。
20.根据权利要求1的方法，其中，所述Ⅲ族氮化物材料层的所述下部、所述剥落释放平面和所述Ⅲ族氮化物材料层的所述上部具有相同的晶体结构。
21.根据权利要求1的方法，其中，所述剥落释放平面具有比所述下部和上部的断裂韧性低的断裂韧性。
22.根据权利要求1的方法，其中，所述剥落释放平面包括用硅、镁、铍、钙或碳掺杂的Ⅲ族氮化物。
23.根据权利要求1的方法，其中，所述Ⅲ族氮化物材料层的所述下部包括与所述Ⅲ族氮化物材料层的所述上部相同的Ⅲ族氮化物材料层。
24.根据权利要求1的方法，其中，所述Ⅲ族氮化物材料层的所述下部包括与所述Ⅲ族氮化物材料层的所述上部不同的Ⅲ族氮化物材料层。
CN201410699689.1A 2013-12-19 2014-11-27 包含嵌入的剥落释放平面的ⅲ族氮化物的受控剥落 Expired - Fee Related CN104733286B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/134621 2013-12-19
US14/134,621 US9058990B1 (en) 2013-12-19 2013-12-19 Controlled spalling of group III nitrides containing an embedded spall releasing plane

Publications (2)

Publication Number Publication Date
CN104733286A CN104733286A (zh) 2015-06-24
CN104733286B true CN104733286B (zh) 2017-10-13

Family

ID=52013495

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410699689.1A Expired - Fee Related CN104733286B (zh) 2013-12-19 2014-11-27 包含嵌入的剥落释放平面的ⅲ族氮化物的受控剥落

Country Status (5)

Country Link
US (1) US9058990B1 (zh)
CN (1) CN104733286B (zh)
CA (1) CA2871871A1 (zh)
DE (1) DE102014116231B4 (zh)
GB (1) GB2521517B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9761671B2 (en) * 2013-12-30 2017-09-12 Veeco Instruments, Inc. Engineered substrates for use in crystalline-nitride based devices
US9245747B2 (en) * 2014-05-01 2016-01-26 International Business Machines Corporation Engineered base substrates for releasing III-V epitaxy through spalling
US9653554B2 (en) * 2014-07-21 2017-05-16 Soraa, Inc. Reusable nitride wafer, method of making, and use thereof
US9865769B2 (en) * 2015-03-23 2018-01-09 International Business Machines Corporation Back contact LED through spalling
US9455180B1 (en) * 2015-11-17 2016-09-27 International Business Machines Corporation Controlled spalling of fine features
US9570295B1 (en) 2016-01-29 2017-02-14 International Business Machines Corporation Protective capping layer for spalled gallium nitride
KR102152195B1 (ko) 2016-07-27 2020-09-07 한국전자통신연구원 반도체 소자 및 그 제조 방법
JP7295888B2 (ja) 2018-05-30 2023-06-21 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 半導体層を半導体基板から取り外す方法
US11361999B1 (en) 2021-01-05 2022-06-14 United States Of America As Represented By The Secretary Of The Air Force Stress-induced selective-area lift-off of thin films and devices on van der Waals buffer layers

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103155114A (zh) * 2010-08-06 2013-06-12 森普留斯公司 用于释放可印刷化合物半导体器件的材料和过程

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4582559A (en) * 1984-04-27 1986-04-15 Gould Inc. Method of making thin free standing single crystal films
JPH10341037A (ja) 1998-07-14 1998-12-22 Sharp Corp 半導体素子の製造方法
JP2004266039A (ja) * 2003-02-28 2004-09-24 Shin Etsu Handotai Co Ltd 発光素子及び発光素子の製造方法
FR2880988B1 (fr) 2005-01-19 2007-03-30 Soitec Silicon On Insulator TRAITEMENT D'UNE COUCHE EN SI1-yGEy PRELEVEE
JP2006210660A (ja) * 2005-01-28 2006-08-10 Hitachi Cable Ltd 半導体基板の製造方法
TWI438827B (zh) * 2006-09-20 2014-05-21 Univ Illinois 用於製造可印刷半導體結構、裝置及裝置元件的脫離對策
US7732301B1 (en) 2007-04-20 2010-06-08 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
US20090278233A1 (en) 2007-07-26 2009-11-12 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
JP4631946B2 (ja) * 2008-08-11 2011-02-16 住友電気工業株式会社 Ｉｉｉ族窒化物半導体層貼り合わせ基板の製造方法
US8003491B2 (en) 2008-10-30 2011-08-23 Corning Incorporated Methods and apparatus for producing semiconductor on insulator structures using directed exfoliation
US7816225B2 (en) 2008-10-30 2010-10-19 Corning Incorporated Methods and apparatus for producing semiconductor on insulator structures using directed exfoliation
US8802477B2 (en) 2009-06-09 2014-08-12 International Business Machines Corporation Heterojunction III-V photovoltaic cell fabrication
US8703521B2 (en) * 2009-06-09 2014-04-22 International Business Machines Corporation Multijunction photovoltaic cell fabrication
US20110048517A1 (en) * 2009-06-09 2011-03-03 International Business Machines Corporation Multijunction Photovoltaic Cell Fabrication
CN102782818B (zh) 2010-01-27 2016-04-27 耶鲁大学 用于GaN装置的基于导电性的选择性蚀刻和其应用
US8927318B2 (en) * 2011-06-14 2015-01-06 International Business Machines Corporation Spalling methods to form multi-junction photovoltaic structure
US9040392B2 (en) * 2011-06-15 2015-05-26 International Business Machines Corporation Method for controlled removal of a semiconductor device layer from a base substrate
US8748296B2 (en) * 2011-06-29 2014-06-10 International Business Machines Corporation Edge-exclusion spalling method for improving substrate reusability
US9136402B2 (en) * 2012-02-28 2015-09-15 International Business Machines Corporation High efficiency flexible solar cells for consumer electronics
US8906779B2 (en) * 2012-03-30 2014-12-09 International Business Machines Corporation Solar-powered energy-autonomous silicon-on-insulator device
US20130269860A1 (en) * 2012-04-17 2013-10-17 International Business Machines Corporation Temperature-controlled depth of release layer
US8936961B2 (en) * 2012-05-26 2015-01-20 International Business Machines Corporation Removal of stressor layer from a spalled layer and method of making a bifacial solar cell using the same
US8530337B1 (en) * 2012-06-22 2013-09-10 International Business Machines Corporation Method of large-area circuit layout recognition

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103155114A (zh) * 2010-08-06 2013-06-12 森普留斯公司 用于释放可印刷化合物半导体器件的材料和过程

Also Published As

Publication number Publication date
GB201418871D0 (en) 2014-12-03
DE102014116231A1 (de) 2015-06-25
CA2871871A1 (en) 2015-06-19
DE102014116231B4 (de) 2020-10-22
CN104733286A (zh) 2015-06-24
GB2521517A (en) 2015-06-24
US20150179428A1 (en) 2015-06-25
US9058990B1 (en) 2015-06-16
GB2521517B (en) 2015-12-30

Similar Documents

Publication Publication Date Title
CN104733286B (zh) 包含嵌入的剥落释放平面的ⅲ族氮化物的受控剥落
JP4549063B2 (ja) 炭化珪素薄層の受け取り基板への最適移載方法
JP7025773B2 (ja) 半導体基板本体及びその上の機能層を分離する方法
US7538010B2 (en) Method of fabricating an epitaxially grown layer
CN100393922C (zh) 外延生长层的制造方法
CN101521155B (zh) 制备具有单晶薄膜的基板的方法
CN104008963B (zh) 一种在受控衬底剥脱期间促进开裂萌生的方法
KR20180051602A (ko) 그래핀-기반 층 전달 시스템 및 방법
US9059339B1 (en) Light emitting diodes with via contact scheme
JP2005516392A6 (ja) 炭化珪素薄層の受け取り基板への最適移載方法
KR20190073558A (ko) 층 전달을 위한 전위 필터링 시스템 및 방법들
US9355852B2 (en) Method for manufacturing semiconductor device
US20230197435A1 (en) Method for manufacturing a composite structure comprising a thin layer made of monocrystalline sic on a carrier substrate made of sic
US20190157087A1 (en) METHOD FOR PRODUCING SiC COMPOSITE SUBSTRATE
JP2002348198A (ja) 半導体素子エピタキシャル成長用基板及びその製造方法
CN104037059A (zh) 改善剥脱衬底的表面质量的方法
US9761671B2 (en) Engineered substrates for use in crystalline-nitride based devices
JP2011108749A (ja) 化合物半導体の製造方法、化合物半導体および化合物半導体素子
US9245747B2 (en) Engineered base substrates for releasing III-V epitaxy through spalling
US20220415653A1 (en) Method for manufacturing a composite structure comprising a thin layer of monocrystalline sic on an sic carrier substrate
US20120037925A1 (en) Engineered Substrate for Light Emitting Diodes
CN117344384B (zh) 高质量氮化物薄膜的远程外延生长方法、复合衬底及应用
US20230374701A1 (en) Method for producing a substrate for the epitaxial growth of a layer of a galium-based iii-n alloy
US20230411140A1 (en) Method for producing a substrate for epitaxial growth of a gallium-based iii-n alloy layer
US20240112908A1 (en) Method for manufacturing a composite structure comprising a thin single-crystal semiconductor layer on a carrier substrate

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20171013

Termination date: 20201127