CN104702306B - 并行数字到时间转换器架构 - Google Patents
并行数字到时间转换器架构 Download PDFInfo
- Publication number
- CN104702306B CN104702306B CN201410610123.7A CN201410610123A CN104702306B CN 104702306 B CN104702306 B CN 104702306B CN 201410610123 A CN201410610123 A CN 201410610123A CN 104702306 B CN104702306 B CN 104702306B
- Authority
- CN
- China
- Prior art keywords
- dtc
- phase
- information
- pulse
- combiner
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/20—Modulator circuits; Transmitter circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Transmitters (AREA)
- Transceivers (AREA)
- Radar Systems Or Details Thereof (AREA)
Abstract
本发明涉及并行数字到时间转换器架构。本文档尤其论述了数字到时间转换器(DTC),并且更具体地论述了DTC的并行实现。在示例中,一种装置可以包括被配置成接收参考频率信息和极坐标发射器的第一相位信息且提供相位调制信息的第一部分的第一数字到时间转换器(DTC)、被配置成接收极坐标发射器的第二相位信息且提供相位调制信息的第二部分的第二DTC、以及被配置成接收第一部分和第二部分且提供相位调制信号的组合器。
Description
技术领域
本文档尤其论述了无线通信,并且更具体地论述了用于宽带或高速通信应用的并行数字到时间转换器(DTC)架构。
背景技术
数字到时间转换器(DTC)被考虑用在蜂窝通信电子器件以及一些更新近的无线网络环境中。DTC正在展示出在简化无线发射和接收架构方面的前景。然而,这些未来的通信协议的目标带宽和载波频率正在伸展超出当前DTC技术的限制。
附图说明
图1A-1C一般地图示了示例并行DTC架构。
图2以图形方式图示了使用示例并行DTC架构来调制发射器信号的示例方法。
图3以图形方式图示了使用示例并行DTC架构来生成和调制发射器信号的示例方法。
图4一般地图示了示例并行DTC架构。
图5一般地图示了示例基于DTC的收发器。
具体实施方式
本发明的发明人已经认识到,未来无线通信协议的带宽和频率要求正在推进超出目前技术能够可靠提供的带宽和频率。使用极坐标发射器中的DTC的最近开发展示出在简化发射和接收电子架构方面的前景。发明人还已经认识到一种能够解决当前锁相环PLL架构的高带宽和高频率限制的并行DTC架构。
一般而言,基于DTC的架构可以通过允许单个PLL或参考频率在通信功能之间被共享(诸如在两个或更多发射器、两个或更多接收器、或者发射器和接收器的组合之间被共享),来简化发射和接收架构。在某些示例中,DTC可以用于使PLL频率或频率发生器的频率移位以用在接收器处理路径中。在某些示例中,DTC可以用于使频率移位并且可选地针对发射处理路径来提供调制。以下论述的并行DTC架构可以用在各种通信设备以及非通信应用中。就通信设备而言,并行DTC架构可以用于通过使用频率斜坡以使参考频率偏移或移位,来生成与中央振荡器或中央频率发生器的参考频率不同的频率。这样的频率移位可以被实现在包括接收器、诸如极坐标发射器和笛卡尔发射器之类的发射器和收发器的各种通信电路中。在一些示例中,并行DTC架构可以用于提供相位调制。在一些示例中,并行DTC架构可以用于提供频率移位和相位调制。
图1A一般地图示了用于发射器的示例并行DTC架构100。在某些示例中,发射架构可以包括第一DTC 101、第二DTC 102、用于接收调制信息()且向每个DTC 101、102提供调制信息的逻辑电路103、以及组合器104。两个DTC 101、102可以一起工作以共享诸如来自PLL、本地振荡器(LO)或数字控制振荡器(DCO)的参考频率信号之类的参考频率信号,并提供调制输出信号(DTC1、DTC2)。在某些示例中,使用两个DTC 101、102可以允许使用较低频率分量对输出信号(DTCOUT)的独立上升和下降沿调制。在一些示例中,发射器的输出频率可以与DTC 101、102的输出信号(DTC1、DTC2)的频率相同。在一些示例中,发射器的输出频率可以是DTC 101、102的输出信号(DTC1、DTC2)的频率的两倍。在某些示例中,第一DTC 101和第二DTC 102可以从频率发生器(LO)接收参考信号,并可以接收来自诸如分数采样率转换器(FSRC)之类的可选速率转换器的基于从诸如基带处理器之类的处理器接收的调制信息()的调制信息。在一些示例中,DTC 101、102可以独立地调制发射器的输出信号的上升和下降沿以支持非常高的频率和宽信道带宽。在某些示例中,每个DTC可以包括粗相位调整111、121和细相位调整112、122以用于使参考信号的每个边沿移位以生成相应DTC 101、102的输出信号(DTC1、DTC2)。在某些示例中,组合器可以接收各个DTC 101、102的输出信号(DTC1、DTC2),可以处理DTC输出信号(DTC1、DTC2)并提供表示DTC输出信号(DTC1、DTC2)的组合的信号(DTCOUT)。在一些示例中,组合器104可以包括诸如设置-重置锁存器(SR-锁存器)电路之类的锁存器电路105(图1B)以提供处理和组合各个DTC 101、102的输出信号(DTC1、DTC2)的第一方法。在一些示例中,组合器104可以包括倍增器电路106(图1C)以提供处理和组合各个DTC 101、102的输出信号(DTC1、DTC2)的第二方法。
图1A-1C图示了具有并行DTC架构的基于DTC的发射器的示例。要理解,基于DTC的接收器也可以采用如图1A-1C中所示的并行DTC架构。在某些示例中,用于基于DTC的发射器的逻辑电路103可以包括用于将从处理器接收的相位调制信息转换成针对每个DTC 101、102的适当格式的诸如分数采样率转换器之类的采样率转换器。用于基于DTC的接收器的逻辑电路103可以是可选的并可以在某些示例中包括用于向每个DTC 101、102提供从处理器接收的相位信息的逻辑。在某些示例中,调制信息()可以包括但不限于相位调制信息、相位斜坡信息或其组合。
图2以图形方式图示了使用示例并行DTC架构来调制发射器信号的示例方法200。图形图表示出由并行DTC中的每一个接收的参考信号(LO)、第一DTC的输出(DTC1)、第二DTC的输出(DTC2)以及组合器的输出(DTCOUT)。在所图示的方法200中,组合器可以使用第一DTC的输出(DTC1)来生成组合器的输出信号(DTCOUT)的上升沿201,并可以使用第二DTC的输出(DTC2)来生成组合器的输出信号(DTCOUT)的下降沿202。如可以看到的,第一DTC可以使用参考信号(LO)的边沿来提供组合器的输出信号(DTCOUT)的上升沿调制203,并且第二DTC可以使用参考信号(LO)的边沿来提供组合器的输出信号(DTCOUT)的下降沿的下降沿调制204。在某些示例中,组合器可以包括SR-锁存器电路以组合第一DTC和第二DTC的输出信号(DTC1、DTC2)。
图3以图形方式图示了使用示例并行DTC架构来生成和调制发射器信号的示例方法300。图形图表示出了由DTC中的每一个接收的参考信号(LO)、第一DTC的输出(DTC1)、第二DTC的输出(DTC2)以及组合器的输出(DTCOUT)。在所图示的方法中,组合器可以使用第一DTC的输出(DTC1)来生成组合器的输出信号(DTCOUT)的第一脉冲301,并可以使用第二DTC的输出(DTC2)来生成组合器的输出信号(DTCOUT)的第二脉冲302。如可以看到的,第一DTC可以使用参考信号(LO)的边沿来单独地调制303组合器的输出信号(DTCOUT)的第一脉冲301,并且第二DTC可以使用参考信号(LO)的边沿来单独地调制304组合器的输出信号(DTCOUT)的第二脉冲302。在某些示例中,组合器可以包括倍增器电路以组合第一DTC和第二DTC的输出信号(DTC1、DTC2)。如可以从图3看到的,倍增器电路的输出信号(DTCOUT)可以具有如DTC的输出频率的两倍那样高的频率。在某些示例中,倍增器可以包括响应于第一DTC的输出信号(DTC1)的第一脉冲器和响应于第二DTC的输出信号(DTC2)的第二脉冲器。在某些示例中,可以对第一和第二脉冲器的输出进行或运算以形成倍增器电路的输出信号(DTCOUT)。在一些示例中,第一脉冲器可以响应于第一DTC的输出信号(DTC1)的上升沿,并且第二脉冲器可以响应于第二DTC的输出信号(DTC2)的下降沿。在一些示例中,第一脉冲器可以响应于第一DTC的输出信号(DTC1)的下降沿,并且第二脉冲器可以响应于第二DTC的输出信号(DTC2)的上升沿。
图4一般地图示了用于发射器的示例并行DTC架构400。在某些示例中,该架构可以包括本地振荡器(LO)、包括但不限于分数采样率转换器的采样率转换器403、第一DTC 401、第二DTC 402以及组合器404。本地振荡器(LO)可以提供参考频率以供第一DTC 401接收。采样率转换器403可以例如从基带处理器(未示出)接收相位调制信息并可以向第一和第二DTC 401、402适当地提供样本相位信息。对于能够使用DTC的细级可预测地提供相位校正的系统而言,粗相位调制可以由第一DTC 401的粗级411提供,并且细相位调制可以由第一DTC401的细级421和第二DTC 402的细级422提供。在某些示例中,架构400可以节省功率,因为第二DTC 402的粗级412不需要被启用。在某些示例中,可以通过省略第二DTC 402的粗级412来节省电路面积。在一些示例中,组合器404可以包括锁存器以组合每个细级412、422的输出。在一些示例中,组合器404可以包括倍增器以组合细级412、422的输出并提供用于例如极坐标发射器的调制相位信号。要理解,在不脱离本主题的范围的情况下,基于DTC的接收器也可以合并有图4的示例中所示的并行架构。在某些示例中,基于DTC的接收器可以在没有采样率转换器403的情况下进行操作,并可以包括逻辑电路以接收相位调制信息并向DTC 401、402中的每一个提供相位调制信息。
图5一般地图示了用于使用无线网络或通信链路在无线设备的处理器和一个或多个其它设备的处理器之间交换信息的示例基于DTC的收发器500。收发器500可以包括发射器501和接收器503。发射器501可以包括诸如数字信号处理器(DSP)之类的处理器505、极坐标发射器540和功率放大器510。处理器505可以从诸如例如蜂窝电话的基带处理器之类的主机处理器(未示出)接收发射数据,并可以向极坐标发射器540提供发射信息。极坐标发射器540可以处理发射信息以向功率放大器510提供经调制的射频(RF)信号。功率放大器510可以放大和处理RF信号以使用天线(未示出)进行发射。极坐标发射器540可以包括用于处理发射数据的数字振幅符号的振幅处理路径541和用于处理发射信息的数字相位符号的相位处理路径542。相位处理路径542可以包括用于提供中心频率信息的发射器频率合成器515以及用于使用中心频率信息调制RF信号的频率的发射器DTC 543。在某些示例中,混合器509可以将振幅信息加到RF信号的包络以提供经调制的RF信号。在某些示例中,极坐标发射器540可以包括坐标旋转数字计算机(cordic)转换器506以将DSP的发射信息从笛卡尔符号(I, Q)转换成极坐标符号(AM, PM+f)。在某些示例中,发射器DTC可以包括与组合器并行操作的多个DTC以提供可靠的高频、高带宽通信。
接收器503可以包括放大器511、解调器544、接收器频率合成器516、接收器DTC545、模数转换器(ADC)546和诸如接收器DSP之类的处理器547。在某些示例中,耦合到接收器503的天线可以接收无线信号。放大器511可以放大无线信号;或者无线信号的某些部分。解调器544可以使用由接收器DTC 545提供的频率从无线信号提取信息。ADC 546可以将信息从模拟形式转换成数字信息以供处理器547进一步处理。处理器547可以向诸如基带处理器之类的主机处理器提供信息的至少一部分。在某些示例中,接收器DTC可以包括与组合器并行操作的多个DTC以提供可靠的高频、高带宽通信。
如以上所论述的,要理解,在不脱离本主题的范围的情况下,并行DTC架构可以与除如图5中所示的极坐标发射器之外的其它通信设备一起采用。这样的其它通信设备可以包括但不限于接收器、诸如笛卡尔发射器之类的其它发射器、以及收发器。
附加注释
在示例1中,一种装置可以包括被配置成接收参考频率信息和第一相位信息且提供相位调制信息的第一部分的第一数字到时间转换器(DTC)、被配置成接收第二相位信息且提供相位调制信息的第二部分的第二DTC、以及被配置成接收第一部分和第二部分且提供相位调制信号的组合器。
在示例2中,示例1的组合器可选地包括设置-重置(SR)锁存器。
在示例3中,示例1-2中的任何一个或多个的SR锁存器可选地被配置成使用第一部分定位相位调制信号的脉冲的第一边沿且使用第二部分定位脉冲的第二边沿。
在示例4中,示例1-3中的任何一个或多个的第二DTC可选地被配置成接收振荡器信息并使用振荡器信号提供第二部分。
在示例5中,示例1-4中的任何一个或多个的组合器可选地包括被配置成基于第一部分提供多个第一脉冲的第一脉冲模块。
在示例6中,示例1-5中的任何一个或多个的组合器可选地包括被配置成基于第二部分提供多个第二脉冲的第二脉冲模块。
在示例7中,示例1-6中的任何一个或多个的组合器可选地包括被配置成将多个第一脉冲与多个第二脉冲组合以提供相位调制信号的或门。
在示例8中,示例1-7中的任何一个或多个的第一和第二DTC的频率可选地为相位调制信号的频率的近似一半。
在示例9中,示例1-8中的任何一个或多个的第一DTC可选地包括被配置成粗调整相位调制信号的第一边沿和第二边沿的粗级和被配置成使用第一相位信息细调整第一边沿以提供第一部分的第一细级,并且示例1-8中的任何一个或多个的第二DTC可选地包括被配置成接收粗级的输出且使用第二相位信息细调整第二边沿以提供第二部分的第二细级。
在示例10中,示例1-9中的任何一个或多个的第二DTC可选地不包括粗级。
在示例11中,一种提供相位调制信号的方法可以包括:在第一数字到时间转换器(DTC)处接收振荡器信息和第一相位信息,使用第一DTC、振荡器信息和第一相位信息提供相位调制信息的第一部分,在第二DTC处接收第二相位信息,使用第二DTC和第二相位信息提供相位调制信息的第二部分,在组合器处接收相位调制信息的第一部分和第二部分,以及使用组合器组合第一部分和第二部分以提供相位调制信号。
在示例12中,示例1-11中的任何一个或多个的组合可选地包括:使用第一部分生成相位调制信号的脉冲的第一边沿,以及使用第二部分生成脉冲的第二边沿。
在示例13中,示例1-12中的任何一个或多个的生成脉冲的第一边沿和生成脉冲的第二边沿可选地包括使用组合器的设置-重置(S-R)锁存器。
在示例14中,示例1-13中的任何一个或多个的相位调制信号可选地包括第一多个脉冲和第二多个脉冲,并且示例1-13中的任何一个或多个的组合可选地包括使用组合器的或门将第一多个脉冲与第二多个脉冲交错。
在示例15中,示例1-14中的任何一个或多个的组合可选地包括:在组合器的第一脉冲模块处接收相位调制信息的第一部分,使用第一脉冲模块和相位调制信息的第一部分生成第一多个脉冲,在组合器的第二脉冲模块处接收相位调制信息的第二部分,以及使用第二脉冲模块和相位调制信息的第二部分生成第一多个脉冲。
在示例16中,示例1-15中的任何一个或多个的相位调制信号的频率可选地为第一和第二DTC的操作频率的两倍。
在示例17中,示例1-16中的任何一个或多个的方法可选地包括在第二DTC处接收振荡器信息,并且示例1-16中的任何一个或多个的提供相位调制信息的第二部分可选地包括使用振荡器信息。
在示例18中,一种系统,包括天线、耦合到天线的无线通信模块。无线通信模块可以包括用于提供参考频率信息的频率合成器、被配置成接收参考频率信息和第一相位信息且提供相位调制信息的第一部分的第一数字到时间转换器(DTC)、被配置成接收第二相位信息且提供相位调制信息的第二部分的第二DTC、以及被配置成接收第一部分和第二部分且提供相位调制信号的组合器。
在示例19中,示例1-18中的任何一个或多个的无线通信模块可选地包括无线发射器。
在示例20中,示例1-19中的任何一个或多个的无线通信模块可选地包括无线接收器。
在示例21中,示例1-20中的任何一个或多个的无线通信模块可选地包括无线收发器。
以上详细描述包括对附图的参照,所述附图形成详细描述的一部分。各图通过图示的方式示出其中可以实践本发明的具体实施例。这些实施例在本文中还称为“示例”。在本文档中提及的所有公开物、专利和专利文档以其整体通过引用并入于此,就像通过引用而单独并入一般。在本文档和通过引用这样并入的那些文档之间的不一致使用的情况下,并入的(一个或多个)引用中的使用应当被视为对本文档的使用的补充;对于不可调和的不一致,以本文档中的使用为准。
在本文档中,如专利文档中常见的,使用术语“一”或“一个”来包括一个或多个一个,这与“至少一个”或“一个或多个”的任何其它实例或使用无关。在本文档中,术语“或者”被用于指代非排他的或者,使得“A或者B”包括“A但不是B”、“B但不是A”以及“A和B”,除非以其它方式进行指示。在随附的权利要求中,术语“包含”和“在其中”被用作相应术语“包括”和“其中”的明白英语等价物。同样,在随附的权利要求中,术语“包含”和“包括”是开放式的,也就是说,包括除在权利要求中这样的术语之后列出的那些元素外的元素的系统、设备、制品或过程仍被视为落入该权利要求的范围内。而且,在随附的权利要求中,术语“第一”、“第二”和“第三”等仅仅用作标记,而不意图在它们的对象上强加数值要求。
以上描述旨在为说明性而非限制性的。例如,以上描述的示例(或者其一个或多个方面)可以与彼此结合使用。可以诸如由本领域普通技术人员在回顾以上描述时使用其它实施例。同样,在以上的具体实施方式中,各种特征可以被成组在一起以精简本公开。这不应当被解释为意欲使未要求保护的公开特征对任何权利要求来说必要。而是,发明主题可以在于特定公开实施例的并非所有特征。因此,随附的权利要求由此被并入到具体实施方式中,其中每个权利要求独立地作为单独的实施例。应当参考随附的权利要求连同这样的权利要求被授予的等价物的全部范围一起确定本发明的范围。
Claims (21)
1.一种提供相位调制信号的装置,包括:
第一数字到时间转换器DTC,被配置成接收参考频率信息和第一相位信息并且提供相位调制信息的第一部分;
第二DTC,被配置成接收第二相位信息并且提供相位调制信息的第二部分;以及
组合器,被配置成接收第一部分和第二部分并且提供相位调制信号。
2.权利要求1的装置,其中组合器包括设置-重置SR锁存器。
3.权利要求2的装置,其中SR锁存器被配置成使用第一部分定位相位调制信号的脉冲的第一边沿并且使用第二部分定位脉冲的第二边沿。
4.权利要求3的装置,其中第二DTC被配置成接收振荡器信息并且使用振荡器信号提供第二部分。
5.权利要求1的装置,其中组合器包括:第一脉冲模块,被配置成基于第一部分提供多个第一脉冲。
6.权利要求5的装置,其中组合器包括:第二脉冲模块,被配置成基于第二部分提供多个第二脉冲。
7.权利要求6的装置,其中组合器包括:或门,被配置成将多个第一脉冲与多个第二脉冲组合以提供相位调制信号。
8.权利要求7的装置,其中第一和第二DTC的操作频率为相位调制信号的频率的近似一半。
9.权利要求1-8中任一项的装置,其中第一DTC包括:
粗级,被配置成粗调整相位调制信号的第一边沿和第二边沿;以及
第一细级,被配置成使用第一相位信息细调整第一边沿以提供第一部分;并且
其中第二DTC包括:第二细级,被配置成接收粗级的输出并且使用第二相位信息细调整第二边沿以提供第二部分。
10.权利要求9的装置,其中第二DTC不包括粗级。
11.一种提供相位调制信号的方法,所述方法包括:
在第一数字到时间转换器DTC处接收振荡器信息和第一相位信息;
使用第一DTC、振荡器信息和第一相位信息提供相位调制信息的第一部分;
在第二DTC处接收第二相位信息;
使用第二DTC和第二相位信息提供相位调制信息的第二部分;
在组合器处接收相位调制信息的第一部分和第二部分;以及
使用组合器组合第一部分和第二部分以提供相位调制信号。
12.权利要求11的方法,其中组合包括
使用第一部分生成相位调制信号的脉冲的第一边沿;以及
使用第二部分生成脉冲的第二边沿。
13.权利要求12的方法,其中生成脉冲的第一边沿和生成脉冲的第二边沿包括使用组合器的设置-重置S-R锁存器。
14.权利要求11的方法,其中相位调制信号包括第一多个脉冲和第二多个脉冲;并且
其中组合包括使用组合器的或门将第一多个脉冲与第二多个脉冲交错。
15.权利要求14的方法,其中组合包括:
在组合器的第一脉冲模块处接收相位调制信息的第一部分;
使用第一脉冲模块和相位调制信息的第一部分生成第一多个脉冲;
在组合器的第二脉冲模块处接收相位调制信息的第二部分;以及
使用第二脉冲模块和相位调制信息的第二部分生成第二多个脉冲。
16.权利要求15的方法,其中相位调制信号的频率为第一和第二DTC的操作频率的两倍。
17.权利要求11的方法,包括在第二DTC处接收振荡器信息;并且
其中提供相位调制信息的第二部分包括使用振荡器信息。
18.一种提供相位调制信号的系统,包括:
天线;
耦合到天线的无线通信模块;并且
其中无线通信模块包括:
频率合成器,用于提供参考频率信息;
第一数字到时间转换器DTC,被配置成接收参考频率信息和第一相位信息并且提供相位调制信息的第一部分;
第二DTC,被配置成接收第二相位信息并且提供相位调制信息的第二部分;以及
组合器,被配置成接收第一部分和第二部分并且提供相位调制信号。
19.权利要求18的系统,其中无线通信模块包括无线发射器。
20.权利要求18的系统,其中无线通信模块包括无线接收器。
21.权利要求18的系统,其中无线通信模块包括无线收发器。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/096,464 US9054925B1 (en) | 2013-12-04 | 2013-12-04 | Parallel digital-to-time converter architecture |
US14/096464 | 2013-12-04 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104702306A CN104702306A (zh) | 2015-06-10 |
CN104702306B true CN104702306B (zh) | 2017-08-08 |
Family
ID=53185325
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410610123.7A Active CN104702306B (zh) | 2013-12-04 | 2014-11-04 | 并行数字到时间转换器架构 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9054925B1 (zh) |
CN (1) | CN104702306B (zh) |
DE (1) | DE102014016275B4 (zh) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102014104142B4 (de) | 2014-03-25 | 2015-10-22 | Intel IP Corporation | Quantisierungsschaltung und Verfahren zum Quantisieren einer Eingangsgröße |
DE102014113951B4 (de) | 2014-09-26 | 2017-07-13 | Intel IP Corporation | Eine Schaltung, eine integrierte Schaltung, ein Sender, ein Empfänger, ein Sendeempfänger, ein Verfahren zum Erzeugen eines verarbeiteten Oszillatorsignals, eine Vorrichtung zum Erzeugen eines verarbeiteten Oszillatorsignals und softwarebezogene Implementierungen |
US9577684B1 (en) * | 2015-11-25 | 2017-02-21 | Intel IP Corporation | High frequency time interleaved digital to time converter (DTC) |
US9614713B1 (en) * | 2016-03-08 | 2017-04-04 | Intel IP Corporation | Transmit amplitude and phase modulation based on two constant-amplitude phasors |
US9641185B1 (en) * | 2016-06-30 | 2017-05-02 | Intel IP Corporation | Digital time converter systems and method |
US9755872B1 (en) * | 2016-08-30 | 2017-09-05 | Intel IP Corporation | Pulse generation using digital-to-time converter |
CN109863697B (zh) * | 2016-10-12 | 2021-08-13 | 华为技术有限公司 | 用于低噪声全数字锁相环的高线性数字时间转换器 |
TWI600284B (zh) * | 2016-11-16 | 2017-09-21 | 國立清華大學 | 數值尋找器以及數值尋找方法 |
US10805130B2 (en) * | 2017-09-12 | 2020-10-13 | Intel IP Corporation | Signal cancellation system and method |
US10581418B2 (en) | 2018-01-05 | 2020-03-03 | Samsung Electronics Co., Ltd | System and method for fast converging reference clock duty cycle correction for digital to time converter (DTC)-based analog fractional-N phase-locked loop (PLL) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6066968A (en) * | 1997-04-25 | 2000-05-23 | Hyundai Electronics Industries Co., Ltd. | Delay lock loop circuit for semiconductor memory device |
CN1886918A (zh) * | 2003-10-22 | 2006-12-27 | 昂瓦尔德技术有限公司 | 多信道无线通信系统 |
WO2013092867A1 (en) * | 2011-12-21 | 2013-06-27 | Intel Mobile Communications GmbH | Dtc-systems with high resolution phase alignment |
CN103297366A (zh) * | 2012-02-27 | 2013-09-11 | 英特尔移动通信有限责任公司 | 具有调制增益校准的数字宽带闭环调相器 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5489864A (en) | 1995-02-24 | 1996-02-06 | Intel Corporation | Delay interpolation circuitry |
JP3450293B2 (ja) | 2000-11-29 | 2003-09-22 | Necエレクトロニクス株式会社 | クロック制御回路及びクロック制御方法 |
TWI404073B (zh) * | 2009-01-22 | 2013-08-01 | Univ Nat Taiwan Science Tech | 數位至時間轉換器與數位至時間轉換方法 |
US8154329B2 (en) * | 2009-12-31 | 2012-04-10 | Motorola Solutions, Inc. | Device and method for phase compensation |
US8855215B2 (en) * | 2011-05-09 | 2014-10-07 | The Royal Institution For The Advancement Of Learning/Mcgill University | Phase/frequency synthesis using periodic sigma-delta modulated bit-stream techniques |
US9077375B2 (en) * | 2011-12-21 | 2015-07-07 | Intel Mobile Communications GmbH | DTC system with high resolution phase alignment |
US8933742B2 (en) | 2012-05-09 | 2015-01-13 | The Royal Institution For The Advancement Of Learning/Mcgill University | Methods and devices relating to time-variable signal processing |
US8908804B2 (en) * | 2013-04-30 | 2014-12-09 | Intel Mobile Communications GmbH | Phase interpolator |
-
2013
- 2013-12-04 US US14/096,464 patent/US9054925B1/en active Active
-
2014
- 2014-11-04 CN CN201410610123.7A patent/CN104702306B/zh active Active
- 2014-11-04 DE DE102014016275.3A patent/DE102014016275B4/de active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6066968A (en) * | 1997-04-25 | 2000-05-23 | Hyundai Electronics Industries Co., Ltd. | Delay lock loop circuit for semiconductor memory device |
CN1886918A (zh) * | 2003-10-22 | 2006-12-27 | 昂瓦尔德技术有限公司 | 多信道无线通信系统 |
WO2013092867A1 (en) * | 2011-12-21 | 2013-06-27 | Intel Mobile Communications GmbH | Dtc-systems with high resolution phase alignment |
CN103297366A (zh) * | 2012-02-27 | 2013-09-11 | 英特尔移动通信有限责任公司 | 具有调制增益校准的数字宽带闭环调相器 |
Also Published As
Publication number | Publication date |
---|---|
US9054925B1 (en) | 2015-06-09 |
CN104702306A (zh) | 2015-06-10 |
US20150156044A1 (en) | 2015-06-04 |
DE102014016275A1 (de) | 2015-06-11 |
DE102014016275B4 (de) | 2020-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104702306B (zh) | 并行数字到时间转换器架构 | |
US8588279B2 (en) | Method and system for inter-PCB communication utilizing a spatial multi-link repeater | |
US9294178B2 (en) | Method and apparatus for transceiving for beam forming in wireless communication system | |
CN104836761A (zh) | 使用时间和幅度的直接数字频率生成 | |
CN104079310A (zh) | 基于软件无线电架构的超短波数传接收系统及其接收方法 | |
CN108365860A (zh) | 一种终端设备 | |
CN108141258A (zh) | 用于大规模mimo的模拟处理系统 | |
CN102752010A (zh) | 一种用于通信基站的收发模块 | |
CN105403865A (zh) | 多载波信号恒定包络调制方法 | |
US9912357B1 (en) | Digital polar transmitter having a digital front end | |
JP6652130B2 (ja) | 無線アクセスシステム及びその制御方法 | |
US9490966B2 (en) | Frequency planning for digital power amplifier | |
CN101816129A (zh) | 具有减少的耦合的多路传输设备 | |
CN207283544U (zh) | 一种多路数字tr组件 | |
US8923437B2 (en) | Non-contiguous spectral-band modulator and method for non-contiguous spectral-band modulation | |
US9614552B2 (en) | Millimeter-wave modulation device | |
CN202424703U (zh) | 一种地波绕射自组织网络通信装置 | |
CN203840332U (zh) | 基于cpci总线的短波收发数字信号处理电路 | |
CN103763001A (zh) | 基于cpci总线的短波收发数字信号处理电路 | |
Yang et al. | A direct conversion phase conjugation arithmetic for retrodirective antenna array system | |
EP2900034B1 (en) | Device for processing signals of a communication standard to produce signals of another communication standard for a radio equipment | |
Hashemi et al. | Guest Editorial 2022 Radio Frequency Integrated Circuits Symposium | |
US20080205307A1 (en) | Transmitting Signals Via at Least Two Hannels Simultaneously | |
RU2474066C1 (ru) | Способ телеграфной радиосвязи и устройство для его реализации | |
WO2024059513A1 (en) | Multiphase frequency modulation for reduced peak deviation |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |