CN104701237A - 载体和用于加工载体的方法 - Google Patents

载体和用于加工载体的方法 Download PDF

Info

Publication number
CN104701237A
CN104701237A CN201410741343.3A CN201410741343A CN104701237A CN 104701237 A CN104701237 A CN 104701237A CN 201410741343 A CN201410741343 A CN 201410741343A CN 104701237 A CN104701237 A CN 104701237A
Authority
CN
China
Prior art keywords
carrier
area
hollow chamber
groove
various embodiments
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410741343.3A
Other languages
English (en)
Inventor
S·比塞尔特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon's Technology Dresden Co Ltd
Infineon Technologies Dresden GmbH and Co KG
Original Assignee
Infineon's Technology Dresden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon's Technology Dresden Co Ltd filed Critical Infineon's Technology Dresden Co Ltd
Publication of CN104701237A publication Critical patent/CN104701237A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23Q—DETAILS, COMPONENTS, OR ACCESSORIES FOR MACHINE TOOLS, e.g. ARRANGEMENTS FOR COPYING OR CONTROLLING; MACHINE TOOLS IN GENERAL CHARACTERISED BY THE CONSTRUCTION OF PARTICULAR DETAILS OR COMPONENTS; COMBINATIONS OR ASSOCIATIONS OF METAL-WORKING MACHINES, NOT DIRECTED TO A PARTICULAR RESULT
    • B23Q3/00—Devices holding, supporting, or positioning work or tools, of a kind normally removable from the machine
    • B23Q3/18—Devices holding, supporting, or positioning work or tools, of a kind normally removable from the machine for positioning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/481—Insulating layers on insulating parts, with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H01L23/08—Containers; Seals characterised by the material of the container or its electrical properties the material being an electrical insulator, e.g. glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Element Separation (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本发明的各个实施例涉及载体和用于加工载体的方法。根据本发明的各种实施例，可以提供一种载体，该载体包括：中空腔室，与载体的表面间隔开来；沟槽结构，从载体的表面延伸至该中空腔室并且横向环绕载体的第一区域，沟槽结构包括从载体的表面延伸至中空腔室的一个或多个沟槽、以及横穿该一个或多个沟槽并且将载体的第一区域与载体在沟槽结构外部的第二区域连接的一个或多个支撑结构，其中该一个或多个支撑结构包括电绝缘材料。

Description

载体和用于加工载体的方法
技术领域
本发明的各种实施例大体上涉及载体和用于加工载体的方法。
背景技术
一般来说，在微电子学、微系统学、生物医学以及其它领域中，存在针对薄芯片或超薄芯片的各种应用，这类芯片形成在例如具有在约几十微米范围内的厚度的载体上。另外，可以利用各种工艺来在载体中设置电隔离区域。常用工艺例如可以允许形成所谓的绝缘体上硅(SOI)结构或悬空硅(SON)结构，其中薄硅区域可以与载体分隔。该绝缘体上硅技术例如可以包括在载体内形成掩埋氧化物层(buried oxide layer)，从而设置在掩埋氧化物层之上的电隔离薄硅区域。悬空硅结构可以通过以硅技术构造所谓的真空空间(emptyspace)来设置。然而，首先，实施用于制造电隔离载体区域的常用工艺，首先可能例如需要承担用于在载体中设置特定结构的高成本，其次复杂工艺可能倾向于发生错误从而导致例如缺陷结构。
发明内容
根据本发明的各种实施例，可以提供一种载体，该载体包括：中空腔室(hollow chamber)，与载体的表面间隔开来；沟槽结构，从载体的表面延伸至该中空腔室并且横向环绕载体的第一区域，沟槽结构包括从载体的表面延伸至该中空腔室的一个或多个沟槽、以及横穿(intersect)一个或多个沟槽并且将载体的第一区域与载体在沟槽结构外部的第二区域连接的一个或多个支撑结构，其中该一个或多个支撑结构包括电绝缘(electrically insulating)材料。
附图说明
在附图中，相似参考符号贯穿不同附图大体上指相同的部分。附图并不必按比例绘制，而是将重点大体上放在说明本发明的原理方面。在以下描述中，本发明的各种实施例是参考附图进行描述，在附图中：
图1A示出根据本发明的各种实施例的载体的示意性截面图或侧视图；
图1B示出根据本发明的各种实施例的载体的示意性俯视图；
图1C示出根据本发明的各种实施例的载体的示意性截面图或侧视图；
图1D示出根据本发明的各种实施例的载体的示意性俯视图；
图1E示出根据本发明的各种实施例的载体的示意性截面图或侧视图；
图2A至图2E分别示出根据本发明的各种实施例的载体的俯视图；
图2F示出根据本发明的各种实施例的载体的扫描电子显微镜图像(SEM图像)；
图3示出根据本发明的各种实施例的一种用于加工载体的方法的示意性流程图；
图4A和图4B分别示出根据本发明的各种实施例在加工期间的载体的截面图或侧视图；
图5A至图5C分别示出根据本发明的各种实施例在加工期间的载体的截面图或侧视图；
图6A和图6B分别示出根据本发明的各种实施例在加工期间的载体的截面图或侧视图；以及
图7示出根据本发明的各种实施例的一种用于加工载体的方法的示意性流程图。
具体实施方式
以下详细描述涉及以说明性方式示出特定细节和其中可以实践本发明的实施例的附图。
本文中使用的词语“示例性”意指“用作示例、实例或者例示”。在本文中任何实施例或设计被描述为“示例性”并不一定被理解为要比其它实施例或设计优选或有利的。
本文中使用的关于形成在一侧或表面“之上”的沉积材料或者将层沉积在载体“之上”而使用的词语“之上”，可以意指沉积材料可以“直接”形成在暗示的侧、表面或者载体“上”，例如与暗示的侧、表面或者载体直接接触。本文中使用的关于形成在一侧或表面“之上”的沉积材料或者将层沉积在载体“之上”而使用的词语“之上”，可以意指沉积材料可以通过使用布置在暗示的侧、表面或者载体与沉积材料之间的一个或多个另外的层，“间接”形成在暗示的侧、表面或者载体“上”。
本文中使用的关于结构(或者载体)的“横向”延伸、“横向”方向、或者“横向”相邻而使用的术语“横向”，可以意指沿平行于载体的表面的方向延伸、或者平行于载体的表面的方向。这意味着，载体的表面(例如，衬底的表面、或者晶片的表面)可以用作参考，通常称作载体的主要加工表面(或者另一类型载体的主要加工表面)。另外，本文中使用的关于结构的(或者结构元件例如空腔例如中空腔室的)“宽度”而使用的“宽度”，可以意指结构的横向延伸。另外，本文中关于结构的(或者结构元件的)“高度”而使用的“高度”，在这里可以用于意指沿垂直于载体表面的方向(例如，垂直于载体的主要加工表面)的结构延伸。另外，本文中使用的关于凹槽(recess)的(或者结构元件的)“深度”而使用的“深度”，可以意指沿垂直于载体的表面的方向(例如，垂直于载体的主要加工表面)的凹槽(或者结构元件)延伸。另外，“竖直”结构可以指在垂直于横向方向的方向(例如，垂直于载体的主要加工表面)上的结构延伸，并且“竖直”延伸可以指沿垂直于横向方向的方向的延伸(例如，垂直于载体的主要加工表面的延伸)。
本文中使用的关于覆盖结构(或者结构元件)的沉积材料而使用的词语“覆盖”，可以意指沉积材料可以完全覆盖结构(或者结构元件)，例如覆盖结构的所有暴露的侧以及表面。本文中使用的关于覆盖结构(或者结构元件)的沉积材料而使用的词语“覆盖”，可以意指沉积材料可以至少部分地覆盖结构，例如材料可以至少部分地覆盖结构的暴露的侧和表面。
根据本发明的各种实施例，中空腔室可以例如还用材料填充，例如，在硅晶片中的中空腔室可以被填充有或者部分被填充有氧化硅。因此，本文中使用的关于“中空”腔室而使用的术语“中空”，可以意指中空腔室本身(例如空腔，例如空隙，例如中空结构)可以不含材料。然而，中空腔室可以部分被填充有填充材料，或者可以完全被填充有填充材料。就此而言，中空腔室可以部分被填充有或者完全被填充有除设置中空腔室的材料外的另一材料。
根据本发明的各种实施例，如本文中所描述的形成层(例如，沉积层、沉积材料和/或实施形成层的工艺(layering process))也可包括形成层，其中该层可以包括各种子层，由此不同子层可以分别包括不同材料。换句话说，各种不同子层可以被包括在层中，或者各种不同区域可以被包括在沉积层中以及/或者在沉积材料中。
根据本发明的各种实施例，如本文中所描述的，一种用于加工载体的方法可以包括几项基础半导体制造技术，该制造技术可以在总体加工工艺中使用至少一次、或者在载体加工期间至少一次中使用至少一次。以下对基础技术的描述应理解为说明性的示例，这些技术可以被包括在本文所描述的工艺中。示例性描述的基础技术可以并不一定需要被解释为比其它技术或者方法优选或有利，因为它们仅仅用于说明一个或多个实施例可以如何实践。为了简略起见，对示例性描述的基础技术的说明可以仅是短的概述，并且不应被认为是详尽的说明。
根据本发明的各种实施例，形成层工艺(或者形成层)可以被包括在用于加工载体的一种方法中或者本文中描述的另一工艺或方法中。根据本发明的各种实施例，在形成层工艺中，可以通过使用沉积技术来将层沉积在表面之上(例如，在载体之上、在晶片之上、在衬底之上、在另一个层之上等等)，沉积技术可以包括化学气相沉积(CVD或者CVD工艺)以及物理气相沉积(PVD或者PVD工艺)(形成层工艺可以因此包括沉积材料)。根据本发明的各种实施例，沉积层的厚度可以在几纳米直至几微米的范围内，这取决于其特定的功能。另外，根据本发明的各种实施例，层可以包括电学上绝缘的材料、电学上半导电的材料(electrically semiconductingmaterial)和电学上导电的材料中的至少一种，这取决于层的相应特定功能。根据本发明的各种实施例，在用于加工载体(例如，用于沉积电绝缘层、或者用于采用导电材料填充中空结构)的方法中可以使用PVD和CVD工艺的修改形式。
根据本发明的各种实施例，化学气相沉积工艺(CVD工艺)可以包括各种各样修改形式，比如例如，常压CVD(APCVD)、低压CVD(LPCVD)、超高真空CVD(UHVCVD)、等离子增强CVD(PECVD)、高密度等离子CVD(HDPCVD)、远程等离子增强CDV(RPECVD)、原子层沉积(ALD)、原子层CVD(ALCVD)、气相外延(VPE)、金属有机CVD(MOCVD)、混合物理CVD(HPCVD)等等。根据本发明的各种实施例，形成层工艺可进一步包括例如通过使用旋涂、喷涂等等来形成抗蚀剂层或者沉积抗蚀剂层。
根据本发明的各种实施例，图案化工艺(或者图案化)可以被包括在用于加工载体的一种方法或者本文中描述的另一工艺或方法中。该图案化工艺可以包括例如去除表面层的所选择的部分和/或去除材料的所选择的部分。根据本发明的各种实施例，可以使用图案化工艺来在载体中或者在载体的表面层中形成多个沟槽、凹槽和/或孔洞。另外，对层的图案化可以用来形成的图案化层(patternedlayer)，例如掩模层。由于可能涉及多种工艺，根据本发明的各种实施例，因此执行图案化工艺存在各种可能性，其中各个方面可以是：例如通过使用至少一次光刻工艺，来选择表面层的(或者材料或载体的)应去除的至少一个部分；以及例如通过使用至少一次蚀刻工艺，来去除表面层的所选择的部分。
根据本发明的各种实施例，可以实施各种光刻工艺来形成掩模层(例如，图案化的抗蚀剂层)，例如，光刻、微光刻或纳米光刻、电子束光刻、X射线光刻、紫外光刻、远紫外光刻、干涉光刻等等。一种光刻工艺可以包括初始清洁工艺、准备工艺、涂覆抗蚀剂(例如，光刻胶)、使抗蚀剂曝光(例如，使得该光刻胶暴露于光的图案下)、使抗蚀剂显影(例如，通过使用化学光致抗蚀剂显影剂来使该光刻胶显影)中的至少一种。
根据本发明的各种实施例，在光刻工艺中可以包括初始清洁工艺或者清洁工艺，可以该清洁工艺可以被实施用于通过例如湿法化学处理来从表面(例如，从表面层、从载体、从晶片等等)去除有机或无机污染物。根据本发明的各种实施例，该清洁工艺(例如，化学机械抛光(CMP))也可以被实施用于从表面(例如，从表面层、从载体、或者从晶片等等)去除氧化物层(例如，薄氧化硅层)。
根据本发明的各种实施例，实施金属化工艺可进一步包括对载体表面(晶片表面、衬底表面等等)的平坦化；在多级金属化工艺中，可以进一步包括对载体表面(晶片表面、衬底表面等等)的平坦化以及/或者对中间层的平坦化(例如，使用化学机械抛光)。
根据本发明的各种实施例，平坦化工艺可以被实施例如用于减少包括具有不同高度的结构元件的载体或晶片表面的表面粗糙度或者减少深度轮廓变化，这是因为一些工艺可能要求平的表面(平坦(planar)表面)(例如，高分辨率光刻)。根据本发明的各种实施例，平坦化工艺可能是必要的，这是由于所执行的形成层工艺和图案化工艺数量增加了，以及由于可能要求平坦表面。根据本发明的各种实施例，可以执行可能对于在载体的(例如，晶片、衬底、表面层等等的)表面上的特定材料具有选择性的化学机械抛光工艺(CMP或者CMP工艺)。根据本发明的各种实施例，也可以执行可能对于在载体的(例如，晶片、衬底、表面层等等的)表面上的特定材料不具有选择性的化学机械抛光工艺(CMP)。根据本发明的各种实施例，平坦化工艺可以额外地被包括在例如形成层工艺、图案化工艺等等的几项工艺中。
根据本发明的各种实施例，可以涂覆抗蚀剂以覆盖表面(例如，表面层、载体或者晶片等等)。根据本发明的各种实施例，涂覆抗蚀剂可以包括旋涂或者喷涂以形成抗蚀剂层。根据本发明的各种实施例，可以例如通过使用光或电子来使抗蚀剂曝光(例如，通过将抗蚀剂暴露于光的图案下)以将期望的图案转移至抗蚀剂，其中期望图案可以通过图案化的光刻掩模(例如，用于使抗蚀剂层曝光的具有图案化的铬层的玻璃载体)来限定。
根据本发明的各种实施例，光刻工艺可以包括使抗蚀剂显影(例如，通过使用光刻胶显影剂来使光刻胶显影)以将该抗蚀剂部分地去除，以形成图案化的抗蚀剂层(例如，在表面层上、或者在载体、晶片等等上)。根据本发明的各种实施例，显影工艺可以包括特殊化学溶剂(所谓的显影剂)，比如例如氢氧化钠或者氢氧化四甲铵(TMAH，无金属离子显影剂)。根据本发明的各种实施例，图案化的抗蚀剂层可以在坚膜工艺(hard bake process)(热处理，例如，速热处理)中硬化，从而实现用于稍后工艺的更稳定的保护层。
与所描述的光刻工艺无关地，抗蚀剂层或图案化抗蚀剂层可以在所谓的抗蚀剂剥离工艺中的期望的加工阶段中(例如，在已蚀刻出沟槽或者已图案化载体后)完全去除。根据本发明的各种实施例，抗蚀剂层可以化学地和/或通过使用氧等离子来去除。
应当注意，例如包括暴露抗蚀剂和显影抗蚀剂的光刻工艺，也可以被认为是图案化工艺，其中图案化的抗蚀剂层(软掩模(softmask)、或者抗蚀剂掩模)可以通过光刻工艺形成。另外，根据本发明的各种实施例，通过后续使用蚀刻工艺，可以将图案从图案化抗蚀剂层转移至先前沉积或生长的层，其中先前沉积或生长的层可以包括硬掩模(hard mask)材料，比如例如氧化物或氮化物(例如，氧化硅，例如氮化硅)，从而形成所谓的硬掩模。
根据本发明的各种实施例，在图案化工艺中可以包括蚀刻工艺，该蚀刻工艺可以被实施用于从先前沉积的层、生长的表面层、或者从载体(或者衬底、或者晶片)等等去除材料。根据本发明的各种实施例，硬掩模材料的图案化层可以用作掩模，用于工艺如在期望位置将凹槽、沟槽、或者孔洞蚀刻或形成到载体中或者蚀刻或形成到表面层中。另外，根据本发明的各种实施例，图案化光刻胶也可用作掩模(所谓的软掩模)。通常可以针对特定需要例如化学稳定性或机械稳定性，来选择掩模材料，例如以便保护区域免被蚀刻，或者以便在形成层的工艺期间限定待形成结构元件的形状等等。
根据本发明的各种实施例，在加工载体期间的一些阶段可能要求保形沉积的层或者可能要求进行层的保形沉积(例如，为了在结构元件的侧壁之上形成层，或者覆盖空腔的内侧壁或内表面)，这意味着，沿着与另一主体的界面，层(或者形成层的材料)可以仅仅呈现小的厚度变化；例如沿着界面形态的边缘、台阶、或其它元素，层可以仅仅呈现小的厚度变化。根据本发明的各种实施例，形成层工艺诸如电镀、原子层沉积(ALD)、或者几种CVD工艺(例如，ALCVD或LPCVD)，可以适于形成材料的保形层或者材料的保形沉积层。根据本发明的各种实施例，通过使用例如原子层沉积(ALD)工艺，可以采用层或薄膜来保形地覆盖具有高深宽比(例如大于5，例如大于10，例如大于20)的结构。另外，根据本发明的各种实施例，通过使用例如原子层沉积(ALD)工艺，可以采用保形层或保形薄层来(完全或部分地)覆盖空腔的或中空腔室的内侧壁或者侧壁。换句话说，在空腔或空腔结构可以具有至少一个开口从而使得形成材料层的材料可以到达空腔或者空腔结构内部的情况下，使用原子层沉积工艺可以允许使用材料层(例如，利用保形材料层)来覆盖空腔或空腔结构的内侧壁或侧壁。进一步地，使用原子层沉积工艺可以允许完全地填充中空腔室，例如在中空腔室具有至少一个开口的情况下。
根据本发明的各种实施例，虽然如本文中所描述的载体(例如，衬底、晶片等等)可由各种类型的半导体材料制成，包括硅、锗、III至V族或者其它类型，例如包括聚合物；但是在另一个实施例中，其它合适材料也可以被使用。在一个实施例中，晶片衬底由硅(掺杂的或未掺杂的)制成。作为替代形式，任何其它合适的半导体材料都可用于晶片衬底，例如半导体化合物，诸如砷化镓(GaAs)、磷化铟(lnP)，而且还有任何合适的三元半导体化合物材料或四元半导体化合物材料，诸如砷化铟镓(InGaAs)。根据本发明的各种实施例，载体可以包括一个或多个掺杂的区域，从而例如在载体中提供一个或多个p-n结。
根据本发明的各种实施例，描述了一种用于加工载体的方法，其中该方法可以用于在硅晶片或硅载体中形成电隔离区域，即SOI结构(绝缘体上硅结构)。另外，根据本发明的各种实施例，载体可以被设置为在载体中包括分隔的硅区域(例如，电隔离的和/或空间分隔的硅区域)，SON结构(悬空硅结构)。包括在载体中的电隔离区域的常用技术，可以包括例如使用SOI衬底(绝缘体上硅衬底)，其中掩埋氧化物层(例如，掩埋在几微米的深度)使得在衬底表面的薄有源硅层电隔离。对于在载体中实现电隔离区域而言，使用SOI衬底来制造电子器件可能是个昂贵的选项。另一个选项可以是形成本地掩埋氧化物层、局部SOI区域，例如通过实施硅技术中的所谓的悬空硅工艺(也被称为Venezia工艺或Venetia工艺)或者所谓的真空空间来实现。就此而言，电隔离区域可以通过以下方式在载体中形成：形成沟槽结构，并且执行高温工艺以从沟槽结构形成平坦空腔或者管状空腔。说明性地，沟槽结构可以经由退火工艺而转变成一个或多个空腔(中空腔室)，这取决于沟槽结构设计。因此，可以通过一个或多个空腔在硅区域下方设置本地(横向受限的)隔离。在另一工艺中，可以例如通过将沟槽蚀刻到载体中并且使用材料填充沟槽，来对在该一个或多个空腔之上的区域进行横向隔离。然而，由于复杂的基于扩散和/或迁移的形成工艺的影响，常用载体设计以及悬空硅工艺而可能并不允许形成具有大的横向延伸(例如大于几十微米)的空腔。
一般来说，一种用于在载体中形成电隔离区域的常用悬空硅工艺，可能易于导致关于工艺的稳定性和/或所加工结构的机械稳定性的问题。一种常加工的悬空硅结构(例如，载体中的分隔的硅区域或者电隔离的硅区域)可以通过在分隔的硅区域下方在掩埋管状空腔之间对载体材料扩孔(ream)，来连接至载体的其余部分。在相应两个相邻空腔之间对载体材料进行扩孔，可以设置用于位于多个空腔之上的硅区域的机械支撑。说明性地，可以通过形成彼此相距预定距离的多个空腔，来设置用于隔离的硅区域的机械支撑，其中在多个空腔中的相邻空腔之间的材料可以被热氧化。然而，形成这种(例如，掩埋管状的)空腔可能是困难的，这是因为在相邻空腔之间的支撑结构可能需要精确受控的宽度。其原因在于，首先，支撑结构宽度过小可能减少Venezia结构的(例如，位于多个空腔之上的硅区域的)稳定性，并且另外支撑结构可能被典型地发生的小的工艺波动完全去除；其次，支撑结构宽度过大可能导致，在热氧化支撑结构、以在支撑结构所承载的空腔上方实现对硅区域的电隔离期间，载体发生不容许的弯曲。如果在硅区域下方的支撑结构，是在非常窄的最佳工艺条件窗口之外的工艺条件下加工的(例如，由于典型地发生了工艺波动)；那么在可能形成用于进行横向电隔离的另一沟槽构件之后，该硅区域可以不具有与载体的连接或者具有与载体的过弱连接；并且可能无法实现对载体的另外加工，这是因此由于该硅区域可以脱离载体。
说明性地，通过彼此相距预定距离的多个管状空腔来为在分隔的硅区域下方的悬空硅结构提供支撑，可能与精确受控加工相关联，该精确受控加工可能易于发生错误并且可能造成低的成本效率。另外，掩埋空腔的热氧化可能难以控制；在已经执行氧化工艺之后，氧化可能例如是不完全的，从而使得不期望的泄漏电流可能从硅区域流向载体。另外，对掩埋空腔的不完全(部分)氧化可能导致高的机械应力输入到载体中，这可能会导致载体的不期望的弯曲。另外，使用掩埋结构来支撑分隔的硅区域可能造成这种问题：可能难以或甚至不可能执行直接测试以便确定氧化工艺是否成功。
本发明的各种实施例可以提供一种设置分隔的硅区域(SOI结构或者SON结构)的方式。
根据本发明的各种实施例，可以通过形成掩埋空腔(例如，平坦空腔)在载体中提供硅区域，以提供硅区域与下方的局部隔离；并且可以通过形成包括环绕硅区域的隔离沟槽的隔离沟槽结构，来将该硅区域横向隔离，其中隔离沟槽可以中断，从而设置将硅区域横向连接至载体的在该沟槽结构外部的一部分的一个或多个附接结构。
说明性地，用于在载体中横向隔离硅区域的横向隔离沟槽结构的设计可以包括支撑结构(例如，横穿周界的(circumferential)隔离沟槽的支撑结构)，该支撑结构从硅区域横向延伸，从而使得该硅区域可以使用例如单个空腔或者不具有支撑结构的空腔来与下方隔离。从将要隔离的硅区域横向延伸的支撑结构可以小到足以经由后续执行的氧化工艺(例如，经由热氧化)部分或完全地被氧化。换句话说，从将要隔离的硅区域横向延伸的支撑结构可以包括氧化物或可以由氧化物组成，并且因此，该硅区域可以经由沟槽结构被横向电隔离。
根据本发明的各种实施例，横向支撑结构可以被用于完全电隔离载体中的区域，其中在载体中的该区域可以经由一个或多个沟槽被横向隔离并且经由一个或多个中空腔室被竖直(与下方)隔离。
如本文中所描述的，可以提供载体设计以及方法，用于经由易于控制的稳定工艺，来制造具有成本效益的SOI结构或者SON结构。由此，可以不再需要SOI结构或者SON结构下方支撑结构。说明性地，SOI结构或者SON结构可不具有到载体的承载负荷的竖直连接。
根据本发明的各种实施例，载体可以用于制造具有成本效益的SOI结构或者SON结构，其中SOI结构或者SON结构下方存在均匀地延伸的中空腔室(空腔)。这可以用于MEMS(微机电系统)或者在像共振器和集成高压器件的应用。
另外，载体设计和用于加工载体的方法可以用于制造用于超薄硅上的功率应用、逻辑电路、和/或MEMS的SOI结构或者SON结构。由此，SOI结构或者SON结构可以形成在载体中，从而提供超薄芯片，并且后续可以在超薄芯片上形成电子电路或者MEMS，其中超薄芯片可以在通过后段制程堆叠(back-end-of-line stack)经由等离子划片工艺加工之后分离，具有后续执行的Pick,Crack&PlaceTM工艺。
图1A以示意性侧视图或截面图示出根据本发明的各种实施例的一种载体100，其中载体可以包括中空腔室104，该中空腔室与载体100的表面102s间隔开来。载体100可进一步包括从载体100的表面102s延伸至中空腔室104并且横向环绕载体100的第一区域102a的沟槽结构106，沟槽结构106可以包括从载体100的表面102s延伸至中空腔室104的一个或多个沟槽106t，并且沟槽结构106可进一步包括横穿一个或多个沟槽106t并且将载体100的第一区域102a与载体100的在沟槽结构106外部的第二区域102b连接的一个或多个支撑结构108。另外，一个或多个支撑结构108可以包括电绝缘材料。在一个或多个实施例中，一个或多个支撑结构108可以是电绝缘的。
根据本发明的各种实施例，载体100可以包括硅衬底、硅载体、或硅晶片。载体可进一步包括另一材料；载体例如可以为被形成层的(layered)载体，包括至少一个硅层作为顶层。换句话说，载体100的至少一个表面层102或者表面区域102可以包括硅。表面区域102可以是载体100的一部分。在一个或多个实施例中，表面区域102可以在载体100的块状区域之上形成。可替代地，载体100可以包括或者可以是半导体衬底、半导体载体、或者半导体晶片，包括除了硅外的其它半导体材料或者由除了硅外的其它半导体材料制成，例如锗。
在一个或多个实施例中，表面102s可以是载体100的上表面或顶侧。载体的上表面102s，例如表面层102的上表面102s、或者载体100的表面区域102的上表面102s，可以限定横向方向101。根据本发明的各种实施例，载体100中包括的中空腔室104可以在载体100的表面区域102内形成，其中中空腔室104可以设置成与上表面102s间隔开来。上表面102s与中空腔室104之间距离105a，例如垂直于横向方向101的竖直距离，可以限定载体100的第一区域102a的高度105a。载体100的第一区域102a的高度105a可以在从约几百纳米至约几微米或者至约几十微米的范围内，例如在从约100nm至约50μm的范围内，例如在从约1μm至约30μm的范围内，例如在从约1μm至约10μm的范围内。
另外，第一载体100的区域102a的宽度101a可以受到中空腔室104的宽度的限制(中空腔室104可以在载体100内横向延伸)。就此而言，载体100的第一区域102a的宽度101a可由横向环绕载体100的第一区域102a的沟槽结构106限定。载体100的第一区域102a的宽度101a可以在约几百纳米至约几微米、或者至约几十微米、或者至约几百微米、或者至约几毫米、或者至约几厘米的范围内。
根据本发明的各种实施例，中空腔室104的宽度可以与载体100的第一区域102a的宽度101a相同或者比该宽度101a更大。
根据本发明的各种实施例，沟槽结构106或者沟槽结构106中包括的一个或多个沟槽106t可以从表面102s延伸至载体100中或者至载体的表面区域102中，例如具有与载体100的第一区域102a的高度105a相同或者比该高度105a更大的深度。
另外，沟槽结构106或者沟槽结构106中包括的一个或多个沟槽106t可以从表面102s至少延伸至中空腔室104。换句话说，一个或多个沟槽106t的深度可以仅仅受到一个或多个沟槽106t的加工的限制。根据本发明的各种实施例，沟槽结构106或者沟槽结构106中包括的一个或多个沟槽106t可以将载体100的第一区域102a与环绕载体100的第一区域102a的载体100的第二区域102b(第二区域102b环绕沟槽结构106)横向分隔。沟槽结构106的一个或多个沟槽106t的宽度109可以在约几十纳米至约几微米的范围内，例如从约10nm至约10μm的范围内，例如从约50nm至约1μm的范围内。
根据本发明的各种实施例，中空腔室104可以将载体100的第一区域102a与载体100的第三区域102c竖直分隔，载体100的第三区域102c可以在载体100的第一区域102a下方设置或者延伸。中空腔室104可以设置在载体100的第一区域102a和第三区域102c之间。中空腔室104的宽度107可以在约几十纳米至约几微米的范围内，例如从约50nm至约10μm的范围内，例如从约100nm至约1μm的范围内。
根据本发明的各种实施例，载体100的第一区域102a、载体100的第三区域102c、和/或载体100的第二区域102b可以包括硅或者可以由硅组成，例如掺杂的硅。
另外，沟槽结构106可以包括支撑结构108，例如一个或多个支撑结构元件108。支撑结构108或者一个或多个支撑结构元件108可以包括电绝缘材料、或者可以由电绝缘材料组成，例如氧化物、氮化物、或者氧氮化物，例如氧化硅、氮化硅、或者氮氧化硅。根据本发明的各种实施例，支撑结构108或者一个或多个支撑结构元件108可以包括至少部分氧化的硅，该至少部分氧化的硅例如经由对在沟槽结构106内形成的硅结构的热氧化工艺、或者经由对一部分沟槽结构106的热氧化而得。
另外，支撑结构108或者一个或多个支撑结构元件108可以被配置成电绝缘的，例如至少沿着横向方向电绝缘。根据本发明的各种实施例，支撑结构108或者一个或多个支撑结构元件108可以与载体100的第一区域102a和载体100的第二区域102b直接接触，从而将载体100的第一区域102a和载体100的第二区域102b彼此连接。由于中空空腔104可以被配置成将载体100的第一区域102a与载体100的第二区域102b竖直分隔，例如从而使得载体100的第一区域102a可以不与载体100的第三区域102c直接接触，所以支撑结构108或者一个或多个支撑结构元件108可以用于或者可以被配置成保持(承载、固定)载体100的第一区域102a。说明性地，载体100的第一区域102a可以不与载体100的其余部分或者表面区域102的其余部分直接接触，其中载体100的第一区域102a可以仅由支撑结构108机械附接(或保持)。因此，载体100的第一区域102a可以与载体100的其余部分或者表面区域102的其余部分电隔离(其中载体100的其余部分可以例如被认为是载体100的第二区域102b和第三区域102c)。另外，载体100的第一区域102a可以经由至少一个支撑结构108来连接至载体100的第二区域102b，例如载体100的第一区域102a的至少一侧可以经由至少一个支撑结构108来附接至载体100的第二区域102b的对应的相邻侧。可能存在用于经由一个或多个支撑结构108将载体100的第一区域102a连接至载体100的第二区域102b的几种修改形式。
根据本发明的各种实施例，中空腔室104以及包括一个或多个沟槽106t和一个或多个支撑结构108(或者支撑结构元件108)的沟槽结构106，可以将载体100的第一区域102a与载体100的其余部分电分隔(以及空间分隔)。因此，载体100的第一区域102a可以是绝缘体上的硅区域(该绝缘体在这种情况下可以是由中空腔室104以及沟槽结构106的一个或多个沟槽106t所提供的空间距离)，其可以被称为SOI。另外，载体100的第一区域102a可以是悬空硅区域(其中悬空结构在这种情况下可以是由中空腔室104以及沟槽结构106的一个或多个沟槽106t所提供的空间距离)，其可以被称为SON。就此而言，中空腔室104可以不含材料，例如不含固体和/或液体材料，例如中空腔室104可为真空空间。另外，该一个或多个沟槽106t可以不含材料，例如不含固体和/或液体材料。
根据本发明的各种实施例，一个或多个沟槽106t可以具有任何期望的形状或设计(比如例如图2A至图2F所示)，并且因此，一个或多个沟槽106t可以被认为是一个或多个凹槽106t、是一个或多个孔洞106t、是一个或多个开口106t、是一个或多个空腔106t等等。
根据本发明的各种实施例，中空腔室104的内壁以及/或者沟槽结构106的一个或多个沟槽106t的侧壁可以被覆盖有额外的材料，例如被覆盖有电绝缘材料，例如被覆盖有氧化物，例如被覆盖有氧化硅。然而，中空腔室104以及/或者沟槽结构106的一个或多个沟槽106t可以提供载体100的第一区域102a与载体的其余部分之间的间隙。说明性地，完全限制载体100的第一区域102a的这个间隙，可以(例如仅仅)被支撑结构108或者如下文所描述的被多于一个支撑结构108中断(interrupted)(间断(intermitted)或者桥接)。
图1B示出载体100的对应于图1A所示侧视图或截面图的俯视图。载体100或者载体100的表面区域102可以具有比图中所示更大的横向延伸。载体100可以是硅晶片，该硅晶片具有例如直至300nm的直径或者甚至大于300nm的直径。另外，类似于所示载体100，可以存在设置或形成在载体100中的多个第一区域。根据本发明的各种实施例，可以在载体100中布置多个分隔的第一区域102a，该多个分隔的第一区域102a例如横向接近彼此并且分别被至少一个沟槽结构106环绕。
如图1B所示，从顶部看，第一区域102a可以具有矩形形状。另外，第一区域102a可以具有任何其它可加工的形状(例如，使用半导体图案化工艺)，例如方形形状、圆形形状、多边形形状等。根据本发明的各种实施例，沟槽结构106可以具有与第一区域102a类似的形状，从而使得沟槽结构106可以横向环绕并且横向限制载体100的第一区域102a。
支撑结构108可以竖直延伸穿过沟槽结构106或者沟槽结构106的一个或多个沟槽106t。换句话说，支撑结构108的竖直延伸可与载体100的第一区域102a的高度105a相同或者比该高度105a更大。可替代地，支撑结构108的竖直延伸可以小于载体100的第一区域102a的高度105a，从而使得支撑结构108可以部分地竖直延伸穿过沟槽结构106或者穿过沟槽结构106的一个或多个沟槽106t。
如图所示，沟槽结构106或者一个或多个沟槽可以从表面102s竖直(或者以小于约10°的偏差基本上竖直地)延伸到载体中，至少延伸到中空腔室104。可替代地，沟槽结构106或者一个或多个沟槽可以以横穿于(transversally to)载体100的表面102s的任何其它角度延伸。
如图1C所示，至少两个支撑结构108或者支撑结构元件108可以被配置成将载体100的第一区域102a横向附接至载体100的第二区域102b。支撑结构108可以在第一区域102a的相对的侧上对称地布置。说明性地，沟槽结构106的一部分可以被配置为支撑结构108。
根据本发明的各种实施例，如图1D所示，支撑结构108可以在每种情况下沿着连接方向111将第一区域102a连接至第二区域102b，该连接方向111例如由与支撑结构108接触的相应接触区域限定。支撑结构108沿连接方向111的延伸，可以在约几十纳米至约几微米的范围内，例如在约10nm至约10μm的范围内。说明性地，支撑结构108沿连接方向111的延伸可取决于一个或多个沟槽的宽度109，因此，支撑结构108沿连接方向111的延伸可以与该一个或多个沟槽的相应宽度109相同或者比该宽度109更大。另外，支撑结构108横穿(竖直地)于连接方向111的延伸可以小于约300nm，例如小于约200nm，例如小于约100nm，例如在约10nm至约100nm的范围内。支撑结构108横穿(竖直地)于连接方向111的延伸可以允许将支撑结构108完全氧化，而不损坏SOI结构或者SON结构。说明性地，氧化具有厚度大于几十或几百纳米的支撑结构108，可能引起到支撑结构108中的和/或到第一区域102a中的应力冲击，这可能会毁坏结构。使用基于光刻的图案化从载体100的顶部形成沟槽结构106可以允许形成具有期望尺寸的支撑结构108。
根据本发明的各种实施例，包括例如氧化硅的支撑结构108可以在结构上弱于由硅组成的相同的支撑结构108，因此，载体100的第一区域102a可以在后续执行的工艺的任何期望加工阶段中被容易地去除。
根据本发明的各种实施例，后续执行的工艺可以包括在载体100的第一区域102a之上和/或之中形成电子电路(或者微机电系统、或者传感器、或者半导体技术可加工的任何其它部件)。在一个或多个实施例中，第一电子电路(或者微机电系统、传感器、或者半导体技术可加工的任何其它部件)可以在载体100的第一区域102a之上和/或之中形成，并且第二电子电路(或者微机电系统、传感器、或者半导体技术可加工的任何其它部件)可以在载体100在沟槽结构106外部的第二区域102b(或者第三区域102c)之上和/或之中形成。因此，沟槽结构106可以将第一电子电路(或者微机电系统、传感器、或者半导体技术可加工的任何其它部件)与第二电子电路(或者微机电系统、传感器、或者半导体技术可加工的任何其它部件)横向隔离。
根据本发明的各种实施例，分隔(或者对载体中的第一区域进行分隔)可以包括电隔离(或者设置电隔离)，从而使得分隔结构之间不会出现显著的电流。另外，分隔可以包括空间分隔，例如通过提供间隙或者真空空间。
出于一些原因，如图1E所示，可能期望的是，在载体100的第一区域102a之上和/或之中形成一个或多个部件122(例如，电子电路或电子部件和/或机械部件)，其中一个或多个部件122可以与载体的其余部分分隔，因为该一个或多个部件122(例如，包括传感器、开关、逻辑电路、微加工器、MEMS等等)必须例如在特定操作条件下进行操作。低压或低功率部件122可以例如集成到功率器件中，例如集成到IGBT、功率MOSFET等等中，其中低压或低功率部件122可以与布置在载体100的其余部分中(例如，在第三区域102c和/或第二区域102b中)的功率器件分隔(例如，经由沟槽结构106以及中空腔室104)。
说明性地，如本文中所描述的载体100可以允许在单个载体中或者在单个半导体衬底中提供第一电子部件和第二电子部件，其中两个电子部件可以需要不同操作条件(例如，操作电压、操作电流等等)，例如载体100可以允许将传感器(例如，温度传感器)集成到功率电子器件中，以提供对功率电子器件的实际状态的直接测量；将电流和/或电压测量结构集成到功率电子器件中，以更准确地确定该功率电子器件的电子性能；以及/或者将开关结构或者控制电路(例如，逻辑电路)集成到功率电子器件中，以控制该功率电子器件的操作。
根据本发明的各种实施例，第一电子部件(例如，传感器、逻辑电路、开关电路、控制电器和/或测量电路)可以设置或形成在载体100的第一区域102a之上和/或之中，并且第二电子部件(例如，功率电子部件，诸如二极管、双极结型晶体管、绝缘栅极双极性晶体管、功率MOSFET(功率金属氧化物半导体(MOS)场效应晶体管(FET))、晶闸管、栅极可关断晶闸管、MOS控制型晶闸管、集成栅极可换流晶闸管(IGCT)等等)可以设置或形成在载体100的第三区域102c和/或第二区域102b之上和/或之中。根据本发明的各种实施例，第二电子部件可以被配置成在不同于第一电子部件的其它操作条件下操作，例如在不同的电压范围内和/或在不同的电流范围内操作。根据本发明的各种实施例，第二电子部件可以是半导体功率部件，该半导体功率部件在大于第一电子部件的操作条件的一个或多个数量级的量值的电压范围和/或电流范围内操作，例如第二电子部件可以在约50V至约5000V的电压范围内和/或在约50A至约5000A的电流范围内操作，其中第一电子部件可以是在低于约50V的电压和/或低于约50A的电流下工作的逻辑电路或传感器。第一电子部件(例如，逻辑电路、开关电路、测量电路、和/或温度传感器)可能不易承受典型地由功率电子部件处理的电压和/或电流，其中第一电子部件和第二电子部件布置为在单个载体中彼此相邻，因此根据本发明的各种实施例，第一电子部件可以经由布置在载体中的电绝缘结构(例如，经由中空腔室104以及沟槽结构106)来与第二电子部件分隔。
另外，根据本发明的各种实施例，第一电子部件可以例如经由在载体之上布置的金属化结构，电耦合到第二电子部件，以便分析和/或控制第二电子部件，其中第一电子部件和第二电子部件可以至少部分地形成在载体中。
根据本发明的各种实施例，电子器件可以包括具有分隔的第一区域102a的载体100，如本文中所描述的。如本文中所描述的，电子器件可以设置集成到功率电子部件中的电子控制电路，电子控制电路可以被配置用于监测并且控制功率电子部件，从而使得功率电子部件可以根据其它方面进行设计，这就可以允许例如，获得与常见功率电子器件相同的性能的更小的设计、以及/或者以与常见功率电子器件相同的尺寸获得增强的功能性。
根据本发明的各种实施例，高压器件122可以集成到载体100的第一区域102a中，其中高压器件122经由中空腔室104以及沟槽结构106与载体100的其余部分分隔。
根据本发明的各种实施例，微机械或微机电器件122可以集成到载体100的第一区域102a中，其中微机械或微机电器件122经由中空腔室104以及沟槽结构106与载体100的其余部分分隔。
根据本发明的各种实施例，传感器122或传感器阵列122可以集成到载体100的第一区域102a中，其中传感器或传感器阵列经由中空腔室104和沟槽结构106来与载体100的其余部分分隔。
下文描述载体100的各种修改形式和/或配置、以及关于中空腔室104、沟槽结构106和支撑结构108的细节，其中参考图1A至图1E描述的特征和/或功能性可以类似地被包括在内。另外，以下所描述的特征和/或功能性可以包括在载体100中，或者可以与载体100组合，如在上文参考图1A至图1E所描述的。
以下图2A至图2E分别示出根据本发明的各种实施例的分别包括不同沟槽结构106的载体100的示意性俯视图。沟槽结构106的设计可以适于或者被选择用于设置一个或多个沟槽106t以及一个或多个支撑结构108，用于分隔(横向隔离)载体100的至少一个第一区域102a，如已经描述的。如图2A所示，载体100的第一区域102a可以经由四个支撑结构108附接，每个支撑结构设置在第一102a的一侧。支撑结构108沿连接方向111的延伸，可以通过对沟槽结构106的图案化限定，例如通过一个或多个沟槽106t的设计。说明性地，可以通过使用沟槽结构106的一个或多个沟槽的对应的布置，来调整支撑结构108沿连接方向111的延伸，例如图2B所示。
另外，如图2C所示，沟槽结构106可以包括多个沟槽106t，其中至少两个沟槽可以被布置成可以在至少两个沟槽之间形成支撑结构108。作为一个示例，图2C示出四个沟槽106t，其中两个沟槽106t沿着横向方向103(其可以垂直于横向方向101)延伸，而另外两个沟槽106t具有沿横向方向101延伸的中央部分以及沿横向方向103延伸的末端部分。
另外，如图2D所示，沟槽结构106可以包括周界沟槽106t(例如，包括几个部分)，其中沟槽106t可以经由倾斜地延伸到沟槽106t的多个支撑结构108被横穿。在这种配置中，使硅支撑结构108氧化以形成包括电绝缘的氧化物(氧化硅)的支撑结构108，可能导致第一区域102a的旋转位移，这是因为支撑结构108可能在氧化期间膨胀。因此，由于氧化硅的形成而造成的机械应力可以通过允许第一区域102a的移动(旋转)被释放。在这种情况下，旋转可以在几度的范围内，例如小于10°，从而使得第一区域102a可能不与第二区域10ab直接接触。
根据本发明的各种实施例，沟槽结构106可以具有更复杂的设计，例如图2E所示。就此而言，沟槽结构106的一个或多个沟槽106t的布置可以受用于形成一个或多个沟槽106t的图案化工艺限制，并且因此支撑结构108的位置和形状也可以受该图案化工艺限制。
根据本发明的各种实施例，沟槽结构106可以通过以下方式加工：在载体上形成掩模材料(例如，硬掩模材料或者软掩模材料)；图案化该掩模材料，从而形成图案化的掩模；以及经由图案化的掩模在载体中蚀刻出一个或多个沟槽106t，例如使用蚀刻工艺例如各向异性蚀刻工艺，从而形成沟槽结构106。
图2F示出载体100的表面102s的扫描电子显微镜图像(SEM图像)，载体100包括沟槽结构106，如本文中所描述的。SEM图像包含具有不同放大因数(从左至右增加)的五个子图像。
图3示出一种用于加工载体100的方法300的示意性流程图，方法可以包括：在310中，在载体100内形成中空腔室104，并且中空腔室与载体100的表面102s间隔开；以及在320中，形成从载体100的表面102s延伸至中空腔室104并且横向环绕载体100的第一区域102a的沟槽结构106，沟槽结构106可以包括从载体100的表面102s延伸至中空腔室104的一个或多个沟槽106t、以及横穿一个或多个沟槽106t并且将载体100的第一区域102a与载体100在沟槽结构106外部的第二区域102b连接的一个或多个支撑结构108，其中一个或多个支撑结构108可以包括电绝缘材料。
图4A示出在加工期间的、例如在中空腔室104已经在载体中形成后的载体100，其中中空腔室104与载体100的表面102s间隔开来。根据本发明的各种实施例，中空腔室104可以将载体100的第一区域102a与载体100的第三区域102c竖直分隔。中空腔室104可以在载体100中横向延伸，从而形成板状空腔(plate-like)或者开口。如在以下所描述的，中空腔室104可以经由将载体中形成的多孔结构退火(参考图5A至图5C)或者通过将开口结构或多个开口(参考图6A和图6B)退火形成。
图4B示出在加工期间的、例如在载体中已经形成中空腔室104之后并且随后已经形成沟槽结构106之后的载体100。如已经描述的，沟槽结构106可以通过实施图案化工艺或者通过将载体100图案化形成。根据本发明的各种实施例，首先，沟槽结构106可以形成为包括一个或多个沟槽106t以及一个或多个支撑结构108，其中支撑结构108可以包括所蚀刻的一个或多个沟槽106t之间余留的硅(来自硅载体100)。
说明性地，一个或多个沟槽106t以及一个或多个支撑结构108可以及其相同的工艺步骤形成。这可以是一种具有成本效益并精确可控的工艺，因为半导体图案化技术可以允许形成具有小的特征尺寸的结构，例如小于约100nm。在一个或多个沟槽完全环绕载体100的第一区域102a而不在此同时形成支撑结构108的情况下，载体100的第一区域102a可能掉落到中空腔室104中、或者可能掉落出载体100、或者可能从期望的位置偏移。
可替代地，载体100的第一区域102a可以经由额外的支撑结构(在图中未示出)连接至载体100的第三区域102c，同时形成沟槽结构106，并且额外的支撑结构可以在形成一个或多个沟槽以及一个或多个支撑结构108之后去除，从而使得在载体100的第一区域102a下方设置中空腔室104。
根据本发明的各种实施例，如图5A至图5C所示，在载体100中形成中空腔室104(例如，方法300的过程310)可以包括：在载体100'之上和之中中的至少一处形成多孔结构506，该多孔结构506包括多个中空腔室506h(例如，载体100'的载体材料中的多个孔隙(pore)506h)；并且随后，在载体100'之上形成覆盖层102，覆盖层102覆盖多孔结构506。根据本发明的各种实施例，多孔结构506可以包括一个或多个多孔区域。
根据本发明的各种实施例，中空腔室104可以通过执行退火工艺，从覆盖有覆盖层102的多孔结构506形成，从而使得多个孔隙506h可以形成连续中空腔室104，如在上文所描述的。根据本发明的各种实施例，覆盖层102可以包括或者可以是，包括中空腔室104的载体100的表面区域，该中空腔室104可以在形成覆盖层102并且执行退火工艺之后获得。也就是说，覆盖层102可以包括或者可以是载体100的一部分。之后，沟槽结构106可以如本文中所描述的那样形成。
根据本发明的各种实施例，图5A示出已经在载体100'中形成了多孔结构506之后的载体100'，多孔结构506可以包括多个孔隙506h(例如，由载体100'的载体材料环绕的空隙)。多孔结构506可以通过加工载体100'的所选择的区域102r形成，其中载体100'可以例如是硅衬底。所选择的区域102r可以通过以下方式限定(或者载体100'的区域102r可以通过以下方式选择)：形成掩模材料层并随后图案化掩模材料层，使得载体100'的所选择的区域102r可以暴露出。换句话说，所选择的区域102r可以由布置在载体100'的表面102a之上的图案化掩模层来限定。
所选择的区域102r后续可以经受物理和/或化学处理(例如，孔隙形成处理)，以便在载体100'的所选择的区域102r中设置多孔结构506。如本文中所描述的，术语“孔隙率”或者相关术语如“多孔的”结构，可以被定义为材料内的空隙的一部分。例如，多孔的硅可以基于硅中包括的孔隙的尺寸而划分为三类：第一，包括具有小于约2nm的直径的孔隙的微多孔硅(micro-porous silicon)，第二包括具有在约2nm至约50nm的范围内的直径的孔隙的中多孔硅(meso-porous silicon)，并且第三，包括具有大于约50nm的直径的孔隙的大多孔硅(macro-porous silicon)。
因此，在载体100'的所选择的区域102r中形成多孔结构506可以包括，部分地处理硅衬底100'，从而使得至少一个多孔区域形成在包括多大孔硅、多中孔硅以及多微孔硅中的至少一种的硅衬底100'中。根据本发明的各种实施例，在载体100'的所选择的区域102r中形成多孔结构506可以包括，将多个孔隙506h引入到硅衬底100'中，多个孔隙506h例如通过使用(例如，阳极化单元(cell)中执行的)阳极化工艺形成载体100'的所选择的区域102r中的多孔结构506。阳极化单元可以例如包括铂阴极以及被配置为阳极的硅载体100'，它们在存在在电解液例如氟化氢(HFaq)电解液中。由此，硅衬底的腐蚀可以通过以下方式形成：在铂阴极和硅载体之间施加电压并且使得电流通过阳极化单元。
根据本发明的各种实施例，通过利用阳极化工艺在载体100'中形成多孔的硅区域可以使得能够形成在约5％至约90％的范围内的多孔硅孔隙率。另外，阳极化单元中使用的该电解液可以包括乙醇。
另外，根据本发明的各种实施例，在载体100'的所选择的区域102r中形成多孔结构506可以包括，通过使用染色蚀刻(stain etching)或所谓的染色蚀刻工艺来将多个孔隙506h引入到硅衬底100'中。
染色蚀刻工艺可以包括通过使用染色蚀刻剂(例如氢氟酸、硝酸和水中的至少一种)来执行湿法蚀刻工艺，例如蚀刻剂包括氢氟酸、硝酸和水(例如，硝酸在浓缩氢氟酸中的稀释溶液)。根据本发明的各种实施例，多孔的硅结构506可以通过染色蚀刻形成，例如通过使得硅衬底100'的暴露区域102r经受包括硝酸(HNO3)以及氟化氢(HF)的湿蚀刻剂。
在已经在载体100'中形成一个或多个多孔结构506之后，如图5A所示，可以在载体100'的表面102s之上形成覆盖层102；覆盖层102可以完全地覆盖多孔结构506。根据本发明的各种实施例，在载体100'的表面之上形成的覆盖层102可以包括硅，其中载体100'也可以包括硅，因此，可以在包括载体100'和覆盖层102的载体100内形成掩埋多孔结构506，如图5B所示。根据本发明的各种实施例，覆盖层102可以被认为是载体100的表面区域102的一部分。
根据本发明的各种实施例，可以实施热处理，使得可以从多孔结构506形成中空腔室104。说明性地，在含氢气氛中执行热处理期间，多孔结构506的材料(硅)可以迁移和/或扩散，从而形成中空腔室104。根据本发明的各种实施例，热处理(退火)可以包括在从约900℃至约1100℃的范围内的温度下将多孔结构506退火(参考Venetia工艺)。根据本发明的各种实施例，多孔结构506的孔隙506h可以在热处理期间一起生长，从而使得可以形成单个中空腔室104，如图5C所示。图5C中示出的载体100可进一步处理，如已经描述的，例如，沟槽结构106可以在载体100的覆盖层102中形成。
根据本发明的各种实施例，可以通过分别在区域102r中以及在环绕该区域的载体300的一部分中设置不同类型掺杂，来选择载体100中的限定多孔结构506尺寸的区域102r，这是因为多孔结构506的形成可以受对载体的掺杂的影响。
图6A和图6B示出根据本发明的各种实施例的一种在载体100中形成中空腔室104的方法。
根据本发明的各种实施例，在载体100内形成中空腔室104可以包括：在载体100中形成包括一个或多个开口608的开口结构610，开口结构610，其中每个开口从载体100的表面102s延伸；以及执行退火工艺，从而使得中空腔室104在载体100中从开口结构610形成。
在一个或多个实施例中，一种用于处理载体的方法可以包括：在载体100的表面区域102之上和之中中的至少一处形成至少一个开口结构610；并且后续将该至少一个开口结构610退火，从而使得可以由该至少一个开口结构610的材料形成一个或多个中空腔室104。根据本发明的各种实施例，可以在载体100中形成多个中空腔室104，从而设置可以与载体100的其余部分隔离的多个第一区域102a。
如图6A示意性地示出，根据本发明的各种实施例，开口结构610可以包括在载体100中形成的一个或多个开口608(例如，凹槽或者孔洞)。根据本发明的各种实施例，相同开口结构610可以通过将先前沉积的表面层102图案化形成，例如通过在载体100之上和之中中的至少一处形成一个或多个结构元件608f。
载体100可以是半导体载体，例如半导体晶片，例如硅晶片100或硅衬底100，如已经描述的。载体100可以是包括载体表面层102的任意类型的载体，如已经描述的，其中载体表面层102可以是硅层102。如本文中所描述的在载体100中形成开口结构610的工艺，可以类似地针对具有硅表面层102的载体100实施，为了简略起见，这可以不详细描述。
用于在载体100之上和之中中的至少一处形成至少一个开口结构610的工艺，可以包括将载体100图案化。因此，图案化的掩模层可以被设置在载体100之上，其中图案化的掩模层可以至少部分地覆盖载体100并且可以暴露载体100的要被蚀刻的至少一个区域，并且后续地，可以从载体100的至少一个暴露区域部分地去除载体材料以便在载体100中形成至少一个开口结构610。
根据本发明的各种实施例，开口结构610中包括的开口608的形状、尺寸、位置以及数量可以根据要在载体100中形成的中空腔室104的期望的形状进行选择。开口结构610的形状、尺寸、位置以及数量可以根据要在载体100中形成的中空腔室104的期望的形状、尺寸、位置以及数量进行选择。
根据本发明的各种实施例，可以实施至少一项蚀刻工艺以便部分地去除相应的载体材料，从而设置至少一个开口结构610，其中至少一项蚀刻工艺可以包括干法蚀刻工艺，例如反应离子蚀刻，例如深层反应离子蚀刻。如本文中所描述的反应离子蚀刻可以包括以下蚀刻化学制剂中的至少一种：SF6、O2、HBr、NF3、C4F8以及C4F6。蚀刻工艺对于载体材料而言具有选择性，例如针对硅具有选择性，从而使得图案化掩模层可以被利用来在期望位置处部分地去除载体材料，并且因此，在期望位置处形成至少一个开口结构610。开口结构610的开口608可以由载体材料(硅)环绕。该至少一个开口结构610中包括的开口608可以具有在约2至约30的范围内、例如在约2至约20的范围内、例如在约2至约10的范围内的深宽比(开口608的深度605与开口608的宽度603的比率)。
如图6A所示，在载体100中可以形成多个开口608(例如，凹槽、沟槽、孔洞)。该多个开口608可以代表开口结构610。就如图6A所示截面图看，该多个开口中的每一个开口608可以具有矩形形状或者方形形状。例如从顶部看，该至少一个开口结构610中包括的开口608的底面积可以具有如由图案化掩模层所限定的形状，例如，矩形形状、方形形状、多边形形状、圆形形状或者椭圆形形状。开口608可以具有直角棱柱形式(或者形状)，例如正方体、长方体、圆柱体，等等。
如图6A的截面图所示，该多个开口608中的至少一个开口608，例如该多个开口608中的所有开口，可以具有在约1μm至约100μm的范围内、例如在约1μm至约50μm的范围内的深度605。根据本发明的各种实施例，该多个开口608中的至少一个开口608，例如该多个开口608中的所有开口，可以具有在约0.1μm至约50μm的范围内、例如在约0.2μm至约20μm的范围内、例如在约0.5μm至约5μm的范围内的宽度603(或者在圆柱形形状的情况下，则是直径603)。根据本发明的各种实施例，开口结构610的两个相邻开口608之间的、从第一开口的中心至相邻第二开口的中心来测量的距离607，可以在约0.2μm至约100μm的范围内。因此，根据本发明的各种实施例，由于宽度603和距离607的影响，开口结构610的相应两个相邻开口608之间的剩余载体材料608f的宽度609可以在约0.1μm至约100μm的范围内。
根据本发明的各种实施例，开口结构610的开口608的深度605可以例如在后续执行的退火工艺或者热处理中，限定或者可以影响从开口结构610形成的相应的中空腔室104的深度位置(例如，深度105a)(参考图6B)。开口结构610的开口608的深宽比例如在后续执行的退火工艺中，可以限定或者可以影响从开口608形成的相应的中空腔室104的尺寸。总的来说，开口结构610中的一个或多个开口608的布置(或者载体100中的多于一个开口结构610的布置)可以确定和/或影响在载体100中形成的一个或多个中空腔室104的布置，例如该一个或多个中空腔室104可以在后续执行的退火工艺期间从开口结构610形成。根据本发明的各种实施例，中空腔室104的宽度613可以由开口结构610的宽度611限定。
根据本发明的各种实施例，该至少一个开口结构610可以包括一个开口或者多于一个开口，例如任何其它数量开口，例如两个、三个、四个、五个、六个、七个、八个、九个、十个、或者甚至多于十个、或者多于20个、甚至超过几百个开口608，这取决于要形成的中空腔室104的期望的数量、形状和/或尺寸。
在已经形成开口结构610之后，可以执行退火工艺。如图6B所示，例如由于至少一个开口结构610的材料的迁移的影响，例如由于环绕开口608的硅608f的迁移的影响，在执行开口结构610的退火期间可以形成至少一个(一个或多个)中空腔室104。开口结构610的材料的迁移可以在载体100中形成分隔载体100的第一区域102a的一个或多个中空腔室104。根据本发明的各种实施例，一个或多个中空腔室104的横向延伸613可以在约几百纳米直至几微米、或者甚至直至几百微米的范围内。
根据本发明的各种实施例，覆盖至少一个中空腔室104的材料层的厚度105a或者在至少一个中空腔室104上方的材料区域102a(隔离区域102a)的厚度105a，可以在约0.2μm至约100μm的范围内。覆盖至少一个中空腔室104的材料层或者材料区域102a可以包括硅(例如，掺杂的硅)。另外，在开口结构610的退火期间，载体100可以形成新的表面102s。
根据本发明的各种实施例，被利用来从开口结构610形成一个或多个中空腔室104的退火工艺可能，在形成一个或多个中空腔室104的同时，导致环绕开口结构610中的一个或多个开口608的材料的迁移、扩散、材料转移以及材料重新布置。
根据本发明的各种实施例，被利用来从开口结构610形成一个或多个中空腔室104的退火工艺可以使用在约800℃至约1400℃的范围内、例如在约900℃至约1300℃的范围内、例如在约1100℃至约1200℃的范围内的温度来执行。根据本发明的各种实施例，退火工艺的持续时间可以至少在约几分钟的范围内，例如大于5分钟，例如大于10分钟，例如大于20分钟。根据本发明的各种实施例，退火工艺可以在真空条件下实施。根据本发明的各种实施例，退火工艺可以在不存在显著的氧气量(或者氧气分压(partial pressure))的情况下实施，例如在氮气气氛中，例如在氩气气氛中，例如在包括氮气和氢气的化学还原气氛(例如，氮气与2％至20％的氢气(物质质量分数)的混合物)中，例如在包括氩气和氢气的化学还原气氛(例如，氩气与2％至20％的氢气(物质质量分数)的混合物)中。
根据本发明的各种实施例，一个或多个中空腔室104也可以被称为硅中真空空间，并且中空腔室104之上的第一区域102a可以称为悬空硅(SON)结构或者迁移硅区域(migrated silicon region)。说明性地，由于真空空间可以是电隔离的，所以中空腔室104之上的第一区域102a可以称为绝缘体上硅SOI结构。迁移硅区域在该退火工艺后可以具有第一厚度，其中额外的材料可以被沉积在经退火的载体之上，从而增加该一个或多个中空腔室104之上的隔离区域102a的厚度。
根据本发明的各种实施例，该一个或多个中空腔室104的尺寸和/或形状、迁移硅区域102a的厚度、以及该一个或多个中空腔室104的位置可以通过开口结构610的设计，从而通过将载体100图案化，进行控制和/或影响；该图案化可以使用如本文中所描述的半导体工业的工艺执行。一个或多个中空腔室104可以由硅环绕，例如，可以由硅完全环绕。换句话说，在经由退火工艺形成该一个或多个中空腔室104之后，该一个或多个中空腔室104可以不具有在载体100的表面的开口。
根据本发明的各种实施例，该一个或多个中空腔室104的尺寸、形状以及位置可以不在另外的热处理中显著地改变或者变化。根据本发明的各种实施例，该一个或多个中空腔室104的尺寸、形状和/或位置，可以在温度在高达约1300℃的情况下稳定。根据本发明的各种实施例，该一个或多个中空腔室104可以在载体中提供稳定的电绝缘结构104，其中可以在高温下处理载体，比如例如在制造集成电路的过程中、例如在制造CMOS结构的过程中、例如在制造功率半导体器件的过程中、例如在制造晶体管的过程中、例如在制造光学传感器的过程中、以及例如在制造微机电系统的过程中包括的典型高温工艺。
图7示出一种用于处理载体100的方法700的示意性流程图，方法包括：在710中，在载体100中形成开口结构610，开口结构610包括一个或多个开口608，该一个或多个开口608中的每一个从载体100的表面102s延伸；在720，执行退火工艺，以便从开口结构610在载体100中形成中空腔室104，中空腔室104与载体100的表面102s间隔开来；以及在730，形成从载体100的表面102s(例如，在退火期间形成的表面102s)延伸至中空腔室104并且横向环绕载体100的第一区域102a的沟槽结构106，沟槽结构106可以包括从载体100的表面102s延伸至中空腔室104的一个或多个沟槽106t、以及横穿该一个或多个沟槽106t并且将载体100的第一区域102a与载体100的在沟槽结构106外部的第二区域102b连接的一个或多个支撑结构108。
根据本发明的各种实施例，支撑结构108可以在形成沟槽结构106期间、例如在该一个或多个沟槽106t可以形成的同时形成。在已经形成支撑结构108之后，支撑结构108可以包括硅，其中支撑结构108可以在后续执行的热氧化工艺期间被氧化(部分地或完全地)，例如在含氧气氛中在约800℃至约1000℃的范围内的温度下(例如，使用激光加热器或光加热器)经历约几分钟。
根据本发明的各种实施例，支撑结构108可以被设计为，通过在载体100的第一区域102a上施加机械力易于被毁坏，例如以便执行所谓的Pick,Crack&PlaceTM工艺以在空间上从载体100去除载体100的第一区域102a(SON结构或者SOI结构)。
根据本发明的各种实施例，如已经描述的，在电子部件122已经形成在载体100的第一区域102a中后，可以将载体100的第一区域102a从载体100去除。
可替代地，载体100的第一区域102a可以被利用来制造如下电子器件，该电子器件包括SON结构或者SOI结构，例如用于将第一电子部件与第二电子部件电分隔。
根据本发明的各种实施例，载体可以包括：中空腔室104，在载体104内横向延伸，从而在中空腔室104之上设置竖直分隔的第一区域102a；沟槽结构106，包括沟槽106t以及支撑结构108，沟槽106t从载体100的上表面102s竖直延伸到中空腔室104并且横向环绕第一区域102a，其中支撑结构108将第一区域102a连接或附接到载体100的其余部分，并且其中支撑结构108可以包括电绝缘的氧化物。
根据本发明的各种实施例，用于处理载体的方法可以包括：在载体100内形成横向延伸的中空腔室104，从而在中空腔室104之上设置与载体100竖直分隔的第一区域102a；形成横向环绕第一区域102a的沟槽结构106，其中沟槽结构106可以包括从载体100的上表面102s竖直延伸到中空腔室104的至少一个沟槽106t；其中沟槽结构106可以包括将第一区域102a横向连接至载体100的其余部分的支撑结构108；以及将支撑结构108氧化以便将第一区域102a与载体100电隔离。
根据本发明的各种实施例，用于处理载体的方法可以包括：在载体100的上表面102s处形成开口结构610；执行退火工艺，从而使得从开口结构610形成在载体100内横向延伸的中空腔室104，其中第一区域102a被设置在中空腔室104之上，经由中空腔室104而与载体100竖直分隔；形成包括至少一个沟槽106t的、环绕第一区域102a的沟槽结构106，其中至少一个沟槽106t可以从载体100的上表面102s竖直延伸到中空腔室104，从而将第一区域102a与载体100横向分隔，其中沟槽结构106可进一步包括支撑结构108，支撑结构将第一区域102a横向连接至载体100，从而使得第一区域102a被支撑结构108承载。另外，支撑结构可以包括将第一区域102a与载体100电隔离的电绝缘氧化物。
根据本发明的各种实施例，载体100可以包括：中空腔室104，与载体的表面102s间隔开来；沟槽结构106，从载体的表面延伸至中空腔室并且横向环绕载体的第一区域102a，沟槽结构包括从载体的表面延伸至中心腔室的一个或多个沟槽106t、以及横穿该一个或多个沟槽并且将载体的第一区域与载体在沟槽结构外部的第二区域102b连接的一个或多个支撑结构108，其中该一个或多个支撑结构包括电绝缘材料。
根据本发明的各种实施例，电绝缘材料可以包括氧化物。换句话说，支撑结构108可以由电绝缘氧化物组成，或者可以包括电绝缘氧化物，例如氧化硅。
根据本发明的各种实施例，该一个或多个支撑结构可能在载体的第一区域与载体的第二区域之间横向延伸。
根据本发明的各种实施例，载体可以是半导体载体。根据本发明的各种实施例，载体可以是硅晶片。
根据本发明的各种实施例，载体可以包括硅，并且该一个或多个支撑结构可以包括氧化硅。根据本发明的各种实施例，该一个或多个支撑结构在可以包括载体材料的氧化物。
根据本发明的各种实施例，载体的第一区域可以经由一个或多个沟槽、一个或多个支撑结构、以及中空腔室，与载体的其余部分电隔离。根据本发明的各种实施例，载体的第一区域经由该一个或多个沟槽以及中空腔室来与载体的其余部分空间分隔，并且载体的第一区域可以经由该一个或多个支撑结构连接到载体。
根据本发明的各种实施例，中空腔室可以不含固体材料。根据本发明的各种实施例，中空腔室可以部分地不含固体材料，例如部分地填充有填充材料。
根据本发明的各种实施例，该一个或多个沟槽可以不含固体材料。根据本发明的各种实施例，该一个或多个沟槽可以部分地不含固体材料，例如部分地填充有填充材料。
根据本发明的各种实施例，该一个或多个沟槽以及中空腔室可以在载体100的第一区域102a与载体100的其余部分(例如，第二区域102a和第三区域102c)之间提供间隙。
根据本发明的各种实施例，载体可进一步包括在载体的第一区域之上和之中中的至少一处的第一电子电路。根据本发明的各种实施例，载体可进一步包括被布置在载体的第一区域之上和之中中的至少一处的第一电子部件。
根据本发明的各种实施例，载体可以进一步包括在载体在沟槽结构外部的第二区域之上和之中中的至少一处的第二电子电路。根据本发明的各种实施例，载体可进一步包括被布置在载体在沟槽结构外部(例如横向上在沟槽结构外部)的第二区域之上和之中中的至少一处的第二电子部件。
根据本发明的各种实施例，载体的表面可以限定横向方向(平行于载体的表面(主要处理表面))。
根据本发明的各种实施例，用于处理载体的方法可以包括：在载体内形成与载体的表面间隔开来的中空腔室；形成从载体的表面延伸至中空腔室并且横向环绕载体的第一区域的沟槽结构，所述沟槽结构包括从载体的表面延伸至中空腔室的一个或多个沟槽、以及横穿该一个或多个沟槽并且将载体的第一区域与载体在沟槽结构外部的第二区域连接的一个或多个支撑结构，其中该一个或多个支撑结构包括电绝缘材料或者由该电绝缘材料组成。
根据本发明的各种实施例，在载体内形成中空腔室可以包括：在载体中形成开口结构，开口结构包括一个或多个开口，该一个或多个开口中的每一个从载体的表面延伸；以及执行退火工艺，从而使得在载体中从开口结构形成中空腔室。
根据本发明的各种实施例，在载体内形成中空腔室可以包括：在载体中形成至少一个多孔区域；以及执行退火工艺，从而使得在载体中从多孔区域形成中空腔室。
根据本发明的各种实施例，在载体内形成中空腔室可以包括：形成从载体的表面延伸到中空腔室的一个或多个沟槽，其中在该一个或多个沟槽之间余留了载体材料；以及至少部分地氧化沟槽结构内的余留载体材料，以形成一个或多个支撑结构。
根据本发明的各种实施例，用于处理载体的方法可以包括：在载体中形成开口结构，开口结构包括一个或多个开口，该一个或多个开口中的每一个从载体的表面延伸；执行退火工艺，以从开口结构在载体中形成与载体的表面间隔开来的中空腔室；形成从载体的表面延伸至中空腔室并且横向环绕载体的第一区域的沟槽结构，沟槽结构包括从载体的表面延伸至中空腔室的一个或多个沟槽、以及横穿该一个或多个沟槽并且将载体的第一区域与载体在沟槽结构外部的第二区域连接的一个或多个支撑结构。
根据本发明的各种实施例，形成沟槽结构可以包括：形成从载体的表面延伸至中空腔室的一个或多个沟槽，其中在该一个或多个沟槽之间余留了载体材料，从而设置横穿该一个或多个沟槽的一个或多个支撑结构。
根据本发明的各种实施例，处理载体的该方法可进一步包括：部分氧化该一个或多个支撑结构。
根据本发明的各种实施例，处理载体的该方法可进一步包括：完全地氧化该一个或多个支撑结构。
根据本发明的各种实施例，处理载体的该方法可进一步包括：在载体的第一区域之上和之中中的至少一处形成第一电子电路。根据本发明的各种实施例，处理载体的该方法可进一步包括：在载体的第一区域之上和之中中的至少一处形成第一电子部件。
根据本发明的各种实施例，处理载体的该方法可进一步包括：从载体分离或者去除第一区域。根据本发明的各种实施例，分离操作可以包括挑选(pick)第一区域、使支撑结构裂开(crack)、以及在空间上从载体去除第一区域。
根据本发明的各种实施例，用于处理载体的该方法可进一步包括：在空间上从载体分离和/或移去盖帽区域(cap region)，例如执行所谓的Pick,Crack&PlaceTM工艺。
根据本发明的各种实施例，用于处理载体的该方法可进一步包括：在空间上从载体移去盖帽区域，例如执行所谓的Pick,Crack&PlaceTM工艺。
根据本发明的各种实施例，用于处理载体的该方法可进一步包括：使得盖帽区域与载体脱离。
虽然已经参考特定的实施例具体示出并且描述了本发明，但本领域的技术人员应理解，可以在不背离所附权利要求书所限定的本发明的精神和范围的情况下，在本文中做出各种改变、替代以及更改。本发明的范围因此是由随附权利要求书所指示，并且因此旨在涵盖在权利要求书的等同的意义和范围内的所有改变。

Claims (20)

1.一种载体，包括：
中空腔室，与所述载体的表面间隔开；以及
沟槽结构，从所述载体的所述表面延伸至所述中空腔室并且横向环绕所述载体的第一区域，所述沟槽结构包括从所述载体的所述表面延伸至所述中空腔室的一个或多个沟槽、以及横穿所述一个或多个沟槽并且将所述载体的所述第一区域与所述载体在所述沟槽结构外部的第二区域连接的一个或多个支撑结构，其中所述一个或多个支撑结构包括电绝缘材料。
2.根据权利要求1所述的载体，
其中所述电绝缘材料包括氧化物。
3.根据权利要求1所述的载体，
其中所述一个或多个支撑结构在所述载体的所述第一区域与所述载体的所述第二区域之间横向延伸。
4.根据权利要求1所述的载体，
其中所述载体是半导体载体。
5.根据权利要求1所述的载体，
其中所述载体包括硅，并且其中所述一个或多个支撑结构包括氧化硅。
6.根据权利要求1所述的载体，
其中所述载体的所述第一区域经由所述一个或多个沟槽、所述一个或多个支撑结构、以及所述中空腔室，与所述载体的其余部分电隔离。
7.根据权利要求1所述的载体，
其中所述中空腔室不含固体材料。
8.根据权利要求1所述的载体，
其中所述一个或多个沟槽不含固体材料。
9.根据权利要求1所述的载体，进一步包括：
第一电子电路，在所述载体的所述第一区域之上和在所述载体的所述第一区域之中中的至少一处。
10.根据权利要求1所述的载体，进一步包括：
第二电子电路，在所述载体在所述沟槽结构外部的所述第二区域之上和在所述载体在所述沟槽结构外部的所述第二区域之中中的至少一处。
11.一种用于处理载体的方法，所述方法包括：
在所述载体内形成与所述载体的表面间隔开的中空腔室；以及
形成从所述载体的所述表面延伸至所述中空腔室并且横向环绕所述载体的第一区域的沟槽结构，所述沟槽结构包括从所述载体的所述表面延伸至所述中空腔室的一个或多个沟槽、以及横穿所述一个或多个沟槽并且将所述载体的所述第一区域与所述载体在所述沟槽结构外部的第二区域连接的一个或多个支撑结构，其中所述一个或多个支撑结构包括电绝缘材料。
12.根据权利要求11所述的方法，
其中在所述载体内形成所述中空腔室包括：
在所述载体中形成开口结构，所述开口结构包括一个或多个开口，所述一个或多个开口中的每一个从所述载体的所述表面延伸；以及
执行退火工艺，使得从所述开口结构在所述载体中形成所述中空腔室。
13.根据权利要求11所述的方法，
其中在所述载体内形成所述中空腔室包括：
在所述载体中形成至少一个多孔区域，以及
执行退火工艺，从而使得从所述多孔区域在所述载体中形成所述中空腔室。
14.根据权利要求10所述的方法，
其中形成所述沟槽结构包括：
形成从所述载体的所述表面延伸至所述中空腔室的一个或多个沟槽，其中在所述一个或多个沟槽之间余留有载体材料，以及
将在所述沟槽结构内余留的所述载体材料至少部分地氧化，以形成所述一个或多个支撑结构。
15.一种用于处理载体的方法，所述方法包括：
在所述载体中形成开口结构，所述开口结构包括一个或多个开口，所述一个或多个开口中的每一个从所述载体的表面延伸；
执行退火工艺，以从所述开口结构在所述载体中形成中空腔室，所述中空腔室与所述载体的所述表面间隔开；以及
形成从所述载体的所述表面延伸至所述中空腔室并且横向环绕所述载体的第一区域的沟槽结构，所述沟槽结构包括从所述载体的所述表面延伸至所述中空腔室的一个或多个沟槽、以及横穿所述一个或多个沟槽并且将所述载体的所述第一区域与所述载体在所述沟槽结构外部的第二区域连接的一个或多个支撑结构。
16.根据权利要求15所述的方法，
其中形成所述沟槽结构包括：
形成从所述载体的所述表面延伸至所述中空腔室的一个或多个沟槽，其中在所述一个或多个沟槽之间余留有载体材料，从而提供横穿所述一个或多个沟槽的所述一个或多个支撑结构。
17.根据权利要求15所述的方法，进一步包括：
将所述一个或多个支撑结构部分地氧化。
18.根据权利要求15所述的方法，进一步包括：
将所述一个或多个支撑结构完全地氧化。
19.根据权利要求15所述的方法，进一步包括：
在所述载体的所述第一区域之上和在所述载体的所述第一区域之中中的至少一处，形成第一电子电路。
20.根据权利要求15所述的方法，进一步包括：
使得所述第一区域脱离所述载体。
CN201410741343.3A 2013-12-06 2014-12-05 载体和用于加工载体的方法 Pending CN104701237A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/098,570 2013-12-06
US14/098,570 US9613878B2 (en) 2013-12-06 2013-12-06 Carrier and a method for processing a carrier

Publications (1)

Publication Number Publication Date
CN104701237A true CN104701237A (zh) 2015-06-10

Family

ID=53185468

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410741343.3A Pending CN104701237A (zh) 2013-12-06 2014-12-05 载体和用于加工载体的方法

Country Status (3)

Country Link
US (2) US9613878B2 (zh)
CN (1) CN104701237A (zh)
DE (1) DE102014117969B4 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019034029A1 (zh) * 2017-08-18 2019-02-21 无锡华润上华科技有限公司 一种半导体器件的制备方法
CN112701079A (zh) * 2020-12-29 2021-04-23 上海烨映微电子科技股份有限公司 Son结构及其制备方法
CN113068318A (zh) * 2021-03-25 2021-07-02 福唐激光(苏州)科技有限公司 一种柔性线路板的激光形成方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9236241B2 (en) * 2014-05-05 2016-01-12 Infineon Technologies Dresden Gmbh Wafer, a method for processing a wafer, and a method for processing a carrier
DE102015212669B4 (de) * 2015-07-07 2018-05-03 Infineon Technologies Ag Kapazitive mikroelektromechanische Vorrichtung und Verfahren zum Ausbilden einer kapazitiven mikroelektromechanischen Vorrichtung
DE102016107059B4 (de) 2015-07-17 2022-12-22 Infineon Technologies Dresden Gmbh Integriertes Halbleiterbauelement und Herstellungsverfahren
DE102016217001B4 (de) 2016-09-07 2023-11-23 Infineon Technologies Dresden Gmbh Verfahren zum Ausbilden eines mikroelektromechanischen Bauelementes mit einer eine Lamellenstruktur haltenden Stützstruktur
CN109887873B (zh) * 2019-02-14 2021-02-23 扬州美和光电科技有限公司 一种高品质石英舟的生产加工方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040026761A1 (en) * 2002-05-22 2004-02-12 Stmicroelectronics S.R.L. Dielectric insulation structure for integrating electronic semiconductor devices and relevant manufacturing process
CN1156888C (zh) * 1999-08-31 2004-07-07 株式会社东芝 半导体衬底及其制造方法
CN1225028C (zh) * 2002-02-13 2005-10-26 株式会社东芝 具有部分绝缘体基或部分空洞基外延硅构造的半导体器件
US20060194410A1 (en) * 2005-02-28 2006-08-31 Hiroyuki Sugaya Semiconductor device with cavity and method of manufacture thereof

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5227658A (en) * 1991-10-23 1993-07-13 International Business Machines Corporation Buried air dielectric isolation of silicon islands
US5198390A (en) * 1992-01-16 1993-03-30 Cornell Research Foundation, Inc. RIE process for fabricating submicron, silicon electromechanical structures
US5365097A (en) 1992-10-05 1994-11-15 International Business Machines Corporation Vertical epitaxial SOI transistor, memory cell and fabrication methods
US5641694A (en) 1994-12-22 1997-06-24 International Business Machines Corporation Method of fabricating vertical epitaxial SOI transistor
US5972758A (en) 1997-12-04 1999-10-26 Intel Corporation Pedestal isolated junction structure and method of manufacture
US6433401B1 (en) * 1999-04-06 2002-08-13 Analog Devices Imi, Inc. Microfabricated structures with trench-isolation using bonded-substrates and cavities
US7173192B1 (en) 2000-10-09 2007-02-06 Siemens Aktiengesellschaft Position fixing in printed circuit boards
US7132348B2 (en) 2002-03-25 2006-11-07 Micron Technology, Inc. Low k interconnect dielectric using surface transformation
US6936491B2 (en) * 2003-06-04 2005-08-30 Robert Bosch Gmbh Method of fabricating microelectromechanical systems and devices having trench isolated contacts
JP4004448B2 (ja) * 2003-09-24 2007-11-07 富士通株式会社 半導体装置およびその製造方法
KR100622955B1 (ko) 2004-04-06 2006-09-18 삼성전자주식회사 박막 벌크 음향 공진기 및 그 제조방법
US8120135B2 (en) 2004-05-19 2012-02-21 Infineon Technologies Ag Transistor
JP4479006B2 (ja) 2005-07-28 2010-06-09 セイコーエプソン株式会社 半導体装置の製造方法
JP2007103842A (ja) * 2005-10-07 2007-04-19 Toshiba Corp 半導体装置
US7452784B2 (en) 2006-05-25 2008-11-18 International Business Machines Corporation Formation of improved SOI substrates using bulk semiconductor wafers
EP1881527A1 (en) * 2006-07-17 2008-01-23 STMicroelectronics S.r.l. Process for manufacturing a semiconductor wafer having SOI-insulated wells and semiconductor wafer thereby manufactured
US7589995B2 (en) 2006-09-07 2009-09-15 Micron Technology, Inc. One-transistor memory cell with bias gate
KR100855628B1 (ko) 2006-10-02 2008-09-03 삼성전기주식회사 광변조기 검사를 위한 장치 및 방법
KR100894177B1 (ko) 2006-12-27 2009-04-22 삼성전기주식회사 광 변조기 모듈 패키지
KR101003496B1 (ko) 2008-09-29 2010-12-30 주식회사 하이닉스반도체 소자분리 구조 및 리세스 게이트를 포함하는 반도체 소자 및 제조 방법
EP2507823B1 (en) 2009-12-04 2018-09-26 Semiconductor Energy Laboratory Co. Ltd. Manufacturing method for semiconductor device
US8481400B2 (en) 2010-09-17 2013-07-09 Infineon Technologies Ag Semiconductor manufacturing and semiconductor device with semiconductor structure
US9396997B2 (en) 2010-12-10 2016-07-19 Infineon Technologies Ag Method for producing a semiconductor component with insulated semiconductor mesas
CN102097441B (zh) 2010-12-17 2013-01-02 电子科技大学 用于等离子显示屏驱动芯片的soi器件
US8648414B2 (en) * 2011-07-01 2014-02-11 Micron Technology, Inc. Semiconductor structures including bodies of semiconductor material, devices including such structures and related methods
US8497148B2 (en) * 2011-07-22 2013-07-30 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS devices and methods of forming same
US8975715B2 (en) 2011-09-14 2015-03-10 Infineon Technologies Ag Photodetector and method for manufacturing the same
DE102011085863A1 (de) 2011-11-07 2013-05-08 Robert Bosch Gmbh Träger für eine elektrische Schaltung mit einem integrierten Energiespeicher
US9054671B2 (en) 2011-11-09 2015-06-09 International Business Machines Corporation Tunable filter structures and design structures
US8994127B2 (en) * 2011-11-24 2015-03-31 Infineon Technologies Ag Method of fabricating isolating semiconductor structures using a layout of trenches and openings
KR101986126B1 (ko) 2012-07-18 2019-06-05 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
US8772126B2 (en) 2012-08-10 2014-07-08 Infineon Technologies Ag Method of manufacturing a semiconductor device including grinding from a back surface and semiconductor device
CN103022006B (zh) 2013-01-21 2015-03-18 贵州大学 一种基于外延技术的三维集成功率半导体及其制作方法
US8987827B2 (en) 2013-05-31 2015-03-24 Stmicroelectronics, Inc. Prevention of faceting in epitaxial source drain transistors
US9263357B2 (en) 2013-12-06 2016-02-16 Infineon Technologies Dresden Gmbh Carrier with hollow chamber and support structure therein

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1156888C (zh) * 1999-08-31 2004-07-07 株式会社东芝 半导体衬底及其制造方法
CN1225028C (zh) * 2002-02-13 2005-10-26 株式会社东芝 具有部分绝缘体基或部分空洞基外延硅构造的半导体器件
US20040026761A1 (en) * 2002-05-22 2004-02-12 Stmicroelectronics S.R.L. Dielectric insulation structure for integrating electronic semiconductor devices and relevant manufacturing process
US20060194410A1 (en) * 2005-02-28 2006-08-31 Hiroyuki Sugaya Semiconductor device with cavity and method of manufacture thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019034029A1 (zh) * 2017-08-18 2019-02-21 无锡华润上华科技有限公司 一种半导体器件的制备方法
CN112701079A (zh) * 2020-12-29 2021-04-23 上海烨映微电子科技股份有限公司 Son结构及其制备方法
CN113068318A (zh) * 2021-03-25 2021-07-02 福唐激光(苏州)科技有限公司 一种柔性线路板的激光形成方法

Also Published As

Publication number Publication date
US9613878B2 (en) 2017-04-04
DE102014117969A1 (de) 2015-06-11
US20170140978A1 (en) 2017-05-18
DE102014117969B4 (de) 2019-05-09
US10096511B2 (en) 2018-10-09
US20150162253A1 (en) 2015-06-11

Similar Documents

Publication Publication Date Title
CN104701237A (zh) 载体和用于加工载体的方法
US9716015B2 (en) Carrier and a method for processing a carrier
KR101710826B1 (ko) 반도체 디바이스의 형성 방법
US10170497B2 (en) Method for manufacturing an electronic device and method for operating an electronic device
US8536662B2 (en) Method of manufacturing a semiconductor device and semiconductor devices resulting therefrom
US7682885B2 (en) Method for fabricating vertical channel transistor in a semiconductor device
US9711393B2 (en) Silicon on nothing devices and methods of formation thereof
US9343530B2 (en) Method for manufacturing fin structure of finFET
US9236241B2 (en) Wafer, a method for processing a wafer, and a method for processing a carrier
US10658494B2 (en) Transistors and methods of forming transistors using vertical nanowires
CN104217983A (zh) 用于处理载体的方法和载体
US9875926B2 (en) Substrates with buried isolation layers and methods of formation thereof
US8466070B2 (en) Methods of forming semiconductor structures
KR100576415B1 (ko) 섀로우 트랜치 형성 방법
KR101386004B1 (ko) 웨이퍼 접합 기술을 활용한 마이크로 그리드 구조물 제조 방법
KR20230042657A (ko) 3차원 집적 반도체 메모리의 수직 채널 구조 생성 방법
KR20060074305A (ko) 반도체 소자의 필드 산화막 형성 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20150610