CN104659020B - 结合随机化的互连层的电子设备 - Google Patents

结合随机化的互连层的电子设备 Download PDF

Info

Publication number
CN104659020B
CN104659020B CN201410641484.8A CN201410641484A CN104659020B CN 104659020 B CN104659020 B CN 104659020B CN 201410641484 A CN201410641484 A CN 201410641484A CN 104659020 B CN104659020 B CN 104659020B
Authority
CN
China
Prior art keywords
randomization
layer
conductive pattern
electronic equipment
heterosphere
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410641484.8A
Other languages
English (en)
Other versions
CN104659020A (zh
Inventor
迈克尔·安东尼·阿曼德·因赞特
菲特·霍恩·恩古耶恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP BV
Original Assignee
NXP BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP BV filed Critical NXP BV
Publication of CN104659020A publication Critical patent/CN104659020A/zh
Application granted granted Critical
Publication of CN104659020B publication Critical patent/CN104659020B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
    • G06F21/55—Detecting local intrusion or implementing counter-measures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/73—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by creating or determining hardware identification, e.g. serial numbers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • H01L23/576—Protection from inspection, reverse engineering or tampering using active circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0861—Generation of secret information including derivation or calculation of cryptographic keys or passwords
    • H04L9/0866—Generation of secret information including derivation or calculation of cryptographic keys or passwords involving user or device identifiers, e.g. serial number, physical or biometrical information, DNA, hand-signature or measurable physical characteristics
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3271—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response
    • H04L9/3278—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response using physically unclonable functions [PUF]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明涉及一种结合随机化的互连层的电子设备和制造该电子设备的方法。在一个实例中，该电子设备包括：随机化的互连层，随机化的互连层具有通过蚀刻异质层形成的随机化的导电图案；和感测电路，感测电路被电耦合到随机化的互连层，以检测随机化的导电图案。在另一个实例中，制造该电子设备的方法包括：靠近硅衬底形成一组电极；将异质层的元素沉积到衬底上；蚀刻异质层以形成随机化的导电图案；以及将电极电耦合到感测电路和随机化的导电图案。

Description

结合随机化的互连层的电子设备
技术领域
本发明一般涉及用于基于硬件定制的系统和方法，在一个实例中涉及在电子设备中的安全功能。期望的是对这样的系统、方法和设备做进一步改进。
背景技术
电子设备的安全性在某些应用中是非常重要的，例如具有较高价值或安全要求的产品，如钞票或护照。虽然可以用软件来实现安全功能，但是一般来说基于硬件的安全功能更难以绕过。
基于硬件的安全密钥通常用在加密算法中来保护集成电路(IC)之间以及集成电路(IC)内部的数据传输。这样的安全密钥不应该很容易地被读出或传输到另一个类似的设备中。它们应该是可靠的，不容易被周围环境影响，并且对于不同的芯片应该是随机的和独特。
发明内容
本发明提出了一种结合随机化的互连层的电子设备和制造该电子设备的方法。在一个实例中，该电子设备包括：随机化的互连层，随机化的互连层具有通过蚀刻异质层形成的随机化的导电图案；和感测电路，感测电路被电耦合到随机化的互连层，以检测随机化的导电图案。在另一个实例中，制造该电子设备的方法包括：靠近硅衬底形成一组电极；将异质层的元素沉积到衬底上；蚀刻异质层以形成随机化的导电图案；以及将电极电耦合到感测电路和随机化的导电图案。
本发明的上述发明内容并不旨在代表本发明的每个公开的实施例或者每个方面。在随后的附图和详细描述中提供了其它方面和示例性实施例。
附图说明
图1显示的是结合随机化的互连层的电子设备；
图2A显示的是用于制造随机化的互连层的处理的一个实例；
图2B显示的是制成的随机化的互连层的另一个实例；
图3A和3B显示的是制成的随机化的互连层的顶视图和顶部放大视图的一个实例；
图4显示的是用于制造随机化的互连层的处理的又一个实例；
图5显示的是在随机化的互连层和感测电路之间的第一电极的界面的一个实例；
图6A显示的是在随机化的互连层和感测电路之间的第二电极的界面的一个实例；
图6B显示的是在随机化的互连层和感测电路之间的第三电极的界面的一个实例；
图6C显示的是在随机化的互连层和感测电路之间的第四电极的界面的一个实例；
图6D显示的是在随机化的互连层和感测电路之间的第五电极的界面的一个实例；
图7A显示的是多层设备内的第一随机化的互连层的一个实例；
图7B显示的是多层设备内的一组电极之间的电互连的一个实例；
图7C显示的是覆盖多层设备内的第一随机化的互连层的第二层和第三层的一个实例；
图7D显示的是利用分析工具观察到的多层设备的一个实例；
图8显示的是用于制造随机化的互连层的流程图的一个实例。
本发明可修改为各种变形和替代形式，但其细节已通过附图中的示例示出，在下面将详细地描述。然而应当理解，本文描述的特定实施例以外的其他实施例也是可能的。本发明涵盖了落入所附权利要求的精神和范围内的所有变形、等同方案和替代实施例。
具体实施方式
在一个实例中，基于硬件的安全设备是纳米尺度的结构无序的物理系统，如PUF(物理不可克隆功能)。该设备接收来自外部激励的询问，并取决于在设备中设计的结构无序来产生响应。当良好设计时，设备的结构无序是无法被克隆或精确复制的，甚至连设备的原始制造商也做不到，并且设备的结构无序对于各个设备是独特的。
当制造基于硬件的安全设备时，成本也是一个问题。一些设备是使用大的、复杂的和昂贵的电路来制造的，但是采用标准集成电路制造工艺的技术可以降低制造成本。
图1是结合随机化的互连层104的电子设备102。电子设备102可以用作需要安全性的许多系统、设备和电路如智能卡、安全通信、安全银行和信息安全中的安全设备。
在一个实例中，安全性是由具有一定程度的结构无序的随机化的互连层104提供的。随机化的互连层104中的结构无序类似于电子设备102所使用的独特指纹，以提供各种安全功能，例如创建PUF。在各种实施例中，随机化的互连层104是随机蚀刻的导电层，随机蚀刻的金属层，随机蚀刻的电阻层，以及随机蚀刻的半导体层。这些层中的变化性可以形成不连续性，空隙，不同形状和尺寸的随机分布的特征，部分随机化的互连层104的材料性质的改变，或者所有这些变化的组合。随机化的互连层104的制作方法将在下文中详细讨论。
感测电路106将互连层104中的结构无序转换成独特的信号，数字，代码或其他格式的信息。转换结构无序的具体技术将在下文中讨论。输出设备108对来自感测电路106的输出进行进一步的处理。由输出设备108进行的处理是适合于电子设备102的使用。在一个实例中，输出设备108生成安全密钥，在另一个实例中，输出设备108生成随机数。其他输出也是可能的。
图2A是用于制造图1中所示的随机化的互连层104的处理的一个实例。在衬底202的顶部上沉积电介质层204(例如，二氧化硅)。电介质层204可以覆盖未示出的其他的电子电路。电极(未示出，将在下文中讨论)嵌入电介质层204内部或嵌入电介质层204之下，作为感测电路106的一部分。
异质的导电层206被沉积在电介质层204之上。在一个实例中，通过将至少两种材料的混合物沉积到衬底上来形成结构无序的异质的导电层206。在本文中，材料被定义为包括元素周期表中的一个或多个元素和复杂程度不同的分子。因此，异质的导电层206的混合物可以包括金属，金属合金材料，电阻性材料和半导体材料。
所形成的异质的导电层206包括由第一材料构成的团簇，由第二材料构成的团簇，由第一材料和第二材料的混合物构成的团簇，以及空隙。可以通过键合变化的原子强度来形成团簇。当异质的导电层206被暴露给蚀刻剂时，这些不同的团簇以不同的速率被蚀刻，从而产生随机化的互连层104。在一个实例中，随机化的互连层104包括随机化的导电图案208。
在一个实例中，衬底202是硅，采用物理气相沉积(PVD)技术将原子成分比为2∶2∶5的一组硫族元素如Ge，Sb和Te共同溅射到电介质层204上，形成20nm厚的异质的导电层206。经过热处理之后，被溅射到晶片表面上的元素通过相互作用产生不同取向和成分的导电晶体，从而在异质的导电层206内部形成结构无序。相图描述了取决于被溅射的元素(例如，溅射的金属)之间的温度和比率将会形成的可能的导电合金。可以使用其他元素和材料，如铝合金，铝-锌；铝-钛；铝-硅；或铝钛硅的三元体系。在一个实例中，异质的导电层206的厚度可以在10nm数量级的范围内变化。在另一个示例实施方式中，溅射系统中的靶可以已经由原子成分比为2∶2∶5的Ge-Sb-Te材料制成。使用该靶将使得以2∶2∶5的原子成分比被溅射在衬底上。共溅射(同时用两个或三个靶)的优点是：可以通过调整对每个靶的溅射功率来调整衬底上的材料的最终成分。
在另一个实例中，异质的导电层206是采用单一材料产生的。由单一材料制成的异质的导电层206所具有的结构无序没有由超过一种材料制成的异质的导电层206的结构无序多。当由一种材料制成的异质的导电层206被暴露于蚀刻剂时，这种异质的导电层206被蚀刻地更均匀，但仍然是可以使用的。
异质的导电层206的温度处理在异质的导电层206中产生其他的结构变化。温度处理的结果取决于例如时间和温度变量。在一个示例实施例中，温度处理是退火。退火增强了颗粒，晶体和/或某种材料的团簇的形成。这些颗粒的成分可以是不同的，这取决于材料的沉积速率之间的比率。能量越高，所形成的晶体的均匀性越高。施加到材料的其它温度处理增强了分子结构的形成和变化。
在异质的导电层206的沉积与热处理之后，异质的导电层206被暴露于化学溶液，该化学溶液选择性地蚀刻异质的导电层206中的材料，从而在随机化的互连层104内产生随机化的导电图案208。以不同的蚀刻速率对异质的导电层206内的不同材料进行蚀刻。在一个实例中，进行热处理以形成更大的颗粒和晶体。形成晶体的另一种方法是使用PVD工艺以升高的温度来沉积元素。
在一个示例实施方式中，异质的导电层206是由硅晶片上的金属合金制成的。具有沉积的金属合金层的晶片被浸入到湿法蚀刻溶液中，发生金属合金层的各向异性蚀刻。在替换实例中使用各向同性反应离子蚀刻。
湿法蚀刻选择性地蚀刻异质的导电层206中的一组合金颗粒，蚀刻该组合金颗粒的速率慢于蚀刻异质的导电层206中的非合金、纯金属的速率。在使用不同的材料的其他示例实施方式中，其他的蚀刻速率是可能的。
在经过预定时间后，这取决于各向异性蚀刻速率和异质的导电层206的厚度，异质的导电层206被转变为具有随机的形状和尺寸的导电功能的不连续的导电层，本文中称为随机化的互连层104。对于Ge、Sb和Te合金层206，如前所述，用缓冲的HF溶液(BOE)对异质的导电层206蚀刻90秒。
异质的导电层206内的结构无序定制了随机化的互连层104。该定制在电子设备102中产生了指纹，它可以被用作PUF，随机数生成器，或用于其他目的。
随机化的互连层104中的随机图案是响应于对异质的导电层206中的不同晶体取向和局部不同的晶体成分进行选择性的化学蚀刻而形成的。图2A显示的是已经被选择性地蚀刻以产生随机化的导电图案208的理想化的异质的导电层206。图2B是随机化的互连层104内的另一种随机化的导电图案210，示出了在选择性的蚀刻之后随机化的互连层104在高度上的放大的变化。
图3A和3B显示的是在实际制成的随机化的互连层104中的随机化的导体图案的顶视图302和顶部放大视图304的一个实例。在蚀刻之后，在图3A和图3B中示出了形成异质的导电层206的硫族元素的金属。利用显微镜来捕获这些视图，这些视图显示了形成随机化的互连层104的随机化的金属特征。
图4是用于制造随机化的互连层104的处理的另一个实例。电介质层404、导电层406、异质的非导电层408按这样的顺序形成在衬底402的顶部上。在一个实例中，导电层406是单一的金属元素。异质的非导电层408包括元素的混合物，当这些元素混合时容易受到基于晶体的蚀刻的影响，如关于图2所讨论的。在一个实例中，异质的非导电层408包括形成在二元或三元(四元，...等)材料系统中的晶体，如GeSbTe。
随机化的非导电图案410是通过第一各向异性腐蚀由异质的非导电层408形成的，从而在导电层406的顶部产生随机化的特征和结构，如图4所示。硬掩模层的第一次蚀刻是足够的选择性的，使得导电层406不会过于蚀刻不足。
随机化的非导电图案410然后作为硬掩模层用于第二次蚀刻，通过第二次蚀刻将随机化的非导电图案410转印到导电层406上，从而形成蚀刻的导电层412。而在一个实例中，如上所述，产生具有金属的混合物的随机化的图案，在另一个实例中，该随机化的图案被用作掩模以转印到另一个层，该第二层可以是介电常数与周围材料不同的电介质层。可以通过使用电容感测器来测量电介质材料的随机化的图案。
这种方法的一个示例的优点是，在集成电路(IC)的整个处理之后，IC的热处理对被蚀刻的导电层412的影响较小，被蚀刻的导电层412现在受到硬掩模随机化的非导电图案410的保护。然而随机化的非导电图案410可能会由于另外的IC热处理而劣化，但是电子设备102的性能不会劣化或不会劣化的那么多。
图5是随机化的互连层104和感测电路106之间的第一电极502的界面的一个实例。显示了图3中的随机化的互连层104的示例的顶部放大视图304。用圆圈示出了十二个电极502重叠在随机化的互连层104的示例的顶部放大视图304上。电极502利用一种或多种电磁技术将随机化的互连层104连接到感测电路106，这些技术包括：阻抗连接(电阻，电容，电感)；半导体连接；或任何其它的电磁连接。感测电路106感测随机化的互连层104的图案，并将该图案转换成一个值发送到输出设备108。由感测电路106检测出的图案取决于位于电极502的正上方的随机化的互连层104的存在、尺寸和取向。感测电路106所使用的电极502的数量对于不同的电子设备102是可变化的。
图6A是包括随机化的导电图案208的随机化的互连层104和感测电路106之间的第二电极的界面602的一个实例。电极形成在电介质层204内。第二电极的界面602形成为电极A和B之间的电阻性连接，以及电极D，E和F以及随机化的导电图案208之间的电阻性连接。图6A中的电极C不连接到随机化的导电图案208。感测电路106(未示出)被连接到一组电极，并且测量选定的电极对之间的电阻。感测电路106不需要连接到所有电极，也不需要对所有电极之间进行测量。
被设计为测量图6A中的电极A和B之间的电阻的一个示例的感测电路106将测量有限/低电阻值，因为随机化的导电图案208连接电极A与电极B。被设计为测量图6A中的电极A和C之间的电阻的一个示例的感测电路106将测量无限/高电阻值，因为随机化的导电图案208不将电极C连接到任何一个其它的电极。感测电路106然后将随机化的导电图案208中的该电阻无序转换成输出设备108所要求的独特的信号，数字，代码，或其他信息格式。
图6B是随机化的导电图案208和感测电路106之间的第三电极的界面604的一个实例。电极形成在衬底层202内。第三电极的界面604形成为电极A，B，C，D，E和F以及随机化导电图案208之间的电容性连接。感测电路106(未示出)被连接到一组电极，并且测量选定的电极对之间的电容。感测电路106不需要连接到所有电极，也不需要对所有电极之间进行测量。
被设计为测量图6B中的电极A和B之间的电容的一个示例的感测电路106测量的电容值小于被设计为测量电极A和C之间的电容的感测电路106测量的电容值，因为随机化的导电图案208更靠近电极A和B，远离电极C。感测电路106然后将随机化的导电图案208中的电容无序转换成输出设备108所要求的独特的信号，数字，代码，或其他信息格式。
图6C是随机化的互连层104内的随机化的导电图案210和感测电路106之间的第四电极的界面606的一个实例。与图6A类似，电极形成在电介质层204内。第四电极的界面606形成为电极A和B之间的电阻性连接，以及电极D，E和F以及随机化的导电图案210之间的电阻性连接。图6C中的电极C未连接到随机化的导电图案210。
被设计为测量图6C中的电极A和B之间的电阻的一个示例的感测电路106将测量有限/低电阻值，因为随机化的导电图案210连接电极A与电极B。被设计为测量图6C中的电极A和C之间的电阻的一个示例的感测电路106将测量无限/高电阻值，因为随机化的导电图案210不将电极C连接到任何一个其它的电极。
图6D是随机化的互连层104内的随机化的导电图案210和感测电路106之间的第五电极的界面608的一个实例。电极形成在衬底层202内。第五电极的界面608形成为电极A，B，C，D，E和F以及随机化导电图案210之间的电容性连接。感测电路106(未示出)被连接到一组电极，并且测量选定的电极对之间的电容。
被设计为测量图6D中的电极A和B之间的电容的一个示例的感测电路106测量的电容值小于被设计为测量电极A和C之间的电容的感测电路106测量的电容值，因为随机化的导电图案210更靠近电极A和B，远离电极C。
在另一个实例中(未示出)，形成随机化的互连层104内的随机化的导电图案210和感测电路106之间的第六电极的界面。第六电极的界面包括电阻性、电容性和电感性部分，可以由感测电路106对这些部分进行分析，以将随机化的互连层104中的结构无序转换成独特的信号，数字，代码，或其他信息格式。
图7A是多层设备内的第一随机化的互连层702的一个实例。根据关于图2至6讨论的一种或多种技术，在晶片的正面或背面上形成第一层702。第一层702被耦合到一组电极704，该组电极704被耦合到感测电路106。如果多层设备被形成在晶片的背面上，则该组电极704通过硅通孔(TSV)技术被耦合到感测电路106。
TSV是一种完全穿过硅片或裸芯片的电气连接。对于大的TSV，在第一随机化的互连层702中的特征也需要是较大的。较大的互连层702的特征更容易利用光学技术和其他分析工具来检测。如果这些特征可以很容易地被检测到，则用于安全目的的电子设备102会更容易受到危害。
图7B是多层设备内的一组电极704之间的电互连706的一个实例。在一个实例中，电互连706在电极702和感测设备106之间实例化。电互连706中的变化增加了多层设备可以提供的安全性等级。
图7C是覆盖多层设备内的第一随机化的互连层702的第二层708和第三层710的一个实例。在一个实例中，第二层708和第三层710是根据关于图2至6讨论的一种或多种技术形成的，第二层708和第三层710可以是导电的或不导电的。在一个示例实施方式中，第二层708和第三层710与第一层702是电隔离的。在一个实例中，第二层708和第三层710与第一层702是分隔开的，它们彼此之间通过电介质分隔层分隔开。在一个实例中，电介质分隔层的厚度为10-100nm，防止在任何逆向工程的尝试中足够的深度解析以确定哪些特征属于哪一层。在一个实例中，与金属层相比，分隔层在蚀刻剂中具有不同的蚀刻速率。
此外，增加第二层708和第三层710提高了对多层设备的第一层702中的特征的检测难度，因为第二层708和第三层710中的特征很可能与第一随机化的互连层702中的特征混淆性的相似。
图7D是利用分析工具观察到的多层设备的一个实例。在分析工具中，例如光学分析工具中，第一层702，第二层708和第三层710混合在一起，形成合成图像712。各个层702，708和710堆叠在一起的越近，分析工具就越难解析形成电极704之间的实际互连的第一层702。由于多个层702，708和710的接近度，使用电阻性检测的感测电路106可能会在一些应用中更好地工作。
图8是用于制造电子设备102内的随机化的互连层104的流程图800的一个实例。该方法800开始于方框802，在方框802中，靠近硅衬底202形成一组电极502。接着，在方框804中，将异质的层206或408的元素沉积到衬底上。在方框806中，蚀刻异质的层206或408以形成随机化的导电图案208或210。然后，在方框808中，将电极502电耦合到感测电路106和随机化的导电图案208或210。
包括在上述的图中的流程图中的各个方框可以以任何顺序来执行，除非明确说明了特定顺序。而且，本领域的技术人员会认识到，虽然在本文中讨论了一种方法实施例，但是本说明书中记载的内容可以以多种不同的方式结合得到其他实施例。
在本说明书中，已经以选定的细节呈现了示例实施例。然而，本领域技术人员应当理解，可以实现很多包括不同选定的细节的其他示例实施例。权利要求书覆盖所有可能的示例性实施例。

Claims (20)

1.一种电子设备，其特征在于，包括：
随机化的互连层，随机化的互连层具有通过蚀刻异质层形成的随机化的导电图案；和
感测电路，感测电路被电耦合到随机化的互连层以检测随机化的导电图案，
其中，随机化的导电图案包括蚀刻速率不同的元素。
2.如权利要求1所述的电子设备，其特征在于，异质层包括取向不同的晶簇。
3.如权利要求1所述的电子设备，其特征在于，异质层包括成分不同的晶粒，成分的不同取决于第一材料的沉积速率和第二材料的沉积速率之间的比率。
4.如权利要求1所述的电子设备，其特征在于，异质层包括选自下组的至少一种材料：导电材料；硫族元素；电阻性材料；半导体材料。
5.如权利要求1所述的电子设备，其特征在于，异质层包括选自下组的至少一种材料：锗和锑和碲；铝合金；铝和锌；铝和钛；铝和硅。
6.如权利要求1所述的电子设备，其特征在于，随机化的导电图案包括不同形状和尺寸的随机分布的特征。
7.如权利要求1所述的电子设备，其特征在于，随机化的导电图案是通过对异质层中的不同的晶体取向和局部不同的晶体组成的材料进行各向异性蚀刻形成的。
8.如权利要求1所述的电子设备，其特征在于，随机化的导电图案选自下组中的一个：被随机化地蚀刻的电阻层，被随机化地蚀刻的半导体层。
9.如权利要求1所述的电子设备，其特征在于，
感测电路包括耦合到随机化的互连层的一组电极；
由感测电路检测出的随机化的导电图案取决于位于电极正上方的随机化的导电图案中的特征。
10.如权利要求1所述的电子设备，其特征在于，
感测电路包括耦合到随机化的互连层的一组电极；
感测电路测量电极的子集之间的电阻或电容。
11.如权利要求1所述的电子设备，其特征在于，所述随机化的导电图案是第一随机化层，所述电子设备还包括：
另外一组随机化层，另外一组随机化层是通过蚀刻另外一组异质层形成的，并且另外一组随机化层覆盖部分第一随机化层；以及
第一随机化层和另外一组随机化层之间的电隔离材料。
12.如权利要求1所述的电子设备，其特征在于，随机化的导电图案被包括在物理不可克隆功能(PUF)中。
13.如权利要求1所述的电子设备，其特征在于，电子设备是选自下组的至少一种：智能卡；安全设备。
14.一种系统，其特征在于，包括：
随机化的互连层，随机化的互连层具有通过蚀刻异质层形成的随机化的导电图案；
感测电路，感测电路被电耦合到随机化的互连层，以将随机化的导电图案转换成一个值；和
输出设备，输出设备被耦合到感测电路，将该值转换成选自下组的至少一种：随机数；安全密钥；和物理不可克隆功能，
其中，随机化的导电图案包括蚀刻速率不同的元素。
15.一种电子设备的制造方法，其特征在于，包括：
靠近硅衬底形成一组电极；
将异质层的元素沉积到衬底上；
蚀刻异质层以形成随机化的导电图案；以及
将电极电耦合到感测电路和随机化的导电图案，
其中，随机化的导电图案包括蚀刻速率不同的元素。
16.如权利要求15所述的方法，其特征在于，随机化的导电图案是由第一元素的第一蚀刻速率和第二元素的第二蚀刻速率之间的差异而形成的。
17.如权利要求15所述的方法，其特征在于，所述元素包括选自下组的至少一种：导电元素，以及非导电元素。
18.如权利要求15所述的方法，其特征在于，随机化的导电图案是响应于对异质层中的不同晶体取向和局部不同的晶体成分进行选择性的化学蚀刻而形成的。
19.如权利要求15所述的方法，其特征在于，进一步包括，
在蚀刻之前对异质层进行退火，其中异质层中的颗粒、晶体或团簇被增强。
20.如权利要求15的方法，其特征在于，随机化的导电图案是第一随机化层，所述方法还包括：
将通过蚀刻另外一组异质层形成的另外一组随机化层沉积到第一随机化层的顶部上；以及
将第一随机化层与另外一组随机化层电隔离。
CN201410641484.8A 2013-11-21 2014-11-13 结合随机化的互连层的电子设备 Active CN104659020B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/086,601 2013-11-21
US14/086,601 US9171810B2 (en) 2013-11-21 2013-11-21 Electronic device incorporating a randomized interconnection layer having a randomized conduction pattern

Publications (2)

Publication Number Publication Date
CN104659020A CN104659020A (zh) 2015-05-27
CN104659020B true CN104659020B (zh) 2018-01-12

Family

ID=51947144

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410641484.8A Active CN104659020B (zh) 2013-11-21 2014-11-13 结合随机化的互连层的电子设备

Country Status (3)

Country Link
US (1) US9171810B2 (zh)
EP (1) EP2876680B1 (zh)
CN (1) CN104659020B (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9806884B2 (en) * 2014-01-10 2017-10-31 Robert Bosch Gmbh System and method for cryptographic key identification
EP3147830B1 (en) 2015-09-23 2020-11-18 Nxp B.V. Protecting an integrated circuit
CN106815626B (zh) * 2015-12-01 2020-10-09 中芯国际集成电路制造(北京)有限公司 一种物理不可克隆产品及其制造的方法
CN107104035B (zh) * 2016-02-19 2020-08-28 中芯国际集成电路制造(上海)有限公司 半导体器件安全认证方法
US10175949B2 (en) 2016-09-06 2019-01-08 Arizona Board Of Regents Acting For And On Behalf Of Northern Arizona University Data compiler for true random number generation and related methods
WO2018106509A1 (en) * 2016-12-05 2018-06-14 Cryptography Research Inc. Backside security shield
US10964648B2 (en) * 2017-04-24 2021-03-30 International Business Machines Corporation Chip security fingerprint
KR102071937B1 (ko) * 2017-04-27 2020-01-31 김태욱 식별키 생성장치 및 식별키 생성방법
EP3401674B1 (en) 2017-05-09 2020-07-15 ams International AG Capacitive-type humidity sensor with superhydrophobic top surface and corresponding fabrication method
US10297546B2 (en) * 2017-07-18 2019-05-21 Globalfoundries Inc. Interconnect structures for a security application
US10381315B2 (en) 2017-11-16 2019-08-13 Samsung Electronics Co., Ltd. Method and system for providing a reverse-engineering resistant hardware embedded security module
FR3087937B1 (fr) * 2018-10-30 2021-05-14 Commissariat Energie Atomique Personnalisation d'un circuit integre lors de sa realisation
US10921202B2 (en) 2018-11-29 2021-02-16 Palo Alto Research Center Incorporated Tamper detection for breakable remakeable connections
GB201908679D0 (en) * 2019-06-18 2019-07-31 Ttp Plc Environmentally dependent physically unclonable function device
GB2587223B (en) * 2019-09-19 2023-07-19 Pragmatic Printing Ltd Electronic device and associated method of manufacture
TWI794778B (zh) * 2021-03-31 2023-03-01 國立成功大學 物理密鑰系統及物理密鑰的形成方法
CN114107903A (zh) * 2021-11-12 2022-03-01 中国工程物理研究院电子工程研究所 一种光学puf、其制备方法及应用

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5117457A (en) * 1986-11-05 1992-05-26 International Business Machines Corp. Tamper resistant packaging for information protection in electronic circuitry
CN101772775A (zh) * 2007-08-02 2010-07-07 Nxp股份有限公司 抗篡改半导体器件以及制造该抗篡改半导体器件的方法
EP2665094A1 (en) * 2012-05-15 2013-11-20 Nxp B.V. Tamper resistant IC

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4235657A (en) * 1979-02-12 1980-11-25 Kimberly Clark Corporation Melt transfer web
US5201681A (en) * 1987-02-06 1993-04-13 Canon Kabushiki Kaisha Method of emitting electrons
US5432047A (en) * 1992-06-12 1995-07-11 International Business Machines Corporation Patterning process for bipolar optical storage medium
AT408925B (de) 1996-10-22 2002-04-25 Posch Reinhard Dr Anordnung zum schutz von elektronischen recheneinheiten, insbesondere von chipkarten
JP2002073424A (ja) 2000-08-31 2002-03-12 Mitsubishi Electric Corp 半導体装置、端末装置および通信方法
WO2004017408A2 (en) 2002-08-15 2004-02-26 Koninklijke Philips Electronics N.V. Integrated circuit with id code and method of manufacturing same
CN101120433B (zh) * 2004-06-04 2010-12-08 伊利诺伊大学评议会 用于制造并组装可印刷半导体元件的方法
US7544578B2 (en) 2007-01-03 2009-06-09 International Business Machines Corporation Structure and method for stochastic integrated circuit personalization
KR100878512B1 (ko) * 2007-05-14 2009-01-13 나이넥스 주식회사 ＧａＮ 반도체 기판 제조 방법
US7993816B2 (en) * 2008-03-17 2011-08-09 International Business Machines Corporation Method for fabricating self-aligned nanostructure using self-assembly block copolymers, and structures fabricated therefrom
US8822263B2 (en) * 2008-06-30 2014-09-02 National University Corporation Tokyo University Of Agriculture And Technology Epitaxial growth method of a zinc oxide based semiconductor layer, epitaxial crystal structure, epitaxial crystal growth apparatus, and semiconductor device
EP2230794A3 (en) 2009-03-16 2011-10-05 Technische Universität München Towards Electrical, Integrated Implementations of SIMPL Systems
US8314445B2 (en) * 2010-03-10 2012-11-20 University Of Manitoba Plasmonic device, system, and methods
US9029836B2 (en) * 2010-09-08 2015-05-12 President And Fellows Of Harvard College Controlled synthesis of monolithically-integrated graphene structure
US8525169B1 (en) * 2012-08-10 2013-09-03 International Business Machines Corporation Reliable physical unclonable function for device authentication
US9000414B2 (en) * 2012-11-16 2015-04-07 Korea Photonics Technology Institute Light emitting diode having heterogeneous protrusion structures

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5117457A (en) * 1986-11-05 1992-05-26 International Business Machines Corp. Tamper resistant packaging for information protection in electronic circuitry
CN101772775A (zh) * 2007-08-02 2010-07-07 Nxp股份有限公司 抗篡改半导体器件以及制造该抗篡改半导体器件的方法
EP2665094A1 (en) * 2012-05-15 2013-11-20 Nxp B.V. Tamper resistant IC

Also Published As

Publication number Publication date
CN104659020A (zh) 2015-05-27
US9171810B2 (en) 2015-10-27
EP2876680A2 (en) 2015-05-27
US20150137380A1 (en) 2015-05-21
EP2876680A3 (en) 2015-06-03
EP2876680B1 (en) 2019-08-28

Similar Documents

Publication Publication Date Title
CN104659020B (zh) 结合随机化的互连层的电子设备
US20180240967A1 (en) Method of forming an on-pitch self-aligned hard mask for contact to a tunnel junction using ion beam etching
EP2762866B1 (en) CMOS gas sensor and method for manufacturing the same
Park et al. Material approaches to stretchable strain sensors
CN104885211B (zh) 金属-绝缘体-金属电容器形成技术
CN104541369B (zh) 器件认证中可靠的物理不可克隆功能
EP2232412B1 (en) Tamper-resistant semiconductor device and methods of manufacturing thereof
US20130285000A1 (en) Semiconductor device and manufacturing method of the same
CN102265395A (zh) 用于物理不可复制功能的物理结构
Bondi et al. Electrical conductivity in oxygen-deficient phases of tantalum pentoxide from first-principles calculations
CN104807855B (zh) 微机电气体感测装置
CN108074911A (zh) 跳孔结构
US9520366B2 (en) Chip comprising a phase change material based protecting device and a method of manufacturing the same
Ruoho et al. Transparent, flexible, and passive thermal touch panel
Anithkumar et al. Self‐Powered Smart Touchpad using Novel Intrinsic Piezo–Tribo Hybrid Nanogenerator
Shangguan et al. Study on the shrinkage behavior and conductivity of silver microwires during electrostatic field assisted sintering
CN103647022B (zh) 各向异性磁阻传感器垂直结构及其制造方法
Kheifets et al. Electrical properties of solid electrolytes with the general formula ABCD 3 (A= Ag, Cu; B= Pb, Sn; C= As, Sb; and D= S, Se)
Bedair et al. Modeling, fabrication and testing of MEMS tunable inductors varied with piezoelectric actuators
CN111157152B (zh) 用于测量微电子元件分层金属化结构中机械应力的传感器
Filipovic et al. System-on-chip sensor integration in advanced CMOS technology
CN105845663B (zh) 一种半导体器件及其制作方法和电子装置
CN203617345U (zh) 各向异性磁阻传感器垂直结构
Deepthi et al. Impact of temperature on structure deformation for monolithic inter-tier vias in monolithic 3D IC packaging system
Filipovic et al. Stress considerations for system-on-chip gas sensor integration in CMOS technology

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant