CN104658895A - 剖面改善的牺牲栅主体形成方法及半导体器件制造方法 - Google Patents
剖面改善的牺牲栅主体形成方法及半导体器件制造方法 Download PDFInfo
- Publication number
- CN104658895A CN104658895A CN201310575109.3A CN201310575109A CN104658895A CN 104658895 A CN104658895 A CN 104658895A CN 201310575109 A CN201310575109 A CN 201310575109A CN 104658895 A CN104658895 A CN 104658895A
- Authority
- CN
- China
- Prior art keywords
- sacrificial gate
- layer
- side wall
- main body
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 48
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 239000000203 mixture Substances 0.000 claims description 27
- 239000000463 material Substances 0.000 claims description 17
- 229910052751 metal Inorganic materials 0.000 claims description 13
- 239000002184 metal Substances 0.000 claims description 13
- 125000006850 spacer group Chemical group 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- 229920005591 polysilicon Polymers 0.000 claims description 7
- 238000000059 patterning Methods 0.000 abstract 2
- 239000010410 layer Substances 0.000 description 89
- 238000001020 plasma etching Methods 0.000 description 12
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 229910005542 GaSb Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 229910010038 TiAl Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000012940 design transfer Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 125000001475 halogen functional group Chemical group 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本公开提供了一种剖面改善的牺牲栅主体形成方法及半导体器件制造方法。一示例方法可以包括：在衬底上形成牺牲栅主体层；在牺牲栅主体层上形成硬掩模层，该硬掩膜层构图为对应于将要形成的栅堆叠的形状；在硬掩膜层的侧壁上形成侧墙；利用硬掩膜层，对牺牲栅主体层进行构图，在构图时，侧墙也能够被去除，其中，构图后的牺牲栅主体层形成牺牲栅主体。
Description
技术领域
本申请涉及半导体器件的制造，更具体地，涉及一种具有改善剖面特性的牺牲栅主体的形成方法以及基于此的半导体器件制造方法。
背景技术
随着半导体器件的不断小型化，常规的SiO2／多晶硅栅堆叠难以满足器件性能需求。为此，提出了高K栅介质／金属栅结构。为避免高K栅介质／金属栅结构受到半导体器件制造工艺中热处理的影响而性能退化，提出了替代栅工艺。
例如，图1示出了半导体器件100的示例制造工艺。如图1所示，在衬底102上形成牺牲栅主体104。这种牺牲栅主体104例如可以通过在衬底102表面上淀积一层多晶硅，并对其进行反应离子刻蚀(RIE)来形成。由于工艺的限制，得到的牺牲栅主体104一般具有非竖直的剖面。特别是，牺牲栅主体104一般呈从下向上渐缩的锥台型。图2示出了实际器件的显微照片，其中清楚地示出了牺牲栅主体的锥台型剖面。
在牺牲栅主体104的侧面上可以形成栅侧墙106(例如，氮化硅)。在衬底上可以形成层间电介质层108(例如，氧化硅)。可以对层间电介质层108进行平坦化处理如化学机械抛光(CMP)，以露出牺牲栅主体104。此时，可以通过选择性刻蚀，如利用TMAH溶液，去除牺牲栅主体104，以在栅侧墙106内侧留下空间。可以通过向该空间中形成高K栅介质层和金属栅主体，来完成器件100。
但是，由于牺牲栅主体104的剖面特性，栅侧墙106内侧的空间呈现上小下大的剖面。难以有效地填充这种空间而不带缺陷。
发明内容
鉴于上述问题，本公开提供了一种形成牺牲栅主体的方法及一种基于此的半导体器件制造方法，其中牺牲栅主体可以具有改善的剖面特性。
根据本公开的一个方面，提供了一种形成牺牲栅主体的方法。该方法可以包括：在衬底上形成牺牲栅主体层；在牺牲栅主体层上形成硬掩模层，该硬掩膜层构图为对应于将要形成的栅堆叠的形状；在硬掩膜层的侧壁上形成侧墙；利用硬掩膜层，对牺牲栅主体层进行构图，在构图时，侧墙也能够被去除，其中，构图后的牺牲栅主体层形成牺牲栅主体。
根据本公开的另一方面，提供了制造半导体器件的方法。该方法可以包括：根据上述方法，在衬底上形成牺牲栅主体；在牺牲栅主体的侧壁上形成栅侧墙；在形成有牺牲栅主体和栅侧墙的衬底上形成层间电介质层；对层间电介质层进行平坦化处理，以露出牺牲栅主体；选择性去除牺牲栅主体，在栅侧墙内侧留下空间；在所述空间中形成栅介质层和栅主体层。
根据本公开的实施例，在对硬掩膜层构图之后，与常规工艺中直接利用构图的硬掩膜层对牺牲栅主体层进行构图不同，先在硬掩膜层的侧壁上形成侧墙。侧墙的材料可以选择为能够与牺牲栅主体层在随后的构图处理中一起被去除，例如可以包括与牺牲栅主体层相同的材料。然后，再对牺牲栅主体层进行构图。该构图例如可以进行至侧墙被基本上完全去除。侧墙的存在将改变牺牲栅主体的剖面，从而呈现例如中间略凹的形状。这种剖面形状的牺牲栅主体有利于后继的替代栅工艺。
附图说明
通过以下参照附图对本公开实施例的描述，本公开的上述以及其他目的、特征和优点将更为清楚，在附图中：
图1是示出了根据相关技术的半导体器件制造工艺的示意图；
图2示出了根据相关技术的制造工艺得到的牺牲栅主体的显微照片；
图3-8是示出了根据本公开实施例的形成牺牲栅主体的流程中一些阶段的示意图；
图9-13是示出了根据本公开实施例的以牺牲栅主体为基础制造半导体器件的流程中一些阶段的示意图。
具体实施方式
以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域／层。
在本公开的上下文中，当将一层／元件称作位于另一层／元件“上”时，该层／元件可以直接位于该另一层／元件上，或者它们之间可以存在居中层／元件。另外，如果在一种朝向中一层／元件位于另一层／元件“上”，那么当调转朝向时，该层／元件可以位于该另一层／元件“下”。
图3-8是示出了根据本公开实施例的形成牺牲栅主体的流程中一些阶段的示意图。
如图3所示，提供衬底1002。衬底1002可以是各种形式的合适衬底，例如体半导体衬底如Si、Ge等，化合物半导体衬底如SiGe、GaAs、GaSb、AlAs、InAs、InP、GaN、SiC、InGaAs、InSb、InGaSb等，绝缘体上半导体衬底(SOI)等。在此，以体硅衬底及硅系材料为例进行描述。但是需要指出的是，本公开不限于此。在衬底1002上，可以形成浅沟槽隔离(未示出)，以限定有源区。
在衬底1002上，例如通过淀积，可以依次形成牺牲栅介质层1004和牺牲栅主体层1006。牺牲栅介质层1004可以包括氧化物(例如，SiO2)，厚度为约2-4nm；牺牲栅主体层1006可以包括多晶硅，厚度为约100nm。在牺牲栅介质侧层1004和牺牲栅主体层1006的叠层上方，例如通过淀积，可以形成硬掩膜层1008。硬掩膜层1008可以包括氮化物如氮化硅，厚度为约80-100nm。
接下来，可以通过光刻，对硬掩膜层1008进行构图。例如，如图4所示，可以在硬掩膜层1008上涂敷光刻胶，通过掩模对光刻胶进行曝光且然后进行显影，可以得到构图的光刻胶1010。该光刻胶1010被构图为对应于将要形成的栅堆叠的形状。然后，如图5所示，通过光刻胶1010，对硬掩膜层1008进行构图如反应离子刻蚀(RIE)，该RIE可以停止于牺牲栅主体层1006。因此，将光刻胶1010的图案转移到硬掩膜层1008中。之后，例如可以通过灰化等处理去除光刻胶1010。
与常规工艺中利用构图的硬掩膜层1008直接对牺牲栅主体层1006进行构图不同，根据本公开的实施例，先在硬掩膜层1008的侧壁上形成侧墙(spacer)。例如，如图6所示，例如通过淀积，在图5所示的结构上形成一侧墙材料层1012。侧墙材料层1012可以大致共形地淀积。在此，所谓“大致共形”是指共形度(在竖直表面上生长的厚度与在水平表面上生长的厚度之比)基本为1，并可以在可接受的范围(例如约1.0-0.7)内变化。可以选择侧墙材料层1012的材料，使得其能够在随后对牺牲栅主体层1006进行构图时能够随牺牲栅主体层1006一同被去除。例如，侧墙材料层1012可以包括与牺牲栅主体层1006相同的材料，如多晶硅。侧墙材料层1012的淀积厚度(在此，尤指在硬掩膜层1008侧壁上的厚度；在共形度为1时，可以是指侧墙材料层1012的淀积膜厚)可以为将要形成的栅长的约30％，可以依据不同栅长而适当加以增减。侧墙材料层1012可以包括在竖直表面(在此，硬掩膜层1008的侧壁)上延伸的竖直延伸部分以及在水平表面(在此，牺牲栅主体层1006的顶面)上延伸的水平延伸部分。然后，可以对材料层进行构图，以基本上去除其横向延伸部分。这种构图例如可以按照侧墙形成工艺来进行。具体地，例如可以基本上竖直的角度，对侧墙材料层1012进行RIE。于是，竖直表面(硬掩膜层1008的侧壁)上的竖直延伸部分可以保留，得到“侧墙”1012′，如图7所示。
在形成侧墙1012′之后，可以对牺牲栅主体层进行构图如RIE，如图7中的箭头所示，以得到牺牲栅主体1006′。构图可以停止于下方的牺牲栅介质层1004。如上所述，在构图时，侧墙1012′也可以被RIE。一方面，如上所述，由于RIE的特性，刻蚀后牺牲栅主体层1006的剖面倾向于呈现从下向上渐缩的形状；另一方面，由于侧墙1012′的存在，保护了牺牲栅主体层1006位于其下方的部分，使其不易受RIE影响。而且，侧墙1012′的保护作用随着自身被不断去除而变得越来越差。从而，牺牲栅主体1006′可以呈现例如中间略凹的形状，如图8所示。更加具体地，牺牲栅主体1006′的下部主要受到RIE刻蚀的影响，从而呈现从下向上渐缩的剖面；而牺牲栅主体1006′的上部主要受到侧墙1012′的影响，越靠近侧墙1012′受到的保护越大，从而越不易被去除，因而呈现从上向下渐缩的剖面。这两种效果相组合，得到了中间略凹的形状。可以通过控制侧墙1012′的高度和／或厚度来调整牺牲栅主体1006′的剖面形状，使得例如牺牲栅主体1006′的中部凹入不是太大。例如，侧墙1012′的高度可以接近或略低于下方牺牲栅主体层1006的厚度。根据一示例，该构图可以进行至侧墙1012′被基本上完全去除。
这样，就得到了根据本公开实施例的牺牲栅主体1006′。如图8所示，该牺牲栅主体1006′呈现中间略凹的形状，而不是上述锥台型。这种剖面有助于后继的替代栅工艺。
接下来，将描述以上述牺牲栅主体为基础的一示例替代栅工艺。这里需要指出的是，本领域技术人员知道多种方式来实施替代栅工艺，而不限于在此所述的示例。
例如，如图8所示，可以牺牲栅主体为掩模，进行延伸区(extension)注入，以形成延伸区1022。对于p型器件，可以注入p型杂质，如B、Al等；对于n型器件，可以注入n型杂质，如P、As等。另外，还可以进行晕圈(halo)注入(未示出)。
然后，如图9所示，可以在牺牲栅主体1006′的侧壁上，形成栅侧墙1014。例如，栅侧墙1014可以通过在衬底上共形淀积一层氮化物，并对该氮化物层进行选择性刻蚀如RIE来形成。在图9的示例中，没有去除牺牲栅主体1006′上的硬掩膜层1008，从而栅侧墙1014也形成在其侧壁上。根据备选示例，可以去除硬掩膜层1008。
随后，可以牺牲栅主体1006′和栅侧墙1014为掩模，进行源／漏注入，以形成源／漏注入区1024。还可以进行退火处理，以激活注入的离子，并形成源／漏区S／D(见图10)。
然后，如图10所示，可以在图9所示的结构上形成层间电介质层1016。例如，可以通过淀积氧化物，然后进行平坦化如化学机械抛光(CMP)来形成层间电介质层1016。在平坦化时，可以牺牲栅主体1006′为停止点，从而可以露出牺牲栅主体1006′。在平坦化同时，去除了硬掩膜层1008。
接下来，如图11所示，可以通过选择性刻蚀如湿法腐蚀(例如，利用TMAH溶液)，去除牺牲栅主体1006′。另外，还可以进一步选择性去除牺牲栅介质层1004。这样，就在层间电介质层1016中在栅侧墙1014内侧留下了栅槽G。
随后，可以在栅槽G内形成真正的栅堆叠。
具体地，如图12所示，可以在图11所示的结构上，例如通过淀积，可以依次形成高K栅介质层1018和金属栅主体层1020。例如，高K栅介质层1004可以包括HfO2等，厚度为约1-3nm；金属栅主体层1020可以包括TiAl、TiN等，厚度为约1-10nm。另外，金属栅主体层1020不限于图示的单层结构，也可以包括多种金属功函数材料的叠层结构。
在图12的示例中，示出了高K栅介质层1018和金属栅主体层1020将栅槽G完全填满的示例。但是，本公开不限于此。例如，金属栅主体层1020可以形成为较薄，使得栅槽G并未完全填满。之后，还可以在金属栅主体层1020之上例如通过淀积进一步形成多晶硅或金属层等。
根据一示例，还可以在衬底1000的表面上通过淀积或热氧化形成界面层(未示出)。界面层可以包括氧化物(例如氧化硅)，厚度为约
接下来，如图13所示，例如通过回蚀，去除高K栅介质层1004和金属栅主体层1020在栅槽G之外的部分，并因此形成栅堆叠。回蚀时，可以侧墙为停止点。
这样，就得到了根据本公开实施例的半导体器件1000。在形成该半导体器件1000时，特别是在填充栅堆叠时，由于栅槽G的剖面(参见图11)并非上窄下宽的锥台型，而是如上所述中间略凹的形状，因此相比于常规技术，要易于填充。
在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。
以上对本公开的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本公开的范围。本公开的范围由所附权利要求及其等价物限定。不脱离本公开的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本公开的范围之内。
Claims (8)
1.一种形成牺牲栅主体的方法，包括：
在衬底上形成牺牲栅主体层；
在牺牲栅主体层上形成硬掩模层，该硬掩膜层构图为对应于将要形成的栅堆叠的形状；
在硬掩膜层的侧壁上形成侧墙；
利用硬掩膜层，对牺牲栅主体层进行构图，在构图时，侧墙也能够被去除，
其中，构图后的牺牲栅主体层形成牺牲栅主体。
2.根据权利要求1所述的方法，其中，牺牲栅主体层包括多晶硅，侧墙包括多晶硅。
3.根据权利要求1所述的方法，其中，在形成牺牲栅主体层之前，该方法还包括在衬底上形成牺牲栅介质层。
4.根据权利要求1所述的方法，其中，形成侧墙包括：
在形成有牺牲栅主体层的衬底上大致共形地淀积侧墙材料层，并对该侧墙材料层进行构图以基本上去除其横向延伸部分，留下的侧墙材料层的纵向延伸部分形成侧墙。
5.根据权利要求1所述的方法，其中，对牺牲栅主体层的构图进行至侧墙被基本上完全去除。
6.根据权利要求1所述的方法，其中，侧墙的厚度为栅长的约30％。
7.一种制造半导体器件的方法，包括：
根据权利要求1所述的方法，在衬底上形成牺牲栅主体；
在牺牲栅主体的侧壁上形成栅侧墙；
在形成有牺牲栅主体和栅侧墙的衬底上形成层间电介质层；
对层间电介质层进行平坦化处理，以露出牺牲栅主体；
选择性去除牺牲栅主体，在栅侧墙内侧留下空间；
在所述空间中形成栅介质层和栅主体层。
8.根据权利要求7所述的方法，其中，栅介质层包括高K栅介质，栅主体层包括金属栅主体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310575109.3A CN104658895B (zh) | 2013-11-15 | 2013-11-15 | 剖面改善的牺牲栅主体形成方法及半导体器件制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310575109.3A CN104658895B (zh) | 2013-11-15 | 2013-11-15 | 剖面改善的牺牲栅主体形成方法及半导体器件制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104658895A true CN104658895A (zh) | 2015-05-27 |
| CN104658895B CN104658895B (zh) | 2017-10-17 |
Family
ID=53249877
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310575109.3A Active CN104658895B (zh) | 2013-11-15 | 2013-11-15 | 剖面改善的牺牲栅主体形成方法及半导体器件制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104658895B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01256128A (ja) * | 1988-04-06 | 1989-10-12 | Fujitsu Ltd | ドライエッチング方法 |
| JPH0258222A (ja) * | 1988-08-23 | 1990-02-27 | Oki Electric Ind Co Ltd | パターン形成方法 |
| CN102386080A (zh) * | 2010-09-02 | 2012-03-21 | 中芯国际集成电路制造(上海)有限公司 | 金属栅极的形成方法 |
-
2013
- 2013-11-15 CN CN201310575109.3A patent/CN104658895B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01256128A (ja) * | 1988-04-06 | 1989-10-12 | Fujitsu Ltd | ドライエッチング方法 |
| JPH0258222A (ja) * | 1988-08-23 | 1990-02-27 | Oki Electric Ind Co Ltd | パターン形成方法 |
| CN102386080A (zh) * | 2010-09-02 | 2012-03-21 | 中芯国际集成电路制造(上海)有限公司 | 金属栅极的形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104658895B (zh) | 2017-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20210265195A1 (en) | FETS and Methods of Forming FETS | |
| US11393814B2 (en) | Method for forming semiconductor device with helmet structure between two semiconductor fins | |
| US11271089B2 (en) | Method for manufacturing semiconductor structure with unleveled gate structure | |
| KR102389064B1 (ko) | 대체 게이트의 프로파일 제어 | |
| TWI821384B (zh) | 積體電路的製作方法、半導體裝置、與半導體結構 | |
| US9006067B2 (en) | Semiconductor device and method of fabricationg the same | |
| CN105895695A (zh) | 具有延伸的栅极结构的半导体结构及其形成方法 | |
| CN103854989B (zh) | 具有相同鳍型场效晶体管栅极高度的结构及其形成方法 | |
| KR101851259B1 (ko) | 반도체 장치 및 이의 제조 방법 | |
| TW201735352A (zh) | 半導體結構與其製作方法 | |
| CN104377132A (zh) | 半导体器件及其制造方法 | |
| US10593596B2 (en) | Semiconductor device, method of fabricating the same, and patterning method | |
| CN104716171B (zh) | 半导体设置及其制造方法 | |
| CN105810729A (zh) | 鳍式场效应晶体管及其制造方法 | |
| US20240072147A1 (en) | Semiconductor device and manufacturing method thereof | |
| CN102651320B (zh) | 一种鳍型场效应晶体管的制备方法 | |
| CN105514161B (zh) | 半导体装置及其制造方法 | |
| US12094761B2 (en) | FETs and methods of forming FETs | |
| TWI704622B (zh) | 半導體元件及其製作方法 | |
| CN104217948B (zh) | 半导体制造方法 | |
| CN103632978B (zh) | 半导体结构的形成方法 | |
| US20240145591A1 (en) | Vertical mosfet device, manufacturing method and application thereof | |
| CN103681342A (zh) | 一种导电沟道制作方法 | |
| CN104124160B (zh) | 半导体器件制造方法 | |
| CN104658895A (zh) | 剖面改善的牺牲栅主体形成方法及半导体器件制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |