CN104656738A - 红外焦平面高速率恒跨导轨到轨输出级电路 - Google Patents

Abstract

本发明提供一种红外焦平面高速率恒跨导轨到轨输出级电路，包括轨到轨输入级电路、甲乙类输出级电路、电流镜镜像电路、上行电流补偿电路、下行电流补偿电路、上行电流比较电路和下行电流比较电路，由电流镜镜像电路提供偏置电流，轨到轨输入级电路为甲乙类输出级电路提供输出信号电流，由上、下行电流补偿电路补偿输入共模电平上行或是下行时输入互补差动对管工作电流的减少；通过上、行电流补偿电路补偿甲乙类输出级的工作电流；通过上、下行电流比较电路比较轨到轨输入级电路中镜像管的电流与共源共栅电流镜的电流的大小，从而控制上行电流比较电路和下行电流比较电路中输出管的通断，增大本发明的上、下拉能力，提高其工作效率和输出速率。

Description

红外焦平面高速率恒跨导轨到轨输出级电路

技术领域

本发明涉及集成电路技术领域，特别是涉及一种红外焦平面高速率恒跨导轨到轨输出级电路。

背景技术

近年来，随着集成电路制作工艺特征尺寸的减小，其使用的电源电压逐步下降，但是器件阈值电压并没有相应减小，输出级的共模输入/输出范围越来越窄，难以满足现阶段对输出级的需求。同时，在便携式电子设备、红外焦平面读出电路、LED驱动电路、平板显示器控制电路等领域对集成电路输出级的低功耗、高效率、高速率等特性要求越来越迫切，成为众多设计者研究的目标。

轨到轨运算放大器(rail-to-rail operational amplifier)可以实现从电源高电位到低电位的共模输入、输出范围，一般采用互补差动输入对管来实现输出级的轨到轨输入，采用共源单级放大器实现输出级的轨到轨输出。但是，互补差动输入管跨导的变化对频率的补偿带来很大困难，并会导致系统工作不稳定；另外，增益随跨导变化而变化，还会引入额外的谐波失真。共源单级放大器输入共模电平范围较小，且难以调节，其静态功耗较高，工作效率较低。

为了解决上述问题，轨到轨输入电路须保持输入跨导的恒定，常用的解决方案主要包括1:3电流镜电路、衬底驱动电路、浮栅电路等，这些方案均会增大电路的功耗，降低了工作速率。轨到轨输出电路可以通过采用甲乙类(Class AB)输出级有效提高工作效率，降低静态功耗，但是同时其输出信号线性度较低，工作速率难以提高。

如图1所示，是现有技术中一种工作在亚阈值状态下的恒跨导轨到轨输入级电路结构。亚阈值状态下MOS管的跨导和其电流成正比，当输入共模电压上行到PMOS差动对停止工作时，M9、M8和M7组成的电流补偿电路开始工作，将M5中的电流镜像到NMOS差动对中，保持输入电路总工作电流不变，从而保持输入级的跨导恒定。当输入共模电压下行到NMOS差动对停止工作时，其工作原理与共模电压上行相似。

上述电路镜像电路对电流的复制精度较低，特别是对窄沟道的MOS管，由于沟道长度调制效应影响比较大，镜像电路的复制电流受到MOS管漏极电压的影响特别明显，严重降低了电流镜的复制精度。同时，互补差动对的工作电流由M5和M6通过镜像电路获得，其对电流的控制较低，跨导变化非常大。

如图2所示，是现有技术中一种增加了电流比较电路的甲乙类输出级电路。该电路通过将输出output和in-联接构成单位增益放大器作为电路的缓冲级或是输出级电路。当in+的输入电压上行时，M7电流减小，通过监视M7的电流变化控制M13导通，增大对负载的注入电路，当output接近in+，即in-接近in+时，M7电流逐渐恢复到M4的一半，M13闭合，由M9和M10组成的共源单级放大器精确确定最终的输出电路。该甲乙类输出级有效提升了输出效率，增大了输出速率，降低了功耗，并且实现了轨到轨输出。

上述电路的缺点主要表现在以下几个方面：一、输入级电路无法实现共模电平轨到轨输入；二、随着沟道长度的减小，电流无法精确复制，电流比较电路控制精度较低；三、共源单级放大器输入共模电平较难控制，其上述共源单级放大器上拉能力较强，下拉能力较弱。

发明内容

基于此，本发明提供一种红外焦平面高速率恒跨导轨到轨输出级电路，具有轨到轨输入及轨到轨输出的优点，且其工作效率和输出速率较高，功耗较低，满足现阶段低电源电压对较大共模电平范围的要求，及高性能电路中单位增益缓冲器对输出级低功耗、高速率的要求。

一种红外焦平面高速率恒跨导轨到轨输出级电路，包括轨到轨输入级电路、甲乙类输出级电路、电流镜镜像电路、上行电流补偿电路、下行电流补偿电路、上行电流比较电路和下行电流比较电路；

所述电流镜镜像电路分别与所述轨到轨输入级电路、甲乙类输出级电路、上行电流比较电路、下行电流比较电路连接；

所述轨到轨输入级电路还与所述上行电流补偿电路、下行电流补偿电路、上行电流比较电路、下行电流比较电路连接；

所述上行电流补偿电路和下行电流补偿电路分别与所述甲乙类输出级电路连接；

所述电流镜镜像电路用于为所述轨到轨输入级电路、甲乙类输出级电路、上行电流比较电路和下行电流比较电路提供偏置电流；

所述轨到轨输入级电路用于为所述甲乙类输出级电路提供输出信号电流；

所述上行电流补偿电路和下行电流补偿电路用于补偿输入共模电平上行或是下行时输入互补差动对管工作电流的减少；

所述上行电流补偿电路和下行电流补偿电路用于补偿所述甲乙类输出级的工作电流；

所述上行电流比较电路和下行电流比较电路用于分别比较所述轨到轨输入级电路中镜像管的电流与共源共栅电流镜的电流的大小，根据比较结果控制所述上行电流比较电路和下行电流比较电路输出管的通断。

上述红外焦平面高速率恒跨导轨到轨输出级电路，包括轨到轨输入级电路、甲乙类输出级电路、电流镜镜像电路、上行电流补偿电路、下行电流补偿电路、上行电流比较电路和下行电流比较电路，该电路由电流镜镜像电路提供偏置电流，轨到轨输入级电路为甲乙类输出级电路提供输出信号电流，通过上行电流补偿电路和下行电流补偿电路补偿输入共模电平上行或是下行时输入互补差动对管工作电流的减少，从而保持工作电流的不变，维持输入总跨导的恒定；并通过上行电流补偿电路和下行电流补偿电路补偿甲乙类输出级的工作电流，提高甲乙类输出级电路输出信号的线性度，降低谐波失真。通过上行电流比较电路和下行电流比较电路比较所述轨到轨输入级镜像管中的电流与共源共栅电流镜中的电流的大小，从而控制上行电流比较电路和下行电流比较电路中输出管的通断，增大本发明的上拉能力和下拉能力，并有效提高其工作效率和输出速率，还降低了其静态功耗。

附图说明

图1为现有技术中一种工作在亚阈值状态下的恒跨导轨到轨输入级电路的示意图。

图2为现有技术中一种增加了电流比较电路的甲乙类输出级电路的示意图。

图3为本发明红外焦平面高速率恒跨导轨到轨输出级电路在第一实施方式中的结构示意图。

图4为本发明红外焦平面高速率恒跨导轨到轨输出级电路在第二实施方式中的结构示意图。

具体实施方式

下面结合实施例及附图对本发明作进一步详细说明，但本发明的实施方式不限于此。

如图3所示，是本发明红外焦平面高速率恒跨导轨到轨输出级电路在第一实施方式中的结构示意图，图中细箭头为控制信号，粗箭头为传输信号；该电路可包括轨到轨输入级电路11、甲乙类输出级电路12、电流镜镜像电路13、上行电流补偿电路14、下行电流补偿电路15、上行电流比较电路16和下行电流比较电路17；

所述电流镜镜像电路13分别与所述轨到轨输入级电路11、甲乙类输出级电路12、上行电流比较电路16、下行电流比较电路连接17；

所述轨到轨输入级电路11还与所述上行电流补偿电路14、下行电流补偿电路15、上行电流比较电路16、下行电流比较电路连接17；

所述上行电流补偿电路14和下行电流补偿电路15分别与所述甲乙类输出级电路12连接；

所述电流镜镜像电路13用于为所述轨到轨输入级电路11、甲乙类输出级电路12、上行电流比较电路16和下行电流比较电路17提供偏置电流；

所述轨到轨输入级电路11用于为所述甲乙类输出级电路12提供输出信号电流；

所述上行电流补偿电路14和下行电流补偿电路15用于补偿输入共模电平上行或是下行时输入互补差动对管工作电流的减少；

所述上行电流补偿电路14和下行电流补偿电路15用于补偿所述甲乙类输出级12的工作电流；

所述上行电流比较电路16和下行电流比较电路17用于分别比较所述轨到轨输入级电路中镜像管的电流与共源共栅电流镜的电流的大小，根据比较结果控制所述上行电流比较电路16和下行电流比较电路17中输出管的通断。

如图4所示，是本发明红外焦平面高速率恒跨导轨到轨输出级电路在第二实施方式中的结构示意图，在本实施方式中，所述轨到轨输入级电路中意义实现输入信号共模电平的轨到轨输入，其设置两个输入信号端Vin+和Vin-，所述轨到轨输入级电路包括PMOS互补差动对PMOS管M1和M2、NMOS互补差动对M3和M4、NMOS有源电流镜M5和M6、PMOS有源电流镜M7和M8；所述PMOS差动对与NMOS互补差动对都工作在亚阈值区；

其中，所述PMOS差动对中的PMOS管M1和PMOS管M2的源极相连后，分别并与所述电流镜镜像电路和下行电流补偿电路相连；

所述NMOS互补差动对中的NMOS管M3和NMOS管M4的源极相连后与所述电流镜镜像电路和上行电流补偿电路相连；

PMOS管M1的栅极与NMOS管M3的栅极相连构成所述轨到轨输入级电路的反向输入端，PMOS管M2的栅极与NMOS管M4的栅极相连构成所述轨到轨输入级电路的同向输入端；

NMOS有源电流镜中的NMOS管M5和NMOS管M6的源极分别都接入电源VDD，PMOS有源电流镜中的NMOS管M7和NMOS管M8的源极接地GND；

PMOS管M1的漏极与NMOS管M7的漏极及栅极共点；

NMOS管M3的漏极与PMOS管的漏极及源极共点；

PMOS管M2的漏极与NMOS管M4的漏极共同连接到所述甲乙类输出级电路的输入端；

PMOS管M6的栅极与PMOS管M5的栅极及漏极共点，其漏极与所述甲乙类输出级电路的输入端相连；

NMOS管M8的栅极与NMOS管M7的栅极及漏极共点，其漏极与所述甲乙类输出级电路的输入端相连。

在一较佳实施例中，所述的甲乙类输出级电路用于实现输出信号的轨到轨输出，其输出端为Vout，其包括M9至M20共十二个MOS管：

NMOS管M9的栅极及漏极均与所述轨到轨输入级电路中的PMOS管M6的漏极共点，

PMOS管M10的栅极及漏极均与所述轨到轨输入级电路中的NMOS管M8的漏极共点，用于检测轨到轨输入级电路中的电流；

NMOS管M11和PMOS管M12的栅极分别与NMOS管M9和PMOS管M10的栅极及漏极共点，用于分别镜像NMOS管M9和PMOS管M10的漏电流；

NMOS管M11的漏极接电源VDD，其源极与PMOS管M15的源极共点；

PMOS管M12的漏极接地GND，其源极与NMOS管的M14的源极共点；

PMOS管M15的栅极与PMOS管M18的栅极及漏极共点，其漏极与NMOS管M16的漏极及栅极共点；

NMOS管M16的源极接地GND，栅极及漏极与NMOS管M20的栅极共点；

NMOS管M14的栅极与NMOS管M17的栅极及漏极共点，其漏极与PMOS管M13的漏极及栅极共点；

PMOS管M13的源极接电源VDD，栅极及漏极与PMOS管M19的栅极共点；

NMOS管M17的漏极与栅极共点后接入所述上行电流补偿电路和电流镜镜像电路；

PMOS管M18的漏极与栅极共点后接入所述下行电流补偿电路和电流镜镜像电路；

PMOS管M19的源极接电源VDD，NMOS管M20的源极接地GND，PMOS管M19的漏极与NMOS管M20的漏极相连后为所述甲乙类输出级电路的输出端口Vout。

在一较佳实施例中，所述电流镜镜像电路用于为其他各部分电路的工作提供偏置电流，该电路均采用典型的共源共栅电流镜结构，包括M29至M43共十五个MOS管：

由NMOS管M29和NMOS管M30，与NMOS管M30和M32构成的1:1电流镜，将参考电流I_ref复制到PMOS管M34和PMOS管M35中；

由PMOS管M35和PMOS管M34，与PMOS管M36和PMOS管M37构成的1:K₁电流镜，将K₁倍的I_ref复制到PMOS管M36和PMOS管M37中；其中，K₁为预设的第一复制比例；

由PMOS管M35和PMOS管M34，与PMOS管M42和M43构成的1:K₂电流镜，将K₂倍的I_ref复制到M42和M43中；其中，K₂为预设的第二复制比例；

由NMOS管M29和NMOS管M30，与NMOS管M38和M39构成的1:K₁电流镜，将K₁倍的I_ref复制到NMOS管M38和NMOS管M39中；

由NMOS管M29和NMOS管M30，与NMOS管M40和M41构成的1:K₂电流镜，将K₂倍的I_ref复制到M40和M41中，其中，K₁倍的I_ref电流用于所述甲乙类输出级电路的电流偏置，通过PMOS管M37的漏极与NMOS管M17的漏极和栅极共点，及NMOS管M38的漏极与PMOS管M18的的漏极和栅极共点；K₂倍的I_ref电流用于所述轨到轨输出级电路的电流偏置，通过PMOS管M43的漏极与PMOS管M1和PMOS管M2的源极相连，及NMOS管M40的漏极与NMOS管M3和NMOS管M4的源极相连。PMOS管M33用于电压平移，使PMOS管M34及NMOS管M32的漏极维持相对稳定。

在一较佳实施例中，所述上行电流补偿电路还用于当输入共模电平上行至所述PMOS互补差动对M1和M2停止工作时，将PMOS管M42和PMOS管M43中的工作电流1:1复制为NMOS互补差动对M3和M4中，保持总工作电流不变；

所述上行电流补偿电路包括M44至M54共十一个MOS管：

PMOS管M44的栅极由偏压Vb1控制，用于调节所述上行电流补偿电路的起始工作电压；其源极与PMOS管M43的漏极及PMOS管M1和PMOS管M2的源极共点；其漏极连接到由NMOS管M45和NMOS管M46、与NMOS管M47和NMOS管M48构成的1:1共源共栅电流镜，并由NMOS管M47的漏极与NMOS管M3和NMOS管M4的源极相连，将复制电流补偿为NMOS管M3和NMOS管M4的工作电流；

同时，由NMOS管M49和NMOS管M50，与NMOS管M45和NMOS管M46构成的K₃:1共源共栅电流镜将NMOS管M45和NMOS管M46中K₃倍电流复制到PMOS管M49和PMOS管M50中；其中，K₃为预设的第三复制比例；

再由PMOS管M53和PMOS管M54，与PMOS管M51和PMOS管M52构成的K₄:1共源共栅电流镜将PMOS管M51和PMOS管M52中的K₄倍电流复制到PMOS管M53和PMOS管M54中，使PMOS管M53和PMOS管M54有K₄K₃倍的补偿电流值，用于提高甲乙类输出级电路输入信号上行时输出信号的线性度；其中，K₄为预设的第四复制比例。

在一较佳实施例中，所述下行电流补偿电路用于当输入共模电平下行至NMOS互补差动对M3和M4停止工作时，将NMOS管M41和NMOS管M40中的工作电流1:1复制到PMOS互补差动对中，保持总工作电流不变，其包括M55至M65共十一个MOS管：

NMOS管M59的栅极由偏压Vb2控制，用于调节所述下行电流补偿电路的起始工作电压；其源极与NMOS管M40的漏极及NMOS管M3和NMOS管M4的源极共点；其漏极连接到由PMOS管M58和PMOS管M57与PMOS管M56和PMOS管M55构成的1:1共源共栅电流镜，并由PMOS管M56的漏极与PMOS管M1和PMOS管M2的源极相连，将复制电流补偿为M1和M2的工作电流；

同时，由PMOS管M60和PMOS管M61，与PMOS管M57和PMOS管M58构成的K₃:1共源共栅电流镜将PMOS管M57和PMOS管M58中的K₃倍电流复制到PMOS管M60和PMOS管M61中；

再由NMOS管M64和NMOS管M65，与NMOS管M62和NMOS管M63构成的K₄:1共源共栅电流镜将NMOS管M62和NMOS管M63中K₄倍电流复制到NMOS管M64和NMOS管M65中，使NMOS管M64和NMOS管M65具有K₄K₃倍的补偿电流值，用于提高甲乙类输出级电路输入信号下行时输出信号的线性度。

在一较佳实施例中，所述上行电流比较电路用于输入共模电压上行时，比较NMOS管M7中的电流与K₂倍的I_ref；其中，K₂为共源共栅电流镜的复制比例，所述I_ref为预设的参考电流；

所述上行电流比较电路包括PMOS管M21、PMOS管M22、PMOS管M 27和NMOS管M23；

PMOS管M21和PMOS管M22，与PMOS管M35和PMOS管M34构成(K₂+△K):1共源共栅电流镜；其中，△K为预设的调整值，以使复制比例略大于K₂；

NMOS管M23的栅极与NMOS管M7的栅极和漏极共点，用于跟踪M7中电流的变化；

PMOS管M27的栅极与PMOS管M22和NMOS管M23的漏极共点，其源极接电源VDD，其漏极接输出端Vout。

在一较佳实施例中，所述下行电流比较电路用于输入共模电压下行时，比较PMOS管M5中的电流与K₂倍的I_ref；

所述下行电流比较电路包括PMOS管M24、NMOS管M25、NMOS管M26和NMOS管M28；

NMOS管M25和M26与NMOS管M29和M30构成(K₂+△K):1共源共栅电流镜；

PMOS管M24的栅极与PMOS管M5的栅极和漏极共点；

NMOS管M28的栅极与PMOS管M24和NMOS管M25的漏极共点，其源极接地GND，漏极接输出端Vout。PMOS管M27和NMOS管M28构成另一种形式的甲乙类输出级。

接下来阐述本发明恒跨导轨到轨输出级电路的工作原理：

该实施例的轨到轨输入级电路的PMOS和NMOS互补差动对工作在亚阈值状态。亚阈值区状态下MOS管的跨导可表示为：

$g_{m,\mathrm{subth}}=\frac{I_{\mathrm{Drain}}}{n{V}_t}---\left(1\right)$

$n=\frac{C_{\mathrm{ox}}+D_{\mathrm{dep}}}{C_{\mathrm{ox}}}---\left(2\right)$

$V_t=\frac{\mathrm{kT}}{q}---\left(3\right)$

其中，I_Drain为MOS管的漏极电流，n为亚阈值斜率因子，V_t为热势电压，C_ox为单位面积山氧化层电容，C_dep为单位面积耗尽区电容，k是玻尔兹曼常数，T是绝对温度，q是电子电量。由上述公式(1)(2)(3)可知亚阈值区的MOS跨导由MOS管漏极电路决定，因此只要保证PMOS和NMOS互补差动对总的工作电流不变，其跨导可以保持恒定不变。

如图4中所示，轨到轨输入级电路总跨导为：

$\begin{array}{c}{g}_{m,\mathrm{RTR}}=\frac{I_{P,\mathrm{tail}}}{2{\mathrm{nV}}_t}+\frac{I_{N,\mathrm{tail}}}{2{\mathrm{nV}}_t}\\ =\frac{I_{P,\mathrm{tail}}+I_{N,\mathrm{tail}}}{2n{V}_t}\end{array}---\left(4\right)$

式中，I_P,tail为PMOS互补差动对管的尾电流，I_N,tail为NMOS互补差动对管的尾电流，均为K₂I_ref。如果PMOS互补差动对管停止工作时将I_P,tail补偿到I_N,tail，或是NMOS互补差动对管停止工作时将I_N,tail补偿到I_P,tail，就可以维持轨到轨输入级电路跨导的恒定，其总跨导就可表示为：

$g_{m,\mathrm{RTR}}=\frac{K_2{I}_{\mathrm{ref}}}{n{V}_t}---\left(5\right)$

式中，K₂为共源共栅电流镜的复制比例，I_ref为参考电流。因此，该电路的工作过程可以分为共模输入电平非常接近VDD/2、共模输入电平上行、共模输入电平下行三个部分。

(1)当输入共模电平非常接近VDD/2时，PMOS互补差动对M1和M2与NMOS互补差动对M3和M4均正常工作，上行电流补偿电路和下行电流补偿电路均处于关闭状态，总跨导为PMOS和NMOS互补差动对管跨导相加，由(4)式得其总跨导值K₂I_ref/nV_t。

此时，M7中的电流约为K₂I_ref/2，因此理论上M23中的电流应与M7相等，即K₂I_ref/2，而PMOS管M21和M22要精确镜像M35和M34中的电流，其电流值为(K₂+△K)I_ref，大于M23中的K₂I_ref/2。这时电流会驱使M21和M22进入线性区，由于沟道长度调制效应，处于饱和区的M23的漏极电压较高，即M27的栅极电压较高，M27处于关闭状态，上行电流比较电路处于闭合状态。同理，此时下行电流比较电路也处于闭合状态。

当将输出端Vout与反向输入端Vin-相接构成单位增益放大器，且输入信号Vin+在接近VDD/2的范围内小幅上升时，M23中的电流小于K₂I_ref，M27处于关闭状态；同理，Vin+在接近VDD/2的范围内小幅下降时，M28也处于关闭状态。

(2)当输入共模电压上行至PMOS互补差动对M1和M2停止工作时，上行电流补偿电路开始工作，将PMOS管M42和M43中的电流补偿为NMOS互补差动对的工作电流，此时NMOS互补差动对总的工作电流为2倍的K₂I_ref，由(5)得其总跨导值为K₂I_ref/nV_t，与两对差动互补对管同时工作时一致，保持了跨导的恒定。

同时，通过PMOS管M53和M54镜像得到的K₃K₄倍补偿电流补偿至甲乙类输出级电路M17的漏极，形成输入到输出的电流负反馈环路，防止在较高输入共模电压时M16进入亚阈值区，从而有效提高了输出信号的线性度。

此时，M7中的电流为零，M23处于截止区，因此M28的栅极接近电源电压VDD，M27处于关闭状态，上行电流比较电路处于闭合状态。同时，M5中的电流为I_ref，M24中的电流为应为I_ref；而NMOS管M25和M26要精确镜像M32和M31中的电流，其电流值为(K₂+△K)I_ref，略大于M23中的K₂I_ref。这时电流会驱使M25和M26进入接近饱和区的线性区，由于沟道长度调制效应，处于饱和区的M23的漏极电压较高，即M28的栅极电压较低，M28处于接近开启的关闭状态，上行电流比较电路处于接近开启的闭合状态。

当将输出端Vout与反向输入端Vin-相接构成单位增益放大器时，Vin+输入电平增大△V，M5中的电流会减小g_m，RTR△V，M24中的电流也会相应减小，进一步会驱使M25和M26进入深线性区，使M28始终处于关闭状态。而当Vin+输入电平降低△V，M5中的电流会增大g_m，RTR△V，M24中的电流也会相应增大，会驱使M25和M26进入饱和区，M24漏极电平升高，从而开启M28，下行电流比较电路开启。△V越大，M28的栅压越高，M28中产生的电流越大，增大了对负载电容的流出电流，有效提高了甲乙类输出的工作效率和工作速率。当输出端Vout与Vin+接近时，Vin-与Vin+接近，M5和M24中的电流接近K₂I_ref，M28再次关闭，最终电压由甲乙类输出级决定。即使Vin+输入电平降低到PMOS输入管M2开启，M7和M23中的电流最大为K₂I_ref，上行电流比较状态仍处于关闭状态。

由上述分析可知，当轨到轨输入级电路输入共模电平较高时，上行电流比较电路始终处于闭合状态，下行比较电路开启，增大了甲乙类输出级电路的下拉能力。

(3)当输入共模电压下行至NMOS互补差动对停止工作时，下行电流补偿电路开始工作，将NMOS管M40和M41中的电流补偿为PMOS互补差动对的工作电流，此时NMOS互补差动对总的工作电流为2倍的K₂I_ref，其总跨导值为K₂I_ref/nV_t，保持在恒定状态。下行电流补偿电路形成的负反馈形式与上行电流补偿电路相似，防止M13进入亚阈值状态。上行电流比较电路和下行电流比较电路的工作过程与输入共模电压上行时相似，用于增大了甲乙类输出级电路的上拉能力，降低功耗，提高工作效率和输出速率。

整个电路的工作流程如图3所示：轨到轨输入级电路、甲乙类输出级电路、上行电流比较电路、下行电流比较电路由电流镜镜像电路提供偏置电流，轨到轨输入级电路通过MOS管M9和M10为甲乙类输出级电路提供输出信号电流，通过上行电流补偿电路和下行电流补偿电路补偿输入共模电平上行或是下行时输入互补差动对管工作电流的减少，从而保持工作电流的不变，维持输入总跨导的恒定；并通过上行电流补偿电路和下行电流补偿电路补偿甲乙类输出级的工作电流，提高甲乙类输出级电路输出信号的线性度，降低谐波失真。通过上行电流比较电路和下行电流比较电路比较轨到轨输入级镜像管M5和M7中电流与(K₂+△K)I_ref的大小，从而控制上行电流比较电路和下行电流比较电路输出管M27和M28的通断，增大电路的上拉能力和下拉能力，并有效提高其工作效率和输出速率，并且降低了其静态功耗。

本实施例的电路可以工作在低电源电压下，其输入和输出均能达到电源到地的轨到轨电压范围，且跨导波动较小，仿真结果表明，在3.3V电源电压下，在输入共模电压从0V升高到3.3V时，其跨导波动小于2.5％。(2)通过将补偿电流引入甲乙类输出级电路，有效提高了输出信号的线性度，降低了谐波失真。(3)通过增加上行电流比较电路和下行电流比较电路，有效降低了甲乙类输出级电路的静态电流，增大了电路的上拉能力和下拉能力，提高了其工作效率和输出速率，仿真结果表明其工作效率达到90％，输出速率超过15MHz。

以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (7)

1.一种红外焦平面高速率恒跨导轨到轨输出级电路，其特征在于，包括轨到轨输入级电路、甲乙类输出级电路、电流镜镜像电路、上行电流补偿电路、下行电流补偿电路、上行电流比较电路和下行电流比较电路；

所述电流镜镜像电路分别与所述轨到轨输入级电路、甲乙类输出级电路、上行电流比较电路、下行电流比较电路连接；

所述轨到轨输入级电路还与所述上行电流补偿电路、下行电流补偿电路、上行电流比较电路、下行电流比较电路连接；

所述上行电流补偿电路和下行电流补偿电路分别与所述甲乙类输出级电路连接；

所述电流镜镜像电路用于为所述轨到轨输入级电路、甲乙类输出级电路、上行电流比较电路和下行电流比较电路提供偏置电流；

所述轨到轨输入级电路用于为所述甲乙类输出级电路提供输出信号电流；

所述上行电流补偿电路和下行电流补偿电路用于补偿输入共模电平上行或是下行时输入互补差动对管工作电流的减少；

所述上行电流补偿电路和下行电流补偿电路用于补偿所述甲乙类输出级的工作电流；

所述上行电流比较电路和下行电流比较电路用于分别比较所述轨到轨输入级电路中镜像管的电流与共源共栅电流镜的电流的大小，根据比较结果控制所述上行电流比较电路和下行电流比较电路输出管的通断。

2.根据权利要求1所述的红外焦平面高速率恒跨导轨到轨输出级电路，其特征在于，所述轨到轨输入级电路中设置两个输入信号端，所述轨到轨输入级电路包括PMOS互补差动对、NMOS互补差动对、NMOS有源电流镜、PMOS有源电流镜；所述PMOS差动对与NMOS互补差动对都工作在亚阈值区；

其中，所述PMOS差动对中的PMOS管M1和PMOS管M2的源极相连后，分别并与所述电流镜镜像电路和下行电流补偿电路相连；

所述NMOS互补差动对中的NMOS管M3和NMOS管M4的源极相连后与所述电流镜镜像电路和上行电流补偿电路相连；

PMOS管M1的栅极与NMOS管M3的栅极相连构成所述轨到轨输入级电路的反向输入端，PMOS管M2的栅极与NMOS管M4的栅极相连构成所述轨到轨输入级电路的同向输入端；

NMOS有源电流镜中的NMOS管M5和NMOS管M6的源极分别都接入电源VDD，PMOS有源电流镜中的NMOS管M7和NMOS管M8的源极接地GND；

PMOS管M1的漏极与NMOS管M7的漏极及栅极共点；

NMOS管M3的漏极与PMOS管的漏极及源极共点；

PMOS管M2的漏极与NMOS管M4的漏极共同连接到所述甲乙类输出级电路的输入端；

PMOS管M6的栅极与PMOS管M5的栅极及漏极共点，其漏极与所述甲乙类输出级电路的输入端相连；

NMOS管M8的栅极与NMOS管M7的栅极及漏极共点，其漏极与所述甲乙类输出级电路的输入端相连。

3.根据权利要求2所述的红外焦平面高速率恒跨导轨到轨输出级电路，其特征在于，所述电流镜镜像电路中：

由NMOS管M29和NMOS管M30，与NMOS管M30和M32构成的1:1共源共栅电流镜，将参考电流I_ref复制到PMOS管M34和PMOS管M35中；

由PMOS管M35和PMOS管M34，与PMOS管M36和PMOS管M37构成的1:K₁电流镜，将K₁倍的I_ref复制到PMOS管M36和PMOS管M37中；其中，K₁为预设的第一复制比例；

由PMOS管M35和PMOS管M34，与PMOS管M42和M43构成的1:K₂电流镜，将K₂倍的I_ref复制到M42和M43中；其中，K₂为预设的第二复制比例；

由NMOS管M29和NMOS管M30，与NMOS管M38和M39构成的1:K₁电流镜，将K₁倍的I_ref复制到NMOS管M38和NMOS管M39中；

由NMOS管M29和NMOS管M30，与NMOS管M40和M41构成的1:K₂电流镜，将K₂倍的I_ref复制到M40和M41中，其中，K₁倍的I_ref电流用于所述甲乙类输出级电路的电流偏置，通过PMOS管M37的漏极与NMOS管M17的漏极和栅极共点，及NMOS管M38的漏极与PMOS管M18的的漏极和栅极共点；K₂倍的I_ref电流用于所述轨到轨输出级电路的电流偏置，通过PMOS管M43的漏极与PMOS管M1和PMOS管M2的源极相连，及NMOS管M40的漏极与NMOS管M3和NMOS管M4的源极相连。

4.根据权利要求3所述的红外焦平面高速率恒跨导轨到轨输出级电路，其特征在于，所述上行电流补偿电路还用于当输入共模电平上行至所述PMOS互补差动对停止工作时，将PMOS管M42和PMOS管M43中的工作电流1:1复制为NMOS互补差动对中；

所述上行电流补偿电路中：

PMOS管M44的栅极由偏压Vb1控制，用于调节所述上行电流补偿电路的起始工作电压；其源极与PMOS管M43的漏极及PMOS管M1和PMOS管M2的源极共点；其漏极连接到由NMOS管M45和NMOS管M46、与NMOS管M47和NMOS管M48构成的1:1共源共栅电流镜，并由NMOS管M47的漏极与NMOS管M3和NMOS管M4的源极相连，将复制电流补偿为NMOS管M3和NMOS管M4的工作电流；

同时，由NMOS管M49和NMOS管M50，与NMOS管M45和NMOS管M46构成的K₃:1共源共栅电流镜将NMOS管M45和NMOS管M46中K₃倍电流复制到PMOS管M49和PMOS管M50中；其中，K₃为预设的第三复制比例；

再由PMOS管M53和PMOS管M54，与PMOS管M51和PMOS管M52构成的K₄:1共源共栅电流镜将PMOS管M51和PMOS管M52中的K₄倍电流复制到PMOS管M53和PMOS管M54中，使PMOS管M53和PMOS管M54有K₄K₃倍的补偿电流值；其中，K₄为预设的第四复制比例。

5.根据权利要求4所述的红外焦平面高速率恒跨导轨到轨输出级电路，其特征在于，所述下行电流补偿电路用于当输入共模电平下行至NMOS互补差动对停止工作时，将NMOS管M41和NMOS管M40中的工作电流1:1复制到PMOS互补差动对中；

所述下行电流补偿电路中：

NMOS管M59的栅极由偏压Vb2控制，用于调节所述下行电流补偿电路的起始工作电压；其源极与NMOS管M40的漏极及NMOS管M3和NMOS管M4的源极共点；其漏极连接到由PMOS管M58和PMOS管M57与PMOS管M56和PMOS管M55构成的1:1共源共栅电流镜，并由PMOS管M56的漏极与PMOS管M1和PMOS管M2的源极相连，将复制电流补偿为M1和M2的工作电流；

同时，由PMOS管M60和PMOS管M61，与PMOS管M57和PMOS管M58构成的K₃:1共源共栅电流镜将PMOS管M57和PMOS管M58中的K₃倍电流复制到PMOS管M60和PMOS管M61中；

再由NMOS管M64和NMOS管M65，与NMOS管M62和NMOS管M63构成的K₄:1共源共栅电流镜将NMOS管M62和NMOS管M63中K₄倍电流复制到NMOS管M64和NMOS管M65中，使NMOS管M64和NMOS管M65具有K₄K₃倍的补偿电流值。

6.根据权利要求5所述的红外焦平面高速率恒跨导轨到轨输出级电路，其特征在于，所述上行电流比较电路用于输入共模电压上行时，比较NMOS管M7中的电流与K₂倍的I_ref；其中，所述I_ref为预设的参考电流；

所述上行电流比较电路包括PMOS管M21、PMOS管M22、PMOS管M 27和NMOS管M23；

PMOS管M21和PMOS管M22，与PMOS管M35和PMOS管M34构成(K₂+△K):1共源共栅电流镜；其中，△K为预设的调整值；

NMOS管M23的栅极与NMOS管M7的栅极和漏极共点；

PMOS管M27的栅极与PMOS管M22和NMOS管M23的漏极共点，其源极接电源VDD，其漏极接输出端Vout。

7.根据权利要求6所述的红外焦平面高速率恒跨导轨到轨输出级电路，其特征在于，所述下行电流比较电路用于输入共模电压下行时，比较PMOS管M5中的电流与K₂倍的I_ref；

所述下行电流比较电路包括PMOS管M24、NMOS管M25、NMOS管M26和NMOS管M28；

NMOS管M25和M26与NMOS管M29和M30构成(K₂+△K):1共源共栅电流镜；

PMOS管M24的栅极与PMOS管M5的栅极和漏极共点；

NMOS管M28的栅极与PMOS管M24和NMOS管M25的漏极共点，其源极接地GND，漏极接输出端Vout。