CN104641563B - 数-模转换器 - Google Patents

数-模转换器 Download PDF

Info

Publication number
CN104641563B
CN104641563B CN201380037704.XA CN201380037704A CN104641563B CN 104641563 B CN104641563 B CN 104641563B CN 201380037704 A CN201380037704 A CN 201380037704A CN 104641563 B CN104641563 B CN 104641563B
Authority
CN
China
Prior art keywords
converter
coupling capacitor
output
fet
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201380037704.XA
Other languages
English (en)
Other versions
CN104641563A (zh
Inventor
乌多·卡特豪斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telefonaktiebolaget LM Ericsson AB
Ericsson AB
Original Assignee
Kathrein Werke KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kathrein Werke KG filed Critical Kathrein Werke KG
Publication of CN104641563A publication Critical patent/CN104641563A/zh
Application granted granted Critical
Publication of CN104641563B publication Critical patent/CN104641563B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/80—Simultaneous conversion using weighted impedances
    • H03M1/802—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/464—Details of the digital/analogue conversion in the feedback path
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/402—Arrangements specific to bandpass modulators
    • H03M3/404—Arrangements specific to bandpass modulators characterised by the type of bandpass filters used
    • H03M3/408—Arrangements specific to bandpass modulators characterised by the type of bandpass filters used by the use of an LC circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

描述了一种数‑模转换器(300)，其包括至少一个单元(310)。单元(310)具有第二端子连接到输出的第一耦合电容器(415)和连接在偏置电压和地之间的第一反相器(405，410)。形成第一反相器的场效应晶体管(405，410)的栅极连接到数据输入(305)，且在场效应晶体管(405，410)之间的第一公共点连接到第一耦合电容器(415)的第一端子。

Description

数-模转换器
相关申请的交叉引用
本申请要求于2012年7月24日提交的13/556,414号美国专利申请“数 -模转换器”的优先权和权益。
技术领域
本申请的领域涉及用于将数字信号转换为模拟信号的数-模转换器。数 -模转换器可以用在带通三角积分调制器的反馈回路中。
背景技术
三角积分调制是用于将模拟信号转换为数字信号的方法。该调制是利用通过反馈回路的误差反馈来完成的，其中在反馈回路中利用数-模转换器测量输入(模拟)信号和输出(数字)信号之间的差异。测量得到的差异用于改善该转换。三角积分调制已经越来越多地用于现代电子部件中，诸如移动通信设备以及音频设备。
图1示出了如业内所知的三角积分调制器10的示例。三角积分调制器 10具有射频(RF)输入20并且在本示例中具有三级，即三阶三角积分调制器。级的数量可以根据RF输入20处的输入信号的频率和数字输出140 处所需求的输出信号的精度而变化。在图1中，三级中的每一级包括谐振器40、60和80，跨导元件35、55和75，以及数-模转换器110、112、114。
谐振器在此处示出为第一谐振器40、第二谐振器60和第三谐振器80。 RF输入20连接到第一跨导元件35。第一谐振器40的输出在第一节点30 处添加到第一数-模转换器114的输出和第一跨导元件35的输出。第一节点30处的电流之和因此为第一跨导元件35、第一谐振器40的输出以及第一数-模转换器114的输出的电流之和。第一节点30连接到第二跨导元件 55的输入。
类似的，第二节点50连接到第二谐振器60、第二数-模转换器112的输出以及第二跨导元件55的输出。第二节点50形成到第三跨导元件75 的输入。最终，第三谐振器80、第三数-模转换器110的输出、以及第三跨导元件75的输出连接到第三节点70。第三节点70形成到量化器90的输入，量化器90典型地为闪电式ADC。
第一数-模转换器114、第二数-模转换器112、以及第三数-模转换器110 中的每一个的输入均连接到反馈回路120。如上所述，反馈回路120用于提供误差反馈信号，并因此改善在RF输入20处所接收的模拟RF输入信号转换为数字输出140处的数字输出信号的精度。
图2示出了现有技术的数-模转换器200的示例，其在图1的电路中被用作数-模转换器110、112、114。图2中的数-模转换器200包括多个单元 201-1、201-2……、201-n，其连接到差分输出255。简明起见，该电路仅针对单元201-1，201-2…，201-n中的之一示出。然而，图2示出对于单元 201-1、201-2……、201-n中的每一个均具有输出，它们随后被相加到一起形成差分输出255。
该示例的单元201-1示出了数据端子205和反相数据端子210，它们从三角积分调制器10的数字输出140接收数据。数据端子205连接到第一场效应晶体管(FET)215的栅极215g。反相数据端子210连接到第二FET 220 的栅极220g。第一FET 215的源极215s和第二FET 220的源极220s共同连接到第三FET 235的漏极235d，并通过第三FET 235的源极235s连接到电阻240且随之连接到地245。第三FET 235和电阻240形成了电流流过的电流源。该流过的电流导致了模-数转换器200中的噪声。由于可能影响数-模转换器200的操作的制程变异，在第一FET 215的沟道(215s-215d) 和第二FET 200的沟道(220s-220d)中还可能存在失配。
第三FET 235的栅极235g连接到偏压230。第二FET 220的漏极220d 连接到差分输出255的第一端子255-1，并且第一FET 215的漏极215d连接到差分输出255的第二端子255-2。
数-模转换器200还具有跨接差分输出255的负载电路260。负载电路 260包括一侧连接到地270的第一电容器265、以及一侧连接到地270的第二电容器275。第一电容器265的另一侧以及第二电容器275的另一侧通过电感器285连接到电源电压Vcc 280。
输出信号由数据输入205和210处的二进制数字的持续时间乘以电流而形成。
图2中示出的数-模转换器200为直流耦合的，并且永久性地向包括电阻240的电流源中的负载注入噪声，其随后通过反馈回路120反馈到三角积分调制器10中。数-模转换器200的输出电流非线性地依赖于第一FET 215和第二FET 220的漏极电压，其由于第一FET215和第二FET 220的沟道中的差异，而可能引起相互调制。
因为制造公差，数-模转换器200的单元201-1、201-2……、201-n之间也可能存在失配。该失配可能引起数-模转换器200的非线性。特别需要注意，形成电流源的一部分的第三FET 235可以具有几平方微米的尺寸，故而由制程问题引起的尺寸变化可能是显著的。
用于避免对负载的噪声注入的一个已知方案是利用交流耦合反馈路径，正如序号为US 2008/0062022(Melanson)的美国专利申请公布所公开的，其公开了一种三角积分调制器，该三角积分调制器具有交流耦合反馈路径，以降低回路滤波器中的信号电平。Melanson的申请中的三角积分调制器具有至少两个与积分器相对应的反馈路径。在Melanson的公开中，来自量化器输出的反馈路径之一为直流耦合，而另一反馈路径为交流耦合。
序号为2006/0038708的美国专利申请公布(Luh等，转让给Raytheon) 公开了一种三角积分调制器。该三角积分调制器包括一个或多个以级联方式布置的滤波级。每个滤波级包括用于生成第一输出信号的第一电路和用于生成第二输出信号的第二电路、以及用于将来自各滤波级的第一和第二输出信号相加的加法电路。第一电路为带通滤波器，包括电感-电容性的谐振器，且第二电路为积分器，其生成与第一输出信号正交的第二输出信号。加法电路的输出为数字化的，并且随后转换回模拟的以提供反馈信号。从输入信号中减去反馈信号，并且作为结果的差分信号输入到第一滤波级。
另一序号为2005/0200510的美国专利申请公布(Yoshida等，转让给半导体技术研究院研究中心，横滨，日本)公开了一种数-模转换器，其包括多个单元。这些单元具有第二端子连接到输出的第一耦合电容器，和连接在偏置电压(电源电压)和地之间的第一反相器。第一反相器的栅极连接到数据输入，且第一公共点连接到耦合电容器的第一端子。
发明内容
描述了一种数-模转换器，其包括至少一个单元。该单元具有第二端子连接到输出的第一耦合电容器，和连接在偏置电压和地之间的第一反相器。形成第一反相器的场效应晶体管的栅极连接到数据输入，且在场效应晶体管之间的第一公共点连接到第一耦合电容器的第一端子。该数-模转换器没有电流源，且因此，仅有的噪声源是源于形成反相器的场效应晶体管的导通电阻的热噪声电压。
输出可以是单端的或者差分输出。对于数-模转换器的差分输出的方面要求连接在偏置电压和地之间的第二反相器。形成第二反相器的场效应晶体管的栅极连接到反相数据输入，且在场效应晶体管之间的第二公共点连接到第二耦合电容器的第一端子。在第一耦合电容器的第二侧和第二耦合电容器的第二侧之间形成差分输出。
谐振器可以添加到数-模转换器。该谐振器包括连接在第一耦合电容器的第二侧和地之间的第三电容器、连接在第二耦合电容器的第二侧和地之间的第四电容器、以及连接在第一耦合电容器的第二侧和第二耦合电容器的第二侧之间并具有RF地抽头的电感器。
该数-模转换器可以具有多个单元，其输出共同相连以提高转换器的分辨率。
该数-模转换器可以用在三角积分调制器中。
附图说明
图1示出了三角积分调制器的示例。
图2示出了现有技术的数-模转换器。
图3a示出了具有差分输出的数-模转换器的一个方面。
图3b示出了单端数-模转换器的一个方面。
具体实施方式
本发明将基于附图进行描述。将理解本文所描述的本发明的实施例及其方面仅为示例而不以任何方式限制权利要求的保护范围。本发明由权利要求及其等同物所限定。将理解本发明的一个方面或实施例的特征可以与本发明一个或若干个不同的方面和/或实施例的特征相结合。
图3a示出了具有差分输出355的数-模转换器300的示例，其可以用在图1示出的三角积分调制器10中。图3a中的数-模转换器300包括多个单元301-1、301-2……、301-n，类似于图2中的数-模转换器200。简明起见，仅示出了多个单元301-1，301-2…，301-n中的一个的电路。
现将更详细描述图中示出的单元301-1。将看到该单元具有两个反相器。第一个反相器为推挽式开关模式功率放大器，并包括第四FET 405和第五FET 410。第四FET 405的漏极405d和第五FET 410的漏极410d共同相连。第四FET 405的源极405s连接到地345。第四FET 405的栅极405g 连接到数据端子305，由此当数据端子305处的输入为高时第四FET405 为“开”(即导通)。数据端子305还连接到第五FET 410的栅极410g，由此当数据端子305的输入为低时第五FET 410为“开”(即导通)。第四FET 405的漏极405d和第五FET 410的漏极410d之间的公共点连接到第一耦合电容器415的第一侧并形成输出。第五FET 410的源极410s连接到330 处的偏置电压。在系统的这个方面，偏置电压为电源电压Vcc。
类似的，第二个反相器包括第六FET 425和第七FET 430。第六FET 425 的漏极425d和第七FET 430的漏极430d共同相互连接，并且连接到第二耦合电容器435的一侧。第六FET 425的源极425s连接到345处的地。第七FET 430的源极430s连接到330处的偏置电压。第六FET 425的栅极 425g连接到数据端子310，由此当数据端子310处的输入为高时第六FET 425为“开”(即导通)。数据端子310还连接到第七FET 430的栅极430g，由此当数据端子310处的输入为低时第七FET 430为开。
在系统的这个方面，第四FET 405和第六FET 425由nMOS晶体管制成。在系统的这个方面，第五FET 410和第七FET 430由pMOS晶体管制成。然而，这不是对系统的限制。
第一耦合电容器415的另一侧连接到差分输出355的第一线路355-1。第二耦合电容器435的另一侧连接到差分输出355的第二线路355-2。在这个示例中第一耦合电容器415和第二耦合电容器435的值由(a/n)·C 给出，其中a为在0.1和0.2之间的值，且n为数-模转换器300的单位单元的数量。由此，输出信号为电压。
负载电路360连接在差分输出355的两条线路355-1和355-2之间。负载电路360包括第三电容器365，其一侧连接到地370，且另一侧通过电感器485连接到差分输出355的第一线路355-1以及连接到RF地480。负载电路360包括类似于第三电容器365的第四电容器375，并且所述第四电容器375有连接到地370的一侧，和连接到差分输出355的第二线路355-2 以及通过电感器485连接到第三电容器365的一个端子和RF地480的另一侧。将理解，480处的连接也可以到电源电压Vcc，而非到纯粹的地，虽然这可能有更多的噪声。电感器485可以由公共点连接到RF地480的两个电感器形成，或由中心抽头连接到RF地480的单一电感器485形成。
第三电容器365、第四电容器375和电感器485共同形成谐振器。
第三电容器365和第四电容器375的值由(1-a)·C给出。换言之，数 -模转换器300的总电容由值C给出。这些值仅为示例，并非对系统的限制。
将理解，图3a 示出的数-模转换器300可以用于图1的三角积分调制器 10中。此外，数-模转换器300可以应用于其他领域。
图3a 的电路300中的噪声是源于形成第一FET 215、第二FET 220、第三FET 235、第四FET 405、第五FET 410、第六FET 425以及第七FET 430 的MOSFET晶体管的导通电阻的热噪声。该热噪声可以通过将开关做大来降低。另一方面，由图2的现有技术电路中的晶体管235和(可选的)源电阻240形成的电流源永久性地向现有技术电路的负载注入噪声电流。
第一耦合电容器265和第二耦合电容器275负责向负载注入电荷。第一耦合电容器265和第二耦合电容器275典型地由尺寸为几百平方微米的金属-绝缘体-金属的层形成。这远远大于现有技术数-模转换器200中的第三FET 235的尺寸，并由此任何源于制造公差的误差大大减小。
所描述的数-模转换器被示出具有差分输出。将理解，该输出可以是单端的，如图3b中详细示出的。
图3b使用与图3a相同的参考标号，用以指示相同的部件。图3b示出了数-模转换器的单端实现。单端实现以与具有差分输出的数-模转换器相同的方式运作。将理解，图3a和3b示出的电路中具有MOSFET晶体管。该电路可以利用JFET、MESFET或者HEMT晶体管等同实现。在这种不同于MOSFET情况的情况下，第四FET和第五FET均为n沟道器件。因而标有“410d”的端子将是源极(而非漏极)，且标有“410s”的端子将是漏极(而非源极)。
虽然已经在上文描述了本发明的各实施例，但是应理解它们是以示例而非限制的形式加以呈现。对相关领域的技术人员显而易见的是，在不脱离本发明范围的情况下，对此可以做出形式或细节上的各种变化。除使用硬件(例如，带有或耦连到中央处理单元(“CPU”)、微处理器、微控制器，数字信号处理器、处理器内核、片上系统(“SOC”)、或任何其它器件)之外，也可以在例如配置为存储软件的计算机可用(例如可读)介质中布置的软件(例如，计算机可读代码、程序代码、和/或以任何形式布置的指令，诸如源、对象或机器语言)中来将实现方案具体化。此类软件可以使能例如本文描述的设备和方法的运行、构造、建模、仿真、描述和/或测试。例如，这可以通过使用通用编程语言(例如C、C++)、包括Verilog HDL、 VHDL等等的硬件描述语言(HDL)或者其它可用的程序来完成。此类软件可以布置在任何已知的计算机可用介质中，诸如半导体、磁盘、或光盘 (例如CD-ROM，DVD-ROM等等)。软件也可以布置为具体化在计算机可用(例如可读)传输介质(例如，载波或包括数字、光学、或基于模拟的介质的任何其它介质)中的计算机数据信号。本发明的实施例可以包括通过提供描述设备的软件以及随后将软件作为计算机数据信号在包括互联网和内联网在内的通信网络上进行传输来提供本文所描述的设备的方法。
将理解本文所描述的设备和方法可以包括在半导体知识产权核心中，诸如(例如以HDL具体化的)微处理器核心，并转化为在集成电路产品中的硬件。此外，本文描述的设备及方法可以具体化为硬件和软件的结合。因此，本发明不应被任何上述示例性的实施例所限制，而应当仅由以下权利要求及其等同物所限定。
参考标号
10 三角积分调制器
20 RF输入
30 第一节点
35 第一跨导元件
40 第一谐振器
50 第二节点
55 第二跨导元件
60 第二谐振器
70 第三节点
75 第三跨导元件
80 第三谐振器
90 模-数转换器(ADC)
112 第三数-模转换器
114 第二数-模转换器
116 第一数-模转换器
120 反馈回路
150 输出
200 现有技术数-模转换器
201-1至201-n 单元
205 数据
210 反相数据
215 第一FET
225 第二FET
230 偏置电压
235 第三FET
240 电阻
245 地
250 输入
255 差分输出
260 负载电路
265 第一电容器
270 地
275 第二电容器
280 电源电压
285 电感器
300 数-模转换器
301-1至301-n 单元
305 数据
310 反相数据
330 偏置电压
345 地
350 输入
355 输出
360 负载电路
365 第三电容器
370 地
375 第四电容器
405 第四FET
410 第五FET
415 第一耦合电容器
425 第六FET
430 第七FET
435 第二耦合电容器
480 RF地
485 电感器

Claims (7)

1.一种数-模转换器(300)，包括至少一个单元(301)，所述至少一个单元(301)具有：
-第一耦合电容器，其第二端子连接到输出(355)；
-第一反相器，其连接在偏置电压(330)和地(345)之间，其中所述第一反相器的栅极连接到数据输入(305)且第一公共点连接到所述第一耦合电容器(415)的第一端子；
-第二反相器，其连接在所述偏置电压(330)和地(345)之间，其中所述第二反相器的栅极连接到反相数据输入(310)且第二公共点连接到第二耦合电容器(435)的第一端子；
-差分输出，其连接到所述第一耦合电容器(415)的第二侧和所述第二耦合电容器(435)的第二侧，其中至少一个所述单元(301)的所述差分输出(355)包括
-第三电容器(365)，其连接在所述第一耦合电容器(415)的第二侧和地(370)之间；
-第四电容器(375)，其连接在所述第二耦合电容器(435)的第二侧和地(370)之间；以及
-电感器(485)，其连接在所述第一耦合电容器(415)的第二侧和所述第二耦合电容器(435)的第二侧之间并具有RF地抽头(480)。
2.根据权利要求1所述的数-模转换器(300)，其中
-所述偏置电压(330)为电源电压。
3.根据权利要求1或2所述的数-模转换器，其中
-所述第一反相器为推挽式开关模式功率放大器。
4.根据权利要求3所述的数-模转换器，其中
-所述推挽式开关模式功率放大器利用分立的或集成的MOS、JFET、MESFET或HEMT晶体管中的至少之一来实现。
5.根据权利要求1所述的数-模转换器，其中所述电感器(485)包括
-第一电感器，其连接在所述第一耦合电容器(415)的第二侧和RF地(480)之间；以及
-第二电感器，其连接在所述第二耦合电容器(435)的第二侧和RF地(480)之间；其中
所述第一电感器的一个端子、所述第二电感器的一个端子和RF地(480)共同相连。
6.根据权利要求1所述的数-模转换器，其具有所述输出(355)共同相连的多个单元(301)。
7.一种三角积分调制器(10)，包括：
-输入，其连接到至少一个具有连接到节点的输出的第一跨导元件；
-至少一个谐振器，其连接到所述节点；
-至少一个根据权利要求1到6中任一项所述的数-模转换器，其输出连接到所述节点；
-至少一个第二跨导元件，其输入连接到所述节点，且其输出连接到模-数转换器；以及
-反馈回路，其连接在所述模-数转换器的输出和所述至少一个数-模转换器的输入之间。
CN201380037704.XA 2012-07-24 2013-07-24 数-模转换器 Expired - Fee Related CN104641563B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/556,414 2012-07-24
US13/556,414 US8599055B1 (en) 2012-07-24 2012-07-24 Digital-to-analog converter
PCT/EP2013/065600 WO2014016333A1 (en) 2012-07-24 2013-07-24 Digital-to-analog converter

Publications (2)

Publication Number Publication Date
CN104641563A CN104641563A (zh) 2015-05-20
CN104641563B true CN104641563B (zh) 2018-09-04

Family

ID=48914244

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380037704.XA Expired - Fee Related CN104641563B (zh) 2012-07-24 2013-07-24 数-模转换器

Country Status (4)

Country Link
US (1) US8599055B1 (zh)
CN (1) CN104641563B (zh)
DE (1) DE112013003645B4 (zh)
WO (1) WO2014016333A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10284238B1 (en) 2018-06-11 2019-05-07 Texas Instruments Incorporated DC coupled radio frequency modulator

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101563847A (zh) * 2006-12-19 2009-10-21 艾利森电话股份有限公司 快速、高分辨率的数模转换器
CN102006077A (zh) * 2009-08-28 2011-04-06 索尼公司 模拟数字转换器与固态成像设备
CN202340220U (zh) * 2010-07-15 2012-07-18 罗姆股份有限公司 开关电容型d/a变换器

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5252820A (en) * 1991-03-11 1993-10-12 Mitsubishi Denki Kabushiki Kaisha Photoelectric conversion circuit having a tuning circuit and changeover switcher
US5729230A (en) * 1996-01-17 1998-03-17 Hughes Aircraft Company Delta-Sigma Δ-Σ modulator having a dynamically tunable continuous time Gm-C architecture
KR100441463B1 (ko) * 2001-12-26 2004-07-23 한국전자통신연구원 저역통과필터 및 고역통과필터 특성의 로드를 이용한 능동직교위상신호 발생기
FR2837035B1 (fr) * 2002-03-08 2005-04-08 Thales Sa Filtre integrateur a temps continu et a variation de phase minimale, modulateur sigma-delta passe bande utilisant un tel filtre
JP3902778B2 (ja) * 2004-01-07 2007-04-11 株式会社半導体理工学研究センター アナログディジタル変換回路
US7383034B2 (en) * 2004-05-28 2008-06-03 Matsushita Electric Industrial Co., Ltd. Frequency conversion circuit, modulation circuit, polar modulation transmitting circuit, quadrature modulation transmitting circuit, communication instrument, and frequency conversion method
US7034728B2 (en) * 2004-08-11 2006-04-25 Raytheon Company Bandpass delta-sigma modulator with distributed feedforward paths
JP2006135829A (ja) * 2004-11-09 2006-05-25 Renesas Technology Corp 可変インダクタ並びにそれを用いた発振器及び情報機器
US7375666B2 (en) 2006-09-12 2008-05-20 Cirrus Logic, Inc. Feedback topology delta-sigma modulator having an AC-coupled feedback path
US7847650B2 (en) * 2006-12-15 2010-12-07 Pentomics, Inc Low phase-noise oscillator
JP4991784B2 (ja) * 2009-03-31 2012-08-01 株式会社日立製作所 発振器及びそれを用いた周波数生成回路並びに無線通信システム
WO2010137095A1 (ja) * 2009-05-27 2010-12-02 パナソニック株式会社 抵抗型デジタル／アナログ変換器
US8514021B2 (en) * 2011-05-19 2013-08-20 Renesas Mobile Corporation Radio frequency integrated circuit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101563847A (zh) * 2006-12-19 2009-10-21 艾利森电话股份有限公司 快速、高分辨率的数模转换器
CN102006077A (zh) * 2009-08-28 2011-04-06 索尼公司 模拟数字转换器与固态成像设备
CN202340220U (zh) * 2010-07-15 2012-07-18 罗姆股份有限公司 开关电容型d/a变换器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
A Switched-Capacitor RF Power Amplifier;Sang-Min Yoo;《IEEE Journal or solid state circuits》;20111231;第46卷(第12期);参见第2977-2987页以及附图10、11 *

Also Published As

Publication number Publication date
CN104641563A (zh) 2015-05-20
DE112013003645T5 (de) 2015-04-23
DE112013003645B4 (de) 2018-10-25
WO2014016333A1 (en) 2014-01-30
US8599055B1 (en) 2013-12-03

Similar Documents

Publication Publication Date Title
US9312840B2 (en) LC lattice delay line for high-speed ADC applications
Zeller et al. A 0.039 mm $^ 2$ Inverter-Based 1.82 mW 68.6$~ $ dB-SNDR 10 MHz-BW CT-$\Sigma\Delta $-ADC in 65 nm CMOS Using Power-and Area-Efficient Design Techniques
CN101882931B (zh) Δς调制器
Elsayed et al. A low THD, low power, high output-swing time-mode-based tunable oscillator via digital harmonic-cancellation technique
Sozański Digital signal processing in power electronics control circuits
US9762221B2 (en) RC lattice delay
CN106899301B (zh) 用于在连续输入adc处的可调电阻的保护电路
CN104184478B (zh) 互补共源共栅反相器及增量Sigma‑Delta模数转换电路
CN113131882A (zh) 放大器、电路及处理信号的方法
CN104641563B (zh) 数-模转换器
Centurelli et al. A SiGe HBT 6th-order 10 GHz inductor-less anti-aliasing low-pass filter for high-speed ATI digitizers
Yesil et al. High‐order realisation of MOSFET‐only band‐pass filters for RF applications
San et al. A second-order multibit complex bandpass ΔΣAD modulator with I, Q dynamic matching and DWA algorithm
Belfort et al. 4th order capacitively-coupled LC-based ΣΔ modulator
Zhao et al. An all-digital gigahertz class-S transmitter in a 65-nm CMOS
Raj et al. Single‐differential difference current conveyor‐based first‐order VM/TAM universal filter and its applications
Morgado et al. A 0.13 μm CMOS adaptive sigma–delta modulator for triple-mode GSM/Bluetooth/UMTS applications
Metin et al. DCCII based inductance simulator circuit with minimum number of element
Huang et al. A 1.2 V direct background digital tuned continuous-time bandpass sigma-delta modulator
Park et al. A New Low-voltage Tunable CMOS VDTA-based 10MHz LP/BP Filter
Zhang et al. Integrated k-band CMOS passive mixers utilizing balun and polyphase filters
Garcia-Sanchez et al. Behavioral modelling of a 4 th order LP ΣΔ modulator-towards the design of a hybrid proposal
Kim et al. A Polyphase Filter Design for Continuous-Time Quadrature Bandpass Sigma–Delta Modulators
Lin et al. Design of Fourth‐Order Continuous‐Time Bandpass ΔΣAD Modulator for RF Sampling
Bashir et al. A 159 µW, Fourth Order, Feedforward, Multi-bit Sigma-Delta Modulator for 100 kHz Bandwidth Image Sensors in 65-nm CMOS Process

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20190813

Address after: Rosenheim

Patentee after: KATHREIN WERKE KG

Address before: Rosenheim

Patentee before: KATHREIN-WERKE KG

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20210407

Address after: Stockholm, Sweden

Patentee after: Telefonaktiebolaget LM Ericsson (publ)

Address before: Stockholm, Sweden

Patentee before: Ericsson AB

Effective date of registration: 20210407

Address after: Stockholm, Sweden

Patentee after: Ericsson AB

Address before: Rosenheim

Patentee before: KATHREIN WERKE KG

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20180904

CF01 Termination of patent right due to non-payment of annual fee