CN113131882A - 放大器、电路及处理信号的方法 - Google Patents

放大器、电路及处理信号的方法 Download PDF

Info

Publication number
CN113131882A
CN113131882A CN202011340102.XA CN202011340102A CN113131882A CN 113131882 A CN113131882 A CN 113131882A CN 202011340102 A CN202011340102 A CN 202011340102A CN 113131882 A CN113131882 A CN 113131882A
Authority
CN
China
Prior art keywords
signal
analog
output
phase
amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011340102.XA
Other languages
English (en)
Other versions
CN113131882B (zh
Inventor
马丁·金纽亚
艾力克·苏宁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN113131882A publication Critical patent/CN113131882A/zh
Application granted granted Critical
Publication of CN113131882B publication Critical patent/CN113131882B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H03F3/2175—Class D power amplifiers; Switching amplifiers using analogue-digital or digital-analogue conversion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H03F3/2173—Class D power amplifiers; Switching amplifiers of the bridge type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H03F1/0216—Continuous control
    • H03F1/0233—Continuous control by using a signal derived from the output signal, e.g. bootstrapping the voltage supply
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/181—Low-frequency amplifiers, e.g. audio preamplifiers
    • H03F3/183—Low-frequency amplifiers, e.g. audio preamplifiers with semiconductor devices only
    • H03F3/185—Low-frequency amplifiers, e.g. audio preamplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/60—Analogue/digital converters with intermediate conversion to frequency of pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M3/424—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a multiple bit one
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M3/43—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a single bit one
    • H03M3/432—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a single bit one the quantiser being a pulse width modulation type analogue/digital converter, i.e. differential pulse width modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/494—Sampling or signal conditioning arrangements specially adapted for delta-sigma type analogue/digital conversion systems
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/03—Indexing scheme relating to amplifiers the amplifier being designed for audio applications

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Amplifiers (AREA)

Abstract

本发明的实施例涉及一种放大器，包括输入电路，输入电路被配置为接收模拟输入信号和反馈信号，并基于模拟输入信号和反馈信号输出模拟误差信号。ADC被配置为将模拟误差信号转换为相域中的数字信号。数字控制电路被配置为基于相域中的数字信号生成数字控制信号。输出电路被配置为基于数字控制信号生成放大的输出信号，并且反馈电路被配置为基于放大的输出信号生成反馈信号。本发明的实施例电路及处理信号的方法。

Description

放大器、电路及处理信号的方法
技术领域
本发明的实施例涉及放大器、电路及处理信号的方法。
背景技术
根据某些操作特性对放大器进行分类。与A类、B类或AB类放大器相比，D类放大器使用晶体管的开关模式来调节功率输送。D类放大器是许多应用的优选，因为选通信号的完全“开”或完全“关”特性可确保电路的驱动器部分为很高功率效率。由于高效率和低散热特性，D类放大器经常被用作低频放大器。低频放大器的一个示例是音频放大器。
发明内容
根据本发明的一个方面，提供了一种放大器，包括：输入电路，被配置为接收模拟输入信号和反馈信号，并且基于模拟输入信号和反馈信号输出模拟误差信号；模数转换器(ADC)，被配置为将模拟误差信号转换为相域中的数字信号；数字控制电路，被配置为基于相域中的数字信号生成数字控制信号；输出电路，被配置为基于数字控制信号生成放大的输出信号；以及反馈电路，被配置为基于放大的输出信号生成反馈信号。
根据本发明的另一个方面，提供了一种电路，包括：输入电路，被配置为接收模拟输入信号和反馈信号，并且基于模拟输入信号和反馈信号输出模拟误差信号；模数转换器(ADC)，包括压控振荡器(VCO)，压控振荡器被配置为接收模拟误差信号并且基于模拟误差信号输出频率信号；量化器，被配置为接收频率信号，并且将频率信号与参考信号进行比较，以基于频率信号输出相位信号；以及数字控制电路，被配置为接收相位信号并且基于相位信号输出脉宽调制信号。
根据本发明的又一个方面，提供了一种用于处理信号的方法，包括：接收模拟输入电压信号；将模拟输入信号与反馈信号进行比较，以确定模拟误差信号；将模拟误差信号转换为基于模拟误差信号的频率信号；将频率信号转换为相位信号，将频率信号转换为相位信号包括将频率信号与参考信号进行比较；基于相位信号将相位信号转换为数字控制信号；以及基于数字控制信号生成输出信号。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该强调，根据工业中的标准实践，各个部件未按比例绘制并且仅用于说明的目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
图1是示出根据一些实施例的放大器系统的各方面的框图。
图2是示出根据一些实施例的放大器系统的各方面的电路图。
图3是示出根据一些实施例的放大器系统的各方面的电路图。
图4是根据一些实施例的环形振荡器的示例的电路图。
图5是根据一些实施例的用于环形振荡器的延迟单元的示例的电路图。
图6是根据一些实施例的量化器的示例的电路图。
图7是根据一些实施例的D类放大器的Z域框图。
图8是示出根据一些实施例的方法的流程图。
具体实施方式
以下公开内容提供了许多用于实现本发明的不同特征不同的实施例或实例。下面描述了组件和布置的具体实施例或实例以简化本发明。当然，这些仅是实例而不旨在限制。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可以在各个示例中重复参考数字和/或字母。该重复是为了简单和清楚的目的，并且其本身不指示讨论的各个实施例和/或配置之间的关系。
此外，为了便于描述，本文中可以使用诸如“在…下方”、“在…下面”、“下部”、“在…上面”、“上部”等的间隔关系术语，以描述如图中所示的一个元件或部件与另一元件或部件的关系。除了图中所示的方位外，间隔关系术语旨在包括器件在使用或操作工艺中的不同方位。装置可以以其它方式定位(旋转90度或在其它方位)，并且在本文中使用的间隔关系描述符可以同样地作相应地解释。
放大器基于某些操作特性进行分类。例如，D类放大器使用晶体管的开关模式来调节功率输出。由于高效率和低散热特性，D类放大器经常被用作低频放大器。低频放大器的一个示例是音频放大器。
在一些应用中，使用模拟输入D类放大器；但是，它们通常需要高精度的模拟元件，并且通常需要复杂的模拟控制。在一些当今的半导体制造工艺中，难以可靠地以足够的精度可靠地制造一些模拟输入D类放大器应用中所需的模拟组件，例如其中的模拟积分器和斜坡发生器。
在一些公开的实施例中，D类放大器具有模数转换器(ADC)，其允许在闭环数字域中执行放大器的大部分信号处理操作。ADC将模拟信号转换为数字信号。ADC装置包括流水线、闪存、增量信号、逐次逼近寄存器(“SAR”)等。
通常，公开的实施例的方面包括放大器，其中在前端反馈误差ADC之后是反馈环路中的数字环路滤波器、补偿滤波器、数字PWM发生器和输出驱动器。在一些示例中，使用基于压控振荡器(VCO)的Δ-Σ(Delta-Sigma)ADC量化反馈的误差信号。使用Δ-ΣADC，可以将变化的模拟信号编码为脉冲流。通过使该数字输出通过数模转换器(DAC)并以负反馈配置从模拟输入信号中减去所得的模拟信号，可以提高调制的精度。
图1是示出根据一些实施例的放大器100的各方面的框图。输入节点10接收模拟输入信号Vin和反馈信号Vfb，并且基于模拟输入信号Vin和反馈信号Vfb输出模拟误差信号Verr。ADC 20被配置为在相域中将模拟误差信号Verr转换为数字输出信号φout，并且数字控制电路30基于数字信号生成脉冲宽度调制(PWM)信号。输出电路40被配置为基于与第一模拟输入信号相对应的PWM信号生成放大的输出信号Vout，接收到提供给负载60的PWM信号。反馈电路50被配置为基于放大的输出信号生成反馈信号Vfb。在一些示例中，放大器100是D类放大器，其接收音频信号作为模拟输入信号Vin，并且负载60是扬声器，其接收放大的输出Vout。
图2是示出根据一些实施例的放大器100的其他方面的电路图。在图2所示的示例中，输入信号Vin是包括第一输入信号Vinp和第二输入信号Vinm的差分信号，因此输入电路10包括相应的第一输入端子102和第二输入端子104。第一求和块和第二求和块106、108接收相应的输入Vinp和Vinm以及第一和第二反馈信号Vfbp、Vfpm，并将相应的误差信号输出到ADC 20。
所示示例中的ADC 20是基于VCO的Δ-ΣADC。由于基于VCO的Δ-ΣADC 20主要由简单的反相器结构构成，因此往往倾向于面积和功率效率更高，这将在下面进一步讨论。它在低电源下运行良好，并且适合在深纳米级工艺技术中实施。ADC 20包括接收差分误差信号的输入滤波器112，并向压控振荡器(VCO)114提供输入。滤波器112具有由s域表达式H(s)表示的传递函数。VCO是生成振荡信号的电路，振荡信号具有由输入电压(诸如从求和块106、108接收的误差信号)控制的频率。ADC30还接收具有采样频率Fs的时钟信号。在一些实施例中，模拟输入信号Vinp和Vinm具有从零频率到预定频率Fbw的信号带宽，并且采样频率Fs不小于预定频率Fbw的预定倍数。在一些实施例中，预定倍数至少是2。在一些实施例中，预定倍数是64、128或256。如前所述，在一些实施例中，放大器100是D类放大器，因此可用于处理人类可听见的音频信号。这样，预定频率Fbw可以在从8kHz到20kHz的范围内。
VCO 114将第一和第二差分频率信号输出到相位量化器116，相位量化器116接收采样时钟信号Fs作为输入，并基于接收到的由VCO 114输出的频率信号输出相位信号。将相位量化器116输出的相位信号与采样时钟信号Fs进行比较，并且将得到的相位信号φout输出到数字控制电路30。相位信号φout也由数模转换器(DAC)122转换为模拟信号，并反馈至ADC 20的输入端子。更具体的，在示例中，将量化器116的输出相位信号与由除法器118确定的参考相位进行比较，除法器118将采样时钟频率信号Fs除以因子M。通过异或门(XOR)120进行比较，XOR120接收量化器116和除法器118的输出。
数字控制电路30包括输入端口124，输入端口124从ADC 20接收相位信号φout。在一些实施例中，数字控制电路30的输入端口124是N位端口。数字控制电路30被配置为基于数字相位信号φout生成数字输出信号。在所示的示例中，数字控制电路30包括环路滤波器126，其后是补偿滤波器128。环路滤波器126具有由z域表达式H(z)表示的传递函数，并且被配置为在预定频带(诸如从零频率到预定频率Fbw)内具有高增益，并且将ADC 20的截断误差和其他误差移出预定频带。补偿滤波器128具有由z域表达式D(z)表示的传递函数，并且被配置为增加放大器100的整体传递函数的稳定性。
在一些实施例中，首先基于关于放大器100的传递函数的幅度或增益方面的设计要求来确定环路滤波器126的传递函数H(z)。随后，为了引入一个或多个极点或零点以稳定放大器100的传递函数，确定补偿滤波器128的传递函数D(z)。在一些实施例中，环路滤波器126和补偿滤波器128是指放大器100中的两个可分离的电路单元。在一些实施例中，环路滤波器126和补偿滤波器128是指两个设计步骤的结果的概念性单元，但是仍然由集成电路来实现。在一些实施例中，环路滤波器126和补偿滤波器128可以指代执行一组DSP指令的数字信号处理(DSP)单元。
数字脉宽调制(PWM)单元130具有输入端口132，输入端口132接收补偿滤波器128的输出并被配置为基于补偿滤波器128的输出来生成第一和第二PWM信号。第一PWM信号和第二PWM信号彼此逻辑互补。在一些实施例中，仅生成第一PWM信号和第二PWM信号中的一个。
输出电路40包括从PWM发生器130接收相应的第一和第二PWM输出的第一和第二预驱动器140A、140B。预驱动器140A、140B被配置为基于PWM信号生成输出到各个输出驱动器150A、150B的控制信号。输出驱动器150A、150B被配置为基于从预驱动器140A、140B接收的控制信号在输出端子160A、160B处生成相应的输出信号Voutp、Voutm。
输出驱动器150A、150B各自包括P型晶体管152和N型晶体管154。P型晶体管152分别具有耦接到VBAT电源节点的源极端子、耦接到各自的输出节点160A、160B的漏极端子以及耦接至各自的预驱动器140A、140B的输出的栅极端子。N型晶体管154分别具有耦接至接地端子的源极端子、耦合至各自的输出节点160A、160B的漏极端子以及耦接至各自的预驱动器140A、140B的输出的栅极端子。在一些实施例中，由预驱动器140A、140B输出的控制信号被配置为根据来自PWM发生器130的PWM信号来控制晶体管152、154。因此，来自输出驱动器150A、150B的输出信号也是在等于VBAT电压的高电压电平和等于地电压的低电压电平之间切换的PWM信号。
输出端子160A、160B上的输出信号Voutp、Voutm电耦合至负载60，并且可用于驱动负载60。在一些实施例中，负载60包括扬声器。在一些实施例中，负载60还包括低通滤波器。
输出信号Voutp、Voutm也分别通过反馈电路50反馈到求和块106、108，反馈电路50包括用作分压器的各个电阻网络。电阻网络包括第一和第二反馈电阻器RF1、RF2。第一反馈电阻器RF1分别耦合在输出节点160A、160B与求和块106、108之间。第二反馈电阻器RF2耦合在求和块106、108与地之间。因此，反馈信号Vfbp、Vfbm以及PWM信号基于Voutp、Voutm输出信号。
因此，将输出信号Voutp、Voutm的反馈路径定义为从输出节点160A、160B开始，通过包括RF1、RF2的电阻网络到达输入节点10的求和块106、108。反馈路径没有低通滤波器件，低通滤波器件的截止频率低于ADC的采样频率FS。在一些实施例中，在反馈路径中除了具有电气特性的寄生电容外，没有更多的电容性器件(例如金属氧化物半导体(MOS)电容器，金属-绝缘体-金属(MIM)电容器或包含放大器100的集成电路芯片的外部电容器)与反馈路径电耦合。
结果，在不大于采样频率FS的频带内，反馈路径仅通过电阻网络将输出信号Voutp、Voutm缩放到ADC 20可接受的电压电平，而无需任何额外的模拟电路分析或用于具有能量存储功能器件(例如电容器件或电感器件)的任何附加面积。信号处理操作将主要在数字域中执行，并且减少或消除了对精确模拟电路的需求。放大器100的环路特性主要由数字控制电路30确定，其中增益、极点和零点适合由数字域中的一阶、二阶或更高阶环路实现而不受模拟电路的限制(例如易受到工艺变化、噪声和有限的可实现增益的影响)。在一些实施例中，放大器100的带内环路增益适于被任意地设置(>100dB)以有效地抑制PWM发生器130和输出驱动器40的非线性并且获得足够的电源抑制(Power SupplyRejection，PSR)。带内环路增益包括ADC 20的增益、环路滤波器增益、补偿滤波器126的增益、PWM发生器130的增益和反馈因子(在一些示例中为0.4)。
所示的放大器100具有差分模式配置，差分模式配置可用于处理一对差分模拟输入信号Vinp、Vinm并输出一对输出信号Voutp、Voutm。在一些实施例中，放大器100可修改为具有单端模式配置以处理单端模拟信号。在这样的实施例中，ADC 20配置为接收参考信号和模拟信号(诸如模拟信号Vinp和Vinm中的一个)。这样，仅生成输出信号Voutp、Voutm中的一个，并且仅需要预驱动器140A、140B和输出驱动器150A、150B中的一个。
图3示出了放大器100的另一实施例。在图3的实施例中，数字控制30和输出电路40与结合图2所示的实施例所公开的类似。因此，在讨论中将不详细讨论这些元件。在图3的示例中，除了包括电阻器RF1、RF2的电阻网络之外，反馈电路50还包括滤波电容器CF。求和块106、108接收来自输出节点160A、160B的经滤波的PWM反馈信号。由于反馈电路50包括滤波电容器CF，因此省略了图2所示的实施例的输入滤波器112。
图3所示的实施例还采用了前端误差ADC 20，其被实现为基于VCO的Δ-Σ拓扑。由图3中的求和块106、108输出的误差信号被表示为Vtune，并且被VCO 114接收。由于VCO 114的输入信号Vtune的范围相对较小并且与输出信号Voutp、Voutm基本上不相关，所以基本上消除了任何VCO电压-频率非线性的影响。
如上所述，通过XOR门120将量化器116的相位与参考相位进行比较。参考相位是通过将采样时钟频率Fs除以因子M来获得的，参考相位由除法器118输出到XOR门120。在输出节点124生成的误差信号通过DAC 122反馈到VCO 114的输入。实际上，此反馈环路对应于一阶连续时间ADC环路，并且包含具有无限DC增益(由VCO 114提供)的积分器。
由于相位是频率的整数，因此基于相位的VCO量化器116的调谐电压可以限制在很小的操作区域(例如，小于50mV)，同时仍能完全行使其动态范围。这样，通过使用相位作为ADC 20的输出变量，VCO 114电压-频率非线性的任何影响被大大降低。
VCO 114生成振荡信号，振荡信号具有由输入电压Vtune控制的频率。图4示出了在VCO 114的实施例中采用的环形振荡器180的示例。环形振荡器180包括级联连接的一系列反相器182。如果总共实现180度的相移以形成正反馈，则会获得振荡。每个反相器182(也称为延迟单元)具有相关的固有延迟，并且所有反相器182的固有延迟的总和使电路以特定频率振荡。在使用差分控制信号的实施例中，可以使用偶数或奇数个反相器182来实现振荡。在接收单个输入信号的单端实施例中，奇数个反相器182用于实现振荡。环形振荡器的调谐可以通过改变控制反相器电流的电压源来实现。
在一些实施例中，环形振荡器使用简单的反相器结构，因此提供了紧凑且低功率的电路。图5示出了实现环形振荡器反相器或延迟单元182的电路的示例。延迟单元182电路接收差分输入信号INp、INm并生成输出信号OUTp、OUTm。反相器182的每个差分侧包括两个反相器连接的PMOS和NMOS晶体管对。更具体地，在所示的示例中，正输入信号INp侧具有连接的晶体管对M1_a/M2_a、M3_a/M4_a，而负信号INm输入侧具有晶体管对M1_b/M2_b、M3_b/M4_b以使其各自的输入INp、INm反相，以输出反相输出OUTp、OUTm。
图6示出了基于VCO的量化器116的示例。如上所述，在一些实施例中，数字控制电路30包括N位输入端口124，输入端口124从ADC 20接收相位信号。因此，VCO114向连接到N位寄存器186的缓冲器184提供N位输出。VCO114接收输入信号IN，例如图3所示的Vtune输入信号。量化器116以时间作为其关键信号进行操作。因此接收采样频率时钟信号Fs作为输入。量化器116被配置为通过利用VCO 114的级的可变延迟来实现多个量化水平。VCO114通过其电压频率特性将输入电压IN有效地转换为时间信号，其中较高的输入信号IN转换为较高的振荡器频率，因此，延迟时间较短，而低输入电压IN转换为较低的振荡器频率，因此，延迟时间较长。通过计算在给定参考时钟周期内转换的边沿数量，可以获得电压输入IN的量化形式。
因此，基于VCO的量化器116的示例提供了各种面积和功耗优势。例如，除了在转换中的延迟级输出之外，VCO延迟级(反相器)的输出电压(输出至一阶)将饱和(saturate)至电源或地。在大多数情况下，随着延迟级数量的增加，此输出信号属性仍然适用。这样，所公开的基于VCO的量化器116可以非常紧凑并且在不需要高功耗的情况下实现高速操作。
图7是根据一些实施例的D类放大器的Z域框图200。Z域框图200示出了D类放大器(诸如本文公开的放大器100)中的各种组件的各种信号和传递函数。Z域框图200包括第一求和块210、ADC传递函数块220、环路滤波器传递函数块230、补偿滤波器传递函数块240、第二求和节点210和反馈块260。
求和节点210将具有z域表达式Vin(z)的输入信号Vin(s)和具有z域表达式Fb(z)的反馈信号的反相形式进行组合，并生成具有z域表达式Vtune(z)的误差信号Vtune(s)。输入信号Vin(s)对应于输入信号Vinp和Vinm的Z域表达式。ADC传递函数块220对应于图3的示例中所示的ADC 20的操作，其将误差信号Vtune转换为数字信号x(z)。ADC传递函数块220引入量化误差q(s)，量化误差q(s)由噪声传递函数NTF(z)进一步处理。换句话说，数字信号x(z)满足下式：
x(z)＝Vtune(z)+q(s)NTF(z)。
在一些实施例中，NTF(z)满足下式：
NTF(z)＝(1-z-1)M,并且，M为正整数。
环路滤波器传递函数块230对应于环路滤波器126，并且具有传递函数H(z)。补偿滤波器传递函数块240对应于补偿滤波器128，并且具有传递函数D(z)。环路滤波器传递函数块230和补偿滤波器传递函数块240将数字信号x(z)转换为数字信号y(z)，其满足下式：
y(z)＝x(z)H(z)D(z)。
在一些实施例中，H(z)满足下式：
Figure BDA0002798356300000101
并且G1是正实数。
在一些实施例中，D(z)具有满足下式的等效拉普拉斯传递函数D(s)：
Figure BDA0002798356300000102
并且G2是正实数，z1在拉普拉斯域中是零，并且p1和p2是拉普拉斯域中的极点。
求和块250将数字信号y(z)和PWM误差信号P(z)组合以成为输出信号Out(z)。PWM误差信号P(z)对应于由数字PWM发生器130引入的量化误差和/或归因于预驱动器单元140A/140B和输出驱动器150A/150B的其他误差。输出信号Out(z)对应于输出信号Voutp和Voutm的Z域表达式。因此，求和块250对应于数字PWM发生器130、预驱动器140A/140B或输出驱动器150A/150B。
反馈块260具有增益因子G。反馈块260对应于反馈电路50。在一些实施例中，增益因子G对应于电阻器RF2的电阻值与电阻器RF1和RF2的总电阻值之比。例如，如果电阻器RF1的电阻值为R1，电阻器RF2的电阻值为R2，则增益因子G满足下式：
G＝R2/(R1+R2).
因此，整体传递函数为：
Figure BDA0002798356300000103
图8是示出根据公开的实施例的方法300的流程图。参照图8以及图1至图3，方法300包括在步骤310中接收模拟输入电压信号Vin。在步骤312中，将模拟输入信号Vin与反馈信号Vfb进行比较以确定模拟误差信号Vtune。在步骤314中，例如，使用基于VCO的Δ-ΣADC20基于模拟误差信号将模拟误差信号Vtune转换为频率信号。在步骤316中，例如，通过相位量化器116将频率信号转换为相位信号。在一些示例中，将频率信号与参考频率信号FS进行比较以确定相位信号。在步骤318中，基于相位信号将相位信号转换成数字控制信号，诸如PWM信号。然后在操作320中生成基于数字控制信号的输出信号。在一些示例中，对输出信号进行缩放和滤波以生成反馈信号。
根据一些公开的示例，放大器电路采用基于VCO的Δ-ΣADC，该ADC由简单的反相器构成，以提供面积和功率效率高的简单设计。公开示例中的信号处理主要是数字的，从而消除了与传统设计相关的复杂模拟电路。
根据一些公开的实施例，一种放大器(其可以是D类放大器)，包括输入电路，输入电路被配置为接收模拟输入信号和反馈信号并基于该模拟输入信号和反馈信号输出模拟误差信号。ADC被配置为将模拟误差信号转换为相域中的数字信号。数字控制电路被配置为基于相域中的数字信号来生成数字控制信号。输出电路被配置为基于数字控制信号生成放大的输出信号，并且反馈电路被配置为基于放大后的输出信号生成反馈信号。
在上述放大器中，模数转换器包括压控振荡器(VCO)，压控振荡器被配置为基于模拟误差信号输出频率信号的。
在上述放大器中，模数转换器包括Δ-Σ模数转换器。
在上述放大器中，模数转换器包括相位量化器，相位量化器被配置为将压控振荡器输出的频率信号转换为相位信号。
在上述放大器中，相位量化器被配置为将相位信号与参考频率进行比较。
在上述放大器中，相位量化器包括异或门，异或门被配置为接收相位信号和参考信号作为输入。
在上述放大器中，数字控制电路包括被配置为接收相位信号的数字滤波器。
在上述放大器中，数字滤波器包括具有等效拉普拉斯传递函数的环路滤波器，等效拉普拉斯传递函数具有至少一个零点和一个极点。
在上述放大器中，反馈电路包括电压除法器。
在上述放大器中，反馈电路包括滤波器。
在上述放大器中，模数转换器包括数模转换器(DAC)，数模转换器被配置为将相域中的数字信号转换为由压控振荡器接收的模拟反馈信号。
在上述放大器中，模拟输入信号是差分输入信号，并且其中，放大的输出信号是差分输出信号。
在上述放大器中，压控振荡器被配置为直接从输入电路接收模拟误差信号。
在上述放大器中，放大器是D类放大器。
根据其他实施例，电路包括输入电路，输入电路被配置为接收模拟输入信号和反馈信号，并且基于模拟输入信号和反馈信号输出模拟误差信号。ADC包括VCO，VCO被配置为接收模拟误差信号并且基于模拟误差信号输出频率信号。量化器被配置为接收频率信号，并且将频率信号与参考信号进行比较，以基于频率信号输出相位信号。数字控制电路，被配置为接收相位信号并且基于相位信号输出脉宽调制(PWM)信号。
在上述电路中，还包括输出驱动器，输出驱动器被配置为基于脉宽调制信号生成输出信号。
在上述电路中，模数转换器包括Δ-Σ模数转换器，并且其中，Δ-Σ模数转换器包括数模转换器(DAC)，数模转换器被配置为将相位信号转换为模拟反馈信号。
在上述电路中，量化器包括异或门，异或门被配置为接收相位信号和参考信号作为输入。
根据进一步的实施例，一种方法包括：接收模拟输入电压信号；将模拟输入信号与反馈信号进行比较，以确定模拟误差信号；以及将模拟误差信号转换为基于模拟误差信号的频率信号。将频率信号转换为相位信号，将频率信号转换为相位信号包括将频率信号与参考信号进行比较。基于相位信号将相位信号转换为数字控制信号。基于数字控制信号生成输出信号。
在上述方法中，还包括：对输出信号进行滤波以生成反馈信号。
上述概述了几个实施例的特征，以便本领域技术人员可以更好地理解本公开的各个方面。本领域技术人员应当理解，他们可以容易地使用本公开作为设计或修改其他过程和结构的基础，以实现相同的目的和/或实现本文介绍的实施例的相同优点。本领域技术人员还应当认识到，此类等效结构不背离本发明的精神和范围，并且它们可以在不背离本发明的精神和范围的情况下在本发明中进行各种改变、替换和改变。

Claims (10)

1.一种放大器，包括：
输入电路，被配置为接收模拟输入信号和反馈信号，并且基于所述模拟输入信号和所述反馈信号输出模拟误差信号；
模数转换器(ADC)，被配置为将所述模拟误差信号转换为相域中的数字信号；
数字控制电路，被配置为基于所述相域中的所述数字信号生成数字控制信号；
输出电路，被配置为基于所述数字控制信号生成放大的输出信号；以及
反馈电路，被配置为基于所述放大的输出信号生成所述反馈信号。
2.根据权利要求1所述的放大器，其中，所述模数转换器包括压控振荡器(VCO)，所述压控振荡器被配置为基于所述模拟误差信号输出频率信号的。
3.根据权利要求2所述的放大器，其中，所述模数转换器包括Δ-Σ模数转换器。
4.根据权利要求2所述的放大器，其中，所述模数转换器包括相位量化器，所述相位量化器被配置为将所述压控振荡器输出的所述频率信号转换为相位信号。
5.根据权利要求4所述的放大器，其中，所述相位量化器被配置为将所述相位信号与参考频率进行比较。
6.根据权利要求5所述的放大器，其中，所述相位量化器包括异或门，所述异或门被配置为接收所述相位信号和所述参考信号作为输入。
7.根据权利要求1所述的放大器，其中，所述数字控制电路包括被配置为接收所述相位信号的数字滤波器。
8.根据权利要求7所述的放大器，其中，所述数字滤波器包括具有等效拉普拉斯传递函数的环路滤波器，所述等效拉普拉斯传递函数具有至少一个零点和一个极点。
9.一种电路，包括：
输入电路，被配置为接收模拟输入信号和反馈信号，并且基于所述模拟输入信号和所述反馈信号输出模拟误差信号；
模数转换器(ADC)，包括压控振荡器(VCO)，所述压控振荡器被配置为接收所述模拟误差信号并且基于所述模拟误差信号输出频率信号；
量化器，被配置为接收所述频率信号，并且将所述频率信号与参考信号进行比较，以基于所述频率信号输出相位信号；以及
数字控制电路，被配置为接收所述相位信号并且基于所述相位信号输出脉宽调制信号。
10.一种用于处理信号的方法，包括：
接收模拟输入电压信号；
将所述模拟输入信号与反馈信号进行比较，以确定模拟误差信号；
将所述模拟误差信号转换为基于所述模拟误差信号的频率信号；
将所述频率信号转换为相位信号，将所述频率信号转换为所述相位信号包括将所述频率信号与参考信号进行比较；
基于所述相位信号将所述相位信号转换为数字控制信号；以及
基于所述数字控制信号生成输出信号。
CN202011340102.XA 2019-12-31 2020-11-25 放大器、电路及处理信号的方法 Active CN113131882B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/731,256 2019-12-31
US16/731,256 US11424724B2 (en) 2019-12-31 2019-12-31 Ampilfier with VCO-based ADC

Publications (2)

Publication Number Publication Date
CN113131882A true CN113131882A (zh) 2021-07-16
CN113131882B CN113131882B (zh) 2024-06-07

Family

ID=

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120281550A1 (en) * 2010-01-20 2012-11-08 Huawei Technologies Co., Ltd. Receiver, transmitter, feedback device, transceiver and signal processing method
US20150303885A1 (en) * 2014-04-21 2015-10-22 Taiwan Semiconductor Manufacturing Company, Ltd. Class-d amplifier having mixed signal feedback control
US20180205352A1 (en) * 2017-01-17 2018-07-19 Kapik Inc. Amplifiers with delta-sigma modulators using pulse-density modulations and related processes

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120281550A1 (en) * 2010-01-20 2012-11-08 Huawei Technologies Co., Ltd. Receiver, transmitter, feedback device, transceiver and signal processing method
US20150303885A1 (en) * 2014-04-21 2015-10-22 Taiwan Semiconductor Manufacturing Company, Ltd. Class-d amplifier having mixed signal feedback control
US20180205352A1 (en) * 2017-01-17 2018-07-19 Kapik Inc. Amplifiers with delta-sigma modulators using pulse-density modulations and related processes

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
陶呈瑶;邓康发;: "ΣΔ微加速度计中基于脉宽调制的力反馈回路", 传感技术学报, no. 12 *

Also Published As

Publication number Publication date
US20220368292A1 (en) 2022-11-17
TW202127795A (zh) 2021-07-16
US20210203287A1 (en) 2021-07-01
TWI738335B (zh) 2021-09-01
US11424724B2 (en) 2022-08-23

Similar Documents

Publication Publication Date Title
US10972062B2 (en) Class-D amplifier and method
Park et al. A 78 dB SNDR 87 mW 20 MHz Bandwidth Continuous-Time $\Delta\Sigma $ ADC With VCO-Based Integrator and Quantizer Implemented in 0.13$\mu $ m CMOS
US20220368292A1 (en) Ampilfier with vco-based adc
US20080238743A1 (en) Dither circuit and analog digital converter having dither circuit
US7365668B2 (en) Continuous-time delta-sigma analog digital converter having operational amplifiers
US9438268B2 (en) Current type D/A converter, delta sigma modulator, and communications device
US8344796B2 (en) Switched capacitor circuit
US7719369B2 (en) Sigma delta digital to analog converter with wide output range and improved linearity
US20180351513A1 (en) Systems and methods for ring-oscillator based operational amplifiers for scaled cmos technologies
Suguro et al. Low power DT delta-sigma modulator with ring amplifier SC-integrator
US20170207796A1 (en) Third order loop filter and delta-sigma modulator including the third order loop filter
CN113131882B (zh) 放大器、电路及处理信号的方法
US6628217B1 (en) Signal scaling scheme for a delta sigma modulator
Leene et al. A 3rd order time domain delta sigma modulator with extended-phase detection
Roy et al. A low-power switched-capacitor passive sigma-delta modulator
CN113206671B (zh) 基于VCO实现的Sigma-Delta调制器及音频设备
Bonthala et al. Design of High Resolution Delta Sigma Modulator in 180 nm CMOS technology
Park Time-based circuits for communication systems in advanced CMOS technology
Xu Design considerations for time-domain ring oscillator based low-pass filters
Ge et al. A low power low voltage class D amp based on sigma-delta and bang-bang control
Hamilton VCO-based analog-to-digital conversion
CN117176172A (zh) 电流型数模转换器及模数转换器
Chou et al. A low THD clock-free Class-D audio amplifier with an increased damping resistor and cross offset cancellation technique
Tang et al. CMOS current-mode active transformer sigma-delta modulators
Carlos et al. Alternative algorithm for low voltage operation of incremental ADCs

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant