CN104637935A - 集成有静电保护电路的功率晶体管阵列结构 - Google Patents
集成有静电保护电路的功率晶体管阵列结构 Download PDFInfo
- Publication number
- CN104637935A CN104637935A CN201310566430.5A CN201310566430A CN104637935A CN 104637935 A CN104637935 A CN 104637935A CN 201310566430 A CN201310566430 A CN 201310566430A CN 104637935 A CN104637935 A CN 104637935A
- Authority
- CN
- China
- Prior art keywords
- drain region
- district
- power transistor
- cellular construction
- tagma
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
本发明公开了一种集成有静电保护电路的功率晶体管阵列结构，通过对功率晶体管的单元结构一的漏区的部分区域段替换层P+区能够实现由SCR形成的静电保护电路的嵌入，SCR的栅极和单元结构一的栅极不相连接，且SCR的栅极和单元结构一的源极连接；本发明能在不影响功率晶体管阵列的性能和不改变工艺的前提下提高功率晶体管阵列的静电保护能力，能有效降低可控硅晶闸管的误触发现象，从而能扩大功率晶体管阵列的安全工作范围。同时本发明通过将SCR的栅极结构设置为向漏区侧凹陷并在源区侧的体区中注入P+区，能够进一步的降低可控硅晶闸管的误触发现象以及扩大功率晶体管阵列的安全工作范围。
Description
技术领域
本发明涉及一种半导体集成电路，特别是涉及一种集成有静电保护电路的功率晶体管阵列结构。
背景技术
功率晶体管在高压集成电路中常常被用作驱动较大电流的输出驱动管，现有功率驱动管一般都是以阵列形式出现。如图1A所示，是现有功率晶体管阵列版图结构示意图；图1B是沿图1A的A’A位置处的单元结构的剖面结构示意图；在硅衬底1上形成有深N阱（DNW）2，整个功率晶体管阵列形成于所述深N阱2中，所述功率晶体管的单元结构一为NLDMOS器件结构，包括：
P型体区3，所述P型体区3形成于所述深N阱2中。
N阱4，所述N阱4形成于所述深N阱2中并和所述P型体区3相隔一段距离。
漏区8b，由形成于所述N阱4中的N+区组成；在所述漏区8b和所述P型体区3之间形成有场氧层5，所述漏区8b和所述场氧层5自对准。
源区8a，由形成于所述P型体区3中的N+区组成。
体区引出区9a，由形成于所述P型体区3中的P+区组成。
栅极结构，由形成于所述硅衬底1表面的栅介质层6以及多晶硅栅7组成；较佳为，所述栅介质层6为栅氧化层，在所述多晶硅栅7的侧面形成有侧墙。所述栅极结构覆盖部分所述P型体区3，被所述栅极结构所覆盖的所述P型体区3表面用于形成沟道；所述栅极结构的第一侧和所述源区8a自对准，所述栅极结构的第二侧向所述漏区8b方向延伸并延伸到所述漏区8b和所述P型体区3之间的所述场氧层5表面上。
所述源区8a、所述体区引出区9a侧面相接触并分别通过接触孔10和作为源极11a的顶层金属连接；所述漏区8b通过接触孔10和作为漏极11c的顶层金属连接；所述多晶硅栅7通过接触孔10和作为第一栅极11b的顶层金属连接。
在俯视面上，各所述单元结构一的所述P型体区3、所述源区8a、所述体区引出区9a、所述栅极结构、所述N阱4和所述漏区8b都呈互相平行的条形结构，两个相邻的所述单元结构一共用一个所述P型体区3、所述源区8a、所述体区引出区9a，两个相邻的所述单元结构一共用一个所述N阱4和所述漏区8b。
现有技术中，对作为输出管的功率晶体管有静电保护能力的要求，一般功率晶体管采用自保护，无需额外增加静电保护结构，以有效减小芯片面积。但用于驱动大电流的功率晶体管阵列采用自保护是无法满足静电保护要求的，需要通过专门的静电保护技术以提供至少2KV人体放电模式（HBM）能力。目前业界通过将可控硅晶闸管(SCR)嵌入输出功率晶体管阵列中，从而在不明显增加版图面积的情况下有效提高功率晶体管静电保护能力。尽管嵌入SCR可以有效地提高输出功率晶体管阵列的静电保护能力，但在功率晶体管阵列正常工作时避免SCR误触发将是这一设计的技术难点，越是高压大电流的情况，SCR就越容易触发，因此SCR的嵌入会使功率晶体管阵列的安全工作范围(SOA)减小。
发明内容
本发明所要解决的技术问题是提供一种集成有静电保护电路的功率晶体管阵列结构，能在不影响功率晶体管阵列的性能和不改变工艺的前提下提高功率晶体管阵列的静电保护能力，扩大功率晶体管阵列的安全工作范围。
为解决上述技术问题，本发明提供的集成有静电保护电路的功率晶体管阵列结构形成于深N阱中，深N阱形成在硅衬底上，所述功率晶体管的单元结构一包括：
P型体区，所述P型体区形成于所述深N阱中。
N阱，所述N阱形成于所述深N阱中并和所述P型体区相隔一段距离。
漏区，由形成于所述N阱中的N+区组成；在所述漏区和所述P型体区之间形成有场氧层，所述漏区和所述场氧层自对准。
源区，由形成于所述P型体区中的N+区组成。
体区引出区，由形成于所述P型体区中的P+区组成。
栅极结构，由形成于所述硅衬底表面的栅介质层以及多晶硅栅组成，所述栅极结构覆盖部分所述P型体区，被所述栅极结构所覆盖的所述P型体区表面用于形成沟道；所述栅极结构的第一侧和所述源区自对准，所述栅极结构的第二侧向所述漏区方向延伸并延伸到所述漏区和所述P型体区之间的所述场氧层表面上。
所述源区、所述体区引出区侧面相接触并分别通过接触孔和作为源极的顶层金属连接；所述漏区通过接触孔和作为漏极的顶层金属连接；所述多晶硅栅通过接触孔和作为第一栅极的顶层金属连接。
在俯视面上，各所述单元结构一的所述P型体区、所述源区、所述体区引出区、所述栅极结构、所述N阱和所述漏区都呈互相平行的条形结构，两个相邻的所述单元结构一共用一个所述P型体区、所述源区、所述体区引出区，两个相邻的所述单元结构一共用一个所述N阱和所述漏区。
所述静电保护电路为由形成于所述功率晶体管阵列的可控硅晶闸管组成，所述静电保护电路的单元结构二由所述功率晶体管的单元结构一做如下变换得到：将所述单元结构一的呈条形结构的所述漏区的一段或多段区域中的N+区替换成P+区组成所述单元结构二的漏区，令所述单元结构二的漏区中的P+区为漏区P+区，所述漏区P+区域也通过接触孔和作为所述漏极的顶层金属连接。
由所述单元结构二的源区、P型体区、深N阱、N阱和所述漏区P+区组成NPNP结构的可控硅晶闸管；所述单元结构二的所述源区、所述体区引出区也分别通过接触孔和作为所述源极的顶层金属连接；所述单元结构二的所述多晶硅栅通过接触孔和作为第二栅极的顶层金属连接；所述第一栅极和所述第二栅极不相连接，且所述第二栅极和所述源极连接。
在俯视面上，所述单元结构二为一个以上，两个相邻的所述单元结构二共用一个所述P型体区、所述源区、所述体区引出区，两个相邻的所述单元结构二共用一个所述N阱和所述漏区；和所述单元结构一相邻接的所述单元结构二和其邻接的所述单元结构一共用一个所述P型体区、所述源区、所述体区引出区。
进一步的改进是，所述单元结构二的所述栅极结构包括如下特征：
在俯视面上，和所述单元结构二的所述漏区P+区相邻的所述栅极结构包括多个向所述漏区侧凹陷的结构，凹陷结构之外的所述栅极结构为直线结构，所述栅极结构的凹陷结构的第一侧将其底部的所述P型体区围成一梯形结构，在所述梯形结构形成有P+区，令该P+区为源区P+区，所述源区P+区和所述源区侧面接触并通过接触孔和作为所述源极的顶层金属连接。
进一步的改进是，所述静电保护电路位于所述功率晶体管阵列中央区域，各所述单元结构二从所述功率晶体管阵列的最中间位置往两侧排列。
进一步的改进是，所述单元结构二的所述漏区P+区位于所述漏区的中央区域。
进一步的改进是，所述单元结构二的所述漏区P+区等间隔排列于所述漏区中。
本发明通过对功率晶体管阵列的单元结构进行局部改变就能嵌入具有静电保护能力的可控硅晶闸管，能在不影响功率晶体管阵列的性能和不改变工艺的前提下提高功率晶体管阵列的静电保护能力；同时通过对可控硅晶闸管的栅极结构的设置，能有效降低可控硅晶闸管的误触发现象，从而能扩大功率晶体管阵列的安全工作范围。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1A是现有功率晶体管阵列版图结构示意图；
图1B是沿图1A的A’A位置处的单元结构的剖面结构示意图；
图2A是本发明实施例一功率晶体管阵列版图结构示意图；
图2B是沿图2A的B’B位置处的单元结构的剖面结构示意图；
图3A是本发明实施例二功率晶体管阵列版图结构示意图；
图3B是沿图3A的C’C位置处的单元结构的剖面结构示意图。
具体实施方式
如图2A所示，是本发明实施例一功率晶体管阵列版图结构示意图；如图2B所示，是沿图2A的B’B位置处的单元结构的剖面结构示意图；在硅衬底1上形成有深N阱（DNW）2，整个功率晶体管阵列形成于所述深N阱2中，所述功率晶体管的单元结构一为NLDMOS器件结构，包括：
P型体区3，所述P型体区3形成于所述深N阱2中。
N阱4，所述N阱4形成于所述深N阱2中并和所述P型体区3相隔一段距离。
漏区8b，由形成于所述N阱4中的N+区组成；在所述漏区8b和所述P型体区3之间形成有场氧层5，所述漏区8b和所述场氧层5自对准。
源区8a，由形成于所述P型体区3中的N+区组成。
体区引出区9a，由形成于所述P型体区3中的P+区组成。
栅极结构，由形成于所述硅衬底1表面的栅介质层6以及多晶硅栅7组成；较佳为，所述栅介质层6为栅氧化层，在所述多晶硅栅7的侧面形成有侧墙。所述栅极结构覆盖部分所述P型体区3，被所述栅极结构所覆盖的所述P型体区3表面用于形成沟道；所述栅极结构的第一侧和所述源区8a自对准，所述栅极结构的第二侧向所述漏区8b方向延伸并延伸到所述漏区8b和所述P型体区3之间的所述场氧层5表面上。
所述源区8a、所述体区引出区9a侧面相接触并分别通过接触孔10和作为源极11a的顶层金属连接；所述漏区8b通过接触孔10和作为漏极11c的顶层金属连接；所述多晶硅栅7通过接触孔10和作为第一栅极11b的顶层金属连接。
在俯视面上，各所述单元结构一的所述P型体区3、所述源区8a、所述体区引出区9a、所述栅极结构、所述N阱4和所述漏区8b都呈互相平行的条形结构，两个相邻的所述单元结构一共用一个所述P型体区3、所述源区8a、所述体区引出区9a，两个相邻的所述单元结构一共用一个所述N阱4和所述漏区8b。
所述静电保护电路为由形成于所述功率晶体管阵列的可控硅晶闸管组成，所述静电保护电路的单元结构二由所述功率晶体管的单元结构一做如下变换得到：将所述单元结构一的呈条形结构的所述漏区8b的一段或多段区域中的N+区替换成P+区9b组成所述单元结构二的漏区8b，令所述单元结构二的漏区8b中的P+区为漏区P+区9b，所述漏区P+区9b域也通过接触孔10和作为所述漏极11c的顶层金属连接。
所述单元结构二的源区8a、体区引出区9a、P型体区3和N阱4都和所述单元结构一的相同。由所述单元结构二的源区8a、P型体区3、深N阱2、N阱4和所述漏区P+区9b组成NPNP结构的可控硅晶闸管；所述单元结构二的所述源区8a、所述体区引出区9a也分别通过接触孔10和作为所述源极11a的顶层金属连接；所述单元结构二的所述多晶硅栅7通过接触孔10和作为第二栅极11d的顶层金属连接；所述第一栅极11b和所述第二栅极11d不相连接，且所述第二栅极11d和所述源极11a连接。
在俯视面上，所述单元结构二为一个以上，图2B中共示意出了4个所述单元结构二。两个相邻的所述单元结构二共用一个所述P型体区3、所述源区8a、所述体区引出区9a，两个相邻的所述单元结构二共用一个所述N阱4和所述漏区8b；和所述单元结构一相邻接的所述单元结构二和其邻接的所述单元结构一共用一个所述P型体区3、所述源区8a、所述体区引出区9a。
较佳为，所述静电保护电路位于所述功率晶体管阵列中央区域，各所述单元结构二从所述功率晶体管阵列的最中间位置往两侧排列。所述单元结构二的所述漏区P+区9b等间隔排列于所述漏区8b中；在其它实施例中，所述单元结构二的所述漏区P+区9b也能设置在位于所述漏区8b的中央区域。
本发明实施例一中，通过将功率晶体管阵列最中心的四个NLDMOS器件的部分漏区的N+区8b替换为P+区9b，由所述单元结构二的源区8a、P型体区3、深N阱2、N阱4和所述漏区P+区9b组成NPNP结构的可控硅晶闸管，从而实现SCR与NLDMOS器件并联形式的嵌入，所述漏区P+区9b作为SCR的阳极，源区8a作为SCR的阴极。ESD信号进入功率晶体管阵列时，SCR首先被触发，ESD电流通过SCR迅速泄放。
现有技术中的SCR的第二栅极11d（GateSCR）与NLDMOS器件的第一栅极11b（GateMOS）短接，当NLDMOS器件正常工作时，栅极电压抬高产生沟道电流Ichannel，源区8a提供的电子部分用于复合SCR阳极P+区9b产生的空穴，形成电流J1。除了被电子复合的空穴外，还有部分空穴被接零电位的P型体区3抽走，形成电流J2。空穴在流向P型体区3过程中会在P型体区3中产生压降，当此压降大于源区8a和P型体区3组成的PN结的导通电压时，由源区8a、P型体区3、深N阱2、N阱4和漏区8b形成的寄生NPN正向导通。寄生NPN集电极电流给由所述漏区P+区9b、N阱4、深N阱2和P型体区3形成的寄生PNP提供基极电流，使寄生PNP开启。寄生PNP集电极电流又给寄生NPN提供基极电流从而形成正反馈，此时嵌入的SCR被触发，NLDMOS器件进入非正常工作状态，即在NLDMOS器件正常工作时SCR被触发。这个过程也可以被理解为沟道电流提供了寄生PNP的基极电流，PNP开启产生集电极电流IC，集电极电流一旦使寄生NPN基极发射极PN结导通，SCR就被触发进入栅锁状态。因此嵌入的SCR虽然有效提高了功率晶体管静电保护能力，但其在功率晶体管阵列正常工作时容易被触发，从而减小功率晶体管阵列安全工作范围。
本发明实施例一中通过将SCR的第二栅极11d与NLDMOS器件的第一栅极11b断开，并使第二栅极11d和所述源极11a短接，能够消除NLDMOS器件正常工作时SCR的沟道电流Ichannel从而消除上述的电流J1和J2，以有效避免电流J1和J2引起SCR触发。
如图3A所示，是本发明实施例二功率晶体管阵列版图结构示意图；如图3B所示，是沿图3A的C’C位置处的单元结构的剖面结构示意图。本发明实施例二和本发明实施例一之间的区别仅在于：所述单元结构二的所述栅极结构包括如下特征：
在俯视面上，和所述单元结构二的所述漏区P+区9b相邻的所述栅极结构包括多个向所述漏区8b侧凹陷的结构7b，凹陷结构7b之外的所述栅极结构为直线结构7a，所述栅极结构的凹陷结构7b的第一侧将其底部的所述P型体区3围成一梯形结构，在所述梯形结构形成有P+区9c，令该P+区为源区P+区9c，所述源区P+区9c和所述源区8a侧面接触并通过接触孔10和作为所述源极11a的顶层金属连接。
虽然通过本发明实施例一的设置能够消除电流J1和J2电流从而能有效降低SCR触发的几率，但由于功率晶体管阵列处于同一深N阱2中，NLDMOS器件的漏区8b与SCR的漏区的N+区等电位，当NLDMOS器件工作在高压时，由于碰撞电离产生的电子在深N阱2中会产生扩散运动，从NLDMOS器件的漏区8b散到SCR的漏区N+区，电子扩散过程中在SCR阳极即所述漏区P+区9b下产生压降，从而使SCR阳极产生空穴。该空穴会被接地的P型体区3抽走，形成电流J3。电流J3会触发由源区8a、P型体区3、深N阱2、N阱4和漏区8b形成的寄生NPN正向导通，使得SCR再次被触发。
本发明实施例二的结构能够消除本发明实施例一中所存在的电流J3，并消除由电流J3而产生的SCR触发。如图3A和3B所示，本发明实施例二对SCR的栅极结构也即多晶硅栅进行了优化，SCR的漏区N+区对应的栅极结构是与漏区N+区平行的直线，SCR的漏区P+区9b对应的栅极结构呈向漏区侧凹陷的结构，并在凹陷结构的第一侧所围成一梯形结构的P型体区3中形成有源区P+区9c，源区P+区9c、所述源区8a和体区引出区9a都接源极并在使用中一般都接地；由于源区P+区9c比体区引出区9a距离SCR阳极9b更近，对应源区P+区9c的寄生电阻Rpb比体区引出区9a的寄生电阻Rx小，因此阳极9b产生的空穴会先被源区P+区9c收集而非体区引出区9a收集，从而不会在源区8a下产生压降，不会使由源区8a和体区引出区9a之间的PN结正向导通，即由源区8a、P型体区3、深N阱2、N阱4和漏区8b形成的寄生NPN不会导通，此时较小的电流J3也不会触发SCR。因此源区P+区9c的引入能降低SCR触发几率，有效扩大功率晶体管阵列安全工作范围。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (5)
1.一种集成有静电保护电路的功率晶体管阵列结构，其特征在于：
在硅衬底上形成有深N阱，整个功率晶体管阵列形成于所述深N阱中，所述功率晶体管的单元结构一包括：
P型体区，所述P型体区形成于所述深N阱中；
N阱，所述N阱形成于所述深N阱中并和所述P型体区相隔一段距离；
漏区，由形成于所述N阱中的N+区组成；在所述漏区和所述P型体区之间形成有场氧层，所述漏区和所述场氧层自对准；
源区，由形成于所述P型体区中的N+区组成；
体区引出区，由形成于所述P型体区中的P+区组成；
栅极结构，由形成于所述硅衬底表面的栅介质层以及多晶硅栅组成，所述栅极结构覆盖部分所述P型体区，被所述栅极结构所覆盖的所述P型体区表面用于形成沟道；所述栅极结构的第一侧和所述源区自对准，所述栅极结构的第二侧向所述漏区方向延伸并延伸到所述漏区和所述P型体区之间的所述场氧层表面上；
所述源区、所述体区引出区侧面相接触并分别通过接触孔和作为源极的顶层金属连接；所述漏区通过接触孔和作为漏极的顶层金属连接；所述多晶硅栅通过接触孔和作为第一栅极的顶层金属连接；
在俯视面上，各所述单元结构一的所述P型体区、所述源区、所述体区引出区、所述栅极结构、所述N阱和所述漏区都呈互相平行的条形结构，两个相邻的所述单元结构一共用一个所述P型体区、所述源区、所述体区引出区，两个相邻的所述单元结构一共用一个所述N阱和所述漏区；
所述静电保护电路为由形成于所述功率晶体管阵列的可控硅晶闸管组成，所述静电保护电路的单元结构二由所述功率晶体管的单元结构一做如下变换得到：将所述单元结构一的呈条形结构的所述漏区的一段或多段区域中的N+区替换成P+区组成所述单元结构二的漏区，令所述单元结构二的漏区中的P+区为漏区P+区，所述漏区P+区域也通过接触孔和作为所述漏极的顶层金属连接；
由所述单元结构二的源区、P型体区、深N阱、N阱和所述漏区P+区组成NPNP结构的可控硅晶闸管；所述单元结构二的所述源区、所述体区引出区也分别通过接触孔和作为所述源极的顶层金属连接；所述单元结构二的所述多晶硅栅通过接触孔和作为第二栅极的顶层金属连接；所述第一栅极和所述第二栅极不相连接，且所述第二栅极和所述源极连接；
在俯视面上，所述单元结构二为一个以上，两个相邻的所述单元结构二共用一个所述P型体区、所述源区、所述体区引出区，两个相邻的所述单元结构二共用一个所述N阱和所述漏区；和所述单元结构一相邻接的所述单元结构二和其邻接的所述单元结构一共用一个所述P型体区、所述源区、所述体区引出区。
2.如权利要求1所述的集成有静电保护电路的功率晶体管阵列结构，其特征在于：所述单元结构二的所述栅极结构包括如下特征：
在俯视面上，和所述单元结构二的所述漏区P+区相邻的所述栅极结构包括多个向所述漏区侧凹陷的结构，凹陷结构之外的所述栅极结构为直线结构，所述栅极结构的凹陷结构的第一侧将其底部的所述P型体区围成一梯形结构，在所述梯形结构形成有P+区，令该P+区为源区P+区，所述源区P+区和所述源区侧面接触并通过接触孔和作为所述源极的顶层金属连接。
3.如权利要求1或2所述的集成有静电保护电路的功率晶体管阵列结构，其特征在于：所述静电保护电路位于所述功率晶体管阵列中央区域，各所述单元结构二从所述功率晶体管阵列的最中间位置往两侧排列。
4.如权利要求1或2所述的集成有静电保护电路的功率晶体管阵列结构，其特征在于：所述单元结构二的所述漏区P+区位于所述漏区的中央区域。
5.如权利要求1或2所述的集成有静电保护电路的功率晶体管阵列结构，其特征在于：所述单元结构二的所述漏区P+区等间隔排列于所述漏区中。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310566430.5A CN104637935B (zh) | 2013-11-14 | 2013-11-14 | 集成有静电保护电路的功率晶体管阵列结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310566430.5A CN104637935B (zh) | 2013-11-14 | 2013-11-14 | 集成有静电保护电路的功率晶体管阵列结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104637935A true CN104637935A (zh) | 2015-05-20 |
| CN104637935B CN104637935B (zh) | 2017-08-08 |
Family
ID=53216492
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310566430.5A Active CN104637935B (zh) | 2013-11-14 | 2013-11-14 | 集成有静电保护电路的功率晶体管阵列结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104637935B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108321156A (zh) * | 2017-12-27 | 2018-07-24 | 杰华特微电子（杭州）有限公司 | 一种半导体器件的静电防护方法及半导体器件 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080061368A1 (en) * | 2006-05-31 | 2008-03-13 | Advanced Analogic Technologies, Inc. | High-voltage bipolar-CMOS-DMOS integrated circuit devices and modular methods of forming the same |
| US20090008710A1 (en) * | 2007-07-03 | 2009-01-08 | Chi-San Wei | Robust ESD LDMOS Device |
| CN101916777A (zh) * | 2010-07-16 | 2010-12-15 | 中颖电子有限公司 | 横向扩散金属氧化物晶体管及静电保护架构 |
| US20110186908A1 (en) * | 2010-02-01 | 2011-08-04 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing semiconductor device |
-
2013
- 2013-11-14 CN CN201310566430.5A patent/CN104637935B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080061368A1 (en) * | 2006-05-31 | 2008-03-13 | Advanced Analogic Technologies, Inc. | High-voltage bipolar-CMOS-DMOS integrated circuit devices and modular methods of forming the same |
| US20090008710A1 (en) * | 2007-07-03 | 2009-01-08 | Chi-San Wei | Robust ESD LDMOS Device |
| US20110186908A1 (en) * | 2010-02-01 | 2011-08-04 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing semiconductor device |
| CN101916777A (zh) * | 2010-07-16 | 2010-12-15 | 中颖电子有限公司 | 横向扩散金属氧化物晶体管及静电保护架构 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108321156A (zh) * | 2017-12-27 | 2018-07-24 | 杰华特微电子（杭州）有限公司 | 一种半导体器件的静电防护方法及半导体器件 |
| CN108321156B (zh) * | 2017-12-27 | 2021-03-19 | 杰华特微电子（杭州）有限公司 | 一种半导体器件的静电防护方法及半导体器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104637935B (zh) | 2017-08-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8735968B2 (en) | Integrated MOSFET devices with Schottky diodes and associated methods of manufacturing | |
| US9502512B2 (en) | Trench power metal oxide semiconductor field effect transistor and edge terminal structure including an L-shaped electric plate capable of raising a breakdown voltage | |
| CN102544115B (zh) | 一种低触发电压高镇流电阻的scr esd保护器件 | |
| US9373614B2 (en) | Transistor assembly as an ESD protection measure | |
| KR100648276B1 (ko) | 역방향 다이오드가 구비된 수직형 디모스 소자 | |
| CN111668209B (zh) | 一种低漏电的用于低压esd防护的可控硅整流器 | |
| CN103165600B (zh) | 一种esd保护电路 | |
| CN102832249A (zh) | 一种mos型功率半导体器件 | |
| CN104269402A (zh) | 一种堆叠scr-ldmos的高压esd保护电路 | |
| US10978870B2 (en) | Electrostatic discharge protection device | |
| JP2001127294A (ja) | パワーｍｏｓトランジスタ | |
| CN104637935A (zh) | 集成有静电保护电路的功率晶体管阵列结构 | |
| CN111785717A (zh) | Scr静电保护结构及其形成方法 | |
| JP2012094797A (ja) | 半導体装置及びその製造方法 | |
| CN103730458B (zh) | 硅控整流器 | |
| CN111799256B (zh) | 提升高压集成电路防负电流闩锁能力的保护环及实现方法 | |
| CN103617996A (zh) | 一种具有高维持电流的环形vdmos结构的esd保护器件 | |
| CN203659859U (zh) | 一种具有高维持电流的环形vdmos结构的esd保护器件 | |
| CN100474589C (zh) | 半导体防静电保护结构 | |
| CN107425071B (zh) | 一种具有抗单粒子辐照能力的vdmos器件 | |
| CN103872112B (zh) | 半导体结构及其操作方法 | |
| US8952744B1 (en) | Semiconductor device and operating method for the same | |
| CN212010983U (zh) | 大过流场效应晶体管 | |
| WO2023130589A1 (zh) | 静电保护结构及静电保护电路 | |
| CN105529364A (zh) | 用于esd保护的pldmos |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |