CN104637884A - 快闪存储器的制作方法 - Google Patents

Abstract

本发明提供快闪存储器的制作方法，包括：提供半导体衬底并于该衬底上上形成耦合氧化层、浮栅多晶硅层及ONO隔离层；在该ONO隔离层上依次形成控制多晶硅层和氮化硅层；在该氮化硅层中形成第一开口和第二开口；依次形成第一氧化硅层和刻蚀停止层；之后进行高温沉积和高温回流工艺，形成第二氧化硅层并将第二开口填满；将第二开口以外的刻蚀停止层上的第二氧化硅层、刻蚀停止层、位于氮化硅层上房及第一开口底部的第一氧化硅层去除，第一开口侧壁的第一氧化硅层和位于第二开口内的第二氧化硅层、刻蚀停止层和第一氧化硅层被保留。本发明利用一个掩膜版进行刻蚀工艺，形成两个宽度不同的开口，合并后续的填充工艺步骤，简化步骤，降低工艺成本。

Description

快闪存储器的制作方法

技术领域

本发明涉及半导体技术领域，尤其涉及快闪存储器的制作方法。

背景技术

在目前的半导体产业中，集成电路产品主要分为三大类：逻辑、存储器和模拟电路，其中存储器在集成电路产品中占了相当大的比例。在存储器中，近年来，快闪存储器的发展非常迅速。快闪存储器的主要特点是在不加电的情况下能长期保持存储的信息，具有集成度高、较快的存取速度、易于擦除

叠栅式快闪存储器作为快闪存储器的一种，其具有控制栅和浮栅，其中控制栅位于浮栅上方。图1-图5所示的现有的叠栅式快闪存储器的制作方法剖面结构示意图。

现有技术的叠栅式快闪存储器的制作方法请参考图1-图4所示的现有的叠栅式快闪存储器的制作方法剖面结构示意图。现有的快闪存储器的制作方法包括：提供半导体衬底1，在所述半导体衬底1上形成多层复合结构2，所述多层复合结构2包括：位于半导体衬底1上的耦合氧化层、位于耦合氧化层上的浮栅多晶硅层、位于浮栅多晶硅层上的ONO隔离层(所述ONO隔离层包括堆叠于浮栅多晶硅层上的氧化硅层、氮化硅层，所述浮栅多晶硅层在后续将作为快闪存储器的浮栅，在所述多层复合结构2上形成控制多晶硅层3，所述控制多晶硅层3厚度将作为快闪存储器的控制栅；在所述控制多晶硅层3上形成氮化硅层4，然后对所述氮化硅层4进行刻蚀工艺，在所述氮化硅层4内形成第一开口，所述第一开口用于定义器件存储器的位置。

接着请参考图2，在所述氮化硅层4上形成第一氧化硅层5，所述第一氧化硅层5覆盖所述第一开口的侧壁和底部。

然后，请参考图3，进行刻蚀工艺，去除位于氮化硅层4和第一开口底部的第一氧化硅层5，保留位于第一开口侧壁的第一氧化硅层5。

接着，请参考图4，对氮化硅层4进行刻蚀工艺，在所述氮化硅层4中形成第二开口，所述第二开口用于定义连接区，所述第二开口下方的控制多晶硅层3在后续将被保护。

接着，继续参考图4，在所述第二开口中填充第二氧化硅层7。所述第二氧化硅层7。接着，在后续将进行刻蚀工艺，去除氮化硅层4，然后，以第一氧化硅层5和第二氧化硅层7为掩膜，对控制多晶硅层3进行刻蚀，所述第一氧化硅层5和第二氧化硅层7下方的控制多晶硅层3将会被保留。

之后，按照现有技术进行其他工艺步骤。

在实际中发现，由于需要通过两次刻蚀工艺分别形成形成第一开口和第二开口，在第二开口内形成第二氧化硅层需要单独的掩膜版，并且相应的需要光刻工艺、填充工艺以及化学机械研磨工艺，因此，需要对现有的工艺步骤进行简化，以降低成本。

发明内容

本发明解决的问题是提供了一种快闪存储器的制作方法，所述方法简化了工艺步骤，降低了工艺成本。

为了解决上述问题，本发明提供一种快闪存储器的制作方法，包括：提供半导体衬底，在所述半导体衬底上依次形成耦合氧化层、浮栅多晶硅层以及ONO隔离层；

在所述ONO隔离层上形成控制多晶硅层；

在所述控制多晶硅层上方形成氮化硅层；

在所述氮化硅层中形成第一开口和第二开口，所述第一开口和第二开口露出下方的控制多晶硅层，所述第一开口用于形成存储单元结构，所述第二开口对应于控制多晶硅层的电连接的接触窗口的位置设置，所述第一开口的宽度为所述第二开口的宽度的1.5倍以上；

依次形成第一氧化硅层和刻蚀停止层，所述第一氧化硅层和刻蚀停止层覆盖所述第一开口和第二开口的侧壁和底部；

进行高温沉积工艺，在所述刻蚀停止层上形成第二氧化硅层，并进行高温回流工艺，利用所述第二氧化硅层的高温流动性将所述第二开口填满；

将第二开口以外的刻蚀停止层上方的第二氧化硅层去除；

进行刻蚀工艺，将所述刻蚀停止层和位于氮化硅层上方以及第一开口底部的第一氧化硅层去除，位于第一开口侧壁的第一氧化硅层被保留，位于第二开口内的第二氧化硅层、刻蚀停止层和第一氧化硅层作为保护层被保留，该保护层用于保护第二开口相关的控制多晶硅层。

可选地，所述第二开口的深度宽度比是第一开口的深度宽度比的1.5倍以上。

可选地，所述氮化硅层的厚度范围为3700-4700埃，所述第一开口的深度宽度比范围为1.1-1.6，所述第二开口的深度宽度比不小于2。

可选地，所述第一开口的宽度范围为3000-3600埃，所述第一开口的深度宽度比范围为1.2-1.4，所述第二开口的宽度范围为1400-1700埃，所述第二开口的深度宽度比范围为2.1-2.3。

可选地，所述第一开口的宽度范围为3100-3500埃，该部分控制多晶硅层300上方将会形成第一开口，所述控制多晶硅层300的另一部分对应于该存储单元结构的控制栅与外部电连接的接触窗口进行设计和相应的工艺为1400-1600埃。

可选地，所述刻蚀停止层的材质为氮化硅，所述刻蚀停止层的厚度范围为50-150埃。

可选地，所述第一氧化硅层的厚度范围为1000-2000埃，所述第一氧化硅层利用低压化学气相沉积工艺制作。

可选地，所述高温回流工艺的温度范围为750-1000摄氏度。

可选地，所述高温沉积工艺的温度范围为750-1000摄氏度。

可选地，所述第二氧化硅层的材质为掺磷氧化硅或磷硅玻璃。

与现有技术相比，本发明具有以下优点：

本发明将第一开口和第二开口在一个刻蚀工艺步骤中形成，第一开口用于形成存储单元结构，所述第二开口对应于控制多晶硅层的电连接的接触窗口的位置设置，所述第一开口的宽度是第二开口的宽度的1.5倍以上，第一开口的宽度相比第二开口的宽度大，之后第一开口中填充第一氧化硅层、刻蚀停止层，然后通过高温沉积工艺形成第二氧化硅层，并且通过高温回流工艺使得第二氧化硅层将第二开口填满，在后续该第二开口内的第二氧化层、刻蚀停止层以及第一氧化层能够对其下方的控制多晶硅层进行保护，本发明将第一开口和第二开口的刻蚀工艺合并，并且在第一开口和第二开口中填充介质层(第二氧化层、刻蚀停止层以及第一氧化层)的工艺进行合并，因而本发明实现了利用一个掩膜版进行刻蚀工艺，形成两个宽度尺寸不同的开口，并且合并了后续的填充工艺步骤，简化了原工艺中单独掩膜版并采用填充研磨工艺形成第二开口内材料层工艺步骤，降低了工艺成本；

进一步优化地，所述氮化硅层的厚度范围为3700-4700埃，所述第一开口的深度宽度比范围为1：1-1.6，所述第二开口的深度宽度比不小于2；或者所述第一开口的宽度范围为3000-3600埃，所述第一开口的深度宽度比范围为1.2-1.4，所述第二开口的宽度范围为1400-1700埃，所述第二开口的深度宽度比范围为2.1-2.3；或者所述第一开口的宽度范围为3100-3500埃，所述第二开口的宽度范围为1400-1600埃，上述优化的方案能够进一步保证刻蚀工艺和后续的填充供工艺的工艺稳定性。

附图说明

图1-图4是现有的叠栅式快闪存储器的制作方法剖面结构示意图。

图5-图9是本发明一个实施例的叠栅式快闪存储器的制作方法剖面结构示意图。

具体实施方式

本发明提供的快闪存储器的制作方法，利用一个掩膜版进行刻蚀工艺，形成两个宽度尺寸不同的开口，并且合并了后续的填充工艺步骤，简化了工艺步骤，降低了工艺成本。

具体地，本发明提供的快闪存储器的制作方法，包括：

提供半导体衬底，在所述半导体衬底上依次形成耦合氧化层、浮栅多晶硅层以及ONO隔离层；

在所述ONO隔离层上形成控制多晶硅层；

在所述控制多晶硅层上方形成氮化硅层；

在所述氮化硅层中形成第一开口和第二开口，所述第一开口和第二开口露出下方的控制多晶硅层，所述第一开口用于形成存储单元结构，所述第二开口对应于控制多晶硅层的电连接的接触窗口的位置设置，所述第一开口的宽度为所述第二开口的宽度的1.5倍以上；

依次形成第一氧化硅层和刻蚀停止层，所述第一氧化硅层和刻蚀停止层覆盖所述第一开口和第二开口的侧壁和底部；

进行高温沉积工艺，在所述刻蚀停止层上形成第二氧化硅层，并进行高温回流工艺，利用所述第二氧化硅层的高温流动性将所述第二开口填满；

将第二开口以外的刻蚀停止层上方的第二氧化硅层去除；

进行刻蚀工艺，将所述刻蚀停止层和位于氮化硅层上方以及第一开口底部的第一氧化硅层去除，位于第一开口侧壁的第一氧化硅层被保留，位于第二开口内的第二氧化硅层、刻蚀停止层和第一氧化硅层作为保护层被保留，该保护层用于保护第二开口下方的的控制多晶硅层。下面结合具体的实施例对本发明的技术方案进行详细的说明。

为了更好地说明本发明的技术方案，请参考图5-图9所示的本发明一个实施例的叠栅式快闪存储器的制作方法剖面结构示意图。

首先，请参考图5所示，提供半导体衬底100，在所述半导体衬底100上依次形成多个材料层，为了简化图示，在图5中将多个材料层以复合结构200表示。所述复合结构200的制作过程包括：在所述半导体衬底100上依次形成耦合氧化层、浮栅多晶硅层以及ONO隔离层，其中所述ONO隔离层包括：依次形成于所述浮栅多晶硅层上的氧化硅层、氮化硅层和氧化硅层。所述半导体衬底100的材质为硅。所述耦合氧化层的材质为氧化硅，所述浮栅多晶硅层的材质为多晶硅。所述耦合氧化层、浮栅多晶硅层以及ONO隔离层的制作方法与现有技术相同，在此不做赘述。

然后，所述复合结构200的ONO隔离层上形成控制多晶硅层300。所述控制多晶硅层300的材质为多晶硅。所述控制多晶硅层300的一部分将在后续通过刻蚀工艺形成存储单元结构的控制栅，该部分控制多晶硅层300上方将会形成第一开口，所述控制多晶硅层300的另一部分对应于该存储单元结构的控制栅与外部电连接的接触窗口进行设计和相应的工艺，该部分的控制多晶硅层300上方将会有第二开口，具体将在后续步骤中进行说明。

然后，继续参考图5，在所述控制多晶硅层300上方形成氮化硅层400。作为一个实施例，所述氮化硅层400的厚度范围为3700-4700埃。在优选的实施例中，所述氮化硅层的厚度范围为4000-4400埃。

接着，继续参考图5，利用一个掩膜版，进行光刻和刻蚀工艺，对所述控制多晶硅层400进行刻蚀，在所述控制多晶硅层400内形成第一开口和第二开口，其中所述第一开口和第二开口露出下方的控制多晶硅层300，所述第一开口用于形成存储单元结构，即所述第一开口下方露出的控制多晶硅层300将在后续通过刻蚀工艺形成存储器件的控制栅，使得第一开口所在区域形成器件存储区，所述第二开口对应于控制多晶硅层的电连接的接触窗口的位置设置，具体而言，所述第二开口位置下方的控制多晶硅层在后续的刻蚀工艺去步骤中将被保留，并且通过与该第二开口对应的接触窗口，该第二开口下方的控制多晶硅层可将存储器件的控制栅与外部电连接。

为了保证刻蚀工艺的顺利进行，并且为了在后续步骤中，将第一开口和第二开口的介质层沉积过程中将第二开口填充满，所述第一开口的宽度为所述第二开口的宽度的1.5倍以上。优选地，所述第二开口的深度宽度比应该是第一开口的深度宽度比的1.5倍以上，这样更有利于刻蚀工艺的进行，以及有利于在后续工艺中将第二开口填满介质层。

作为一个实施例，所述第一开口和第二开口的深度相同。在本发明的一个优选实施例中，所述氮化硅层400的厚度范围为3700-4700埃，所述第一开口的深度宽度比范围为1：1-1.6，所述第二开口的深度宽度比不小于2。

在本发明的一个实施例中，所述第一开口的宽度范围为3000-3600埃，所述第一开口的深度宽度比范围为1.2-1.4，所述第二开口的宽度范围为1400-1700埃，所述第二开口的深度宽度比范围为2.1-2.3，在所述范围内，可以保证刻蚀工艺的稳定性和刻蚀工艺窗口，同时，在后续在第一开口和第二开口中沉积介质层(第二氧化硅层)过程中可以充分利用介质层(第二氧化硅层)的流动性，将第二开口填满，而第一开口仍然是敞开。

作为优选的实施例，所述第一开口的宽度范围为3100-3500埃，所述第二开口的宽度范围为1400-1600埃。

然后，请参考图6，在所述氮化硅层400、第一开口和第二开口中形成第一氧化硅层500，所述第一氧化硅层500的厚度不易过厚，以免直接将第二开口填满。之所以不将第二开口全部填充第一氧化硅层500，目的是要在第一氧化硅层500上设置刻蚀停止层，保证在刻蚀工艺进行过程中能够保证第一开口的侧壁处的第一氧化层500，具体将会在后续进行说明。

作为一个实施例，所述第一氧化硅层500的厚度范围为1000-2000埃，比如所述第一氧化层500的厚度可以为1000埃、1300埃、1500埃、1700埃或者2000埃。所述第一氧化硅层500利用低压化学气相沉积工艺制作。所述第一氧化层500覆盖所述第一开口的侧壁和底部以及第二开口的侧壁和底部，其中位于第一开口的侧壁的第一氧化硅层500在后续的工艺步骤中将作为侧墙被保留，而第一开口中的第一氧化硅层500将和第二开口中填充的其他介质层一起，作为保护层，保护下方的控制多晶硅层300。

接着，继续参考图6，在所述第一氧化硅层500上形成刻蚀停止层600，所述刻蚀停止层600的厚度不超过500埃。所述刻蚀停止层600用于保护下方的第一氧化层500。所述刻蚀停止层600材质为氮化硅或氮氧化硅，优选为氮化硅。在能够保证对下方第一氧化层500的保护的前提下，所述刻蚀停止层600的厚度应该尽可能薄，以、作为优选的实施例，所述刻蚀停止层600的厚度范围为50-150埃。

接着，请参考图7，进行高温沉积工艺，在所述刻蚀停止层600上形成第二氧化硅层700，所述第二氧化硅层700将所述第二开口填满。所述高温沉积工艺的温度范围为：750-1000摄氏度。在高温沉积工艺后，进行高温回流工艺，第二氧化硅层700在高温条件下会具有一定的流动性，借助于所述第二开口的合适的深度宽度比以及该第二氧化层700的流动性，该第二氧化硅层700能够将第二开口填满。所述高温回流工艺的温度范围为750-1000摄氏度。为了在上述高温回流温度范围内活得较好的流动性，优选地，所述第二氧化硅层700的材质为掺磷氧化硅或磷硅玻璃(PSG),第二氧化硅层700利用等离子增强化学气相沉积(PECVD)工艺制作。

在第二开口内填充第二氧化硅层700，正好将第二开口填满，一方面是由于对第二开口的深度宽度比以及第一开口的深度宽度比进行优选设置，以及对第二氧化硅层700的材料和高温回流温度进行优化设置，使得借助高温环境下第二氧化硅层700的流动性，容易流动至第二开口并且将其填满，而第一开口的宽度较大，第一开口的侧壁和底部仍然正常沉积第二氧化硅层，另一方面，第二开口内填充的第二氧化硅层700的厚度与下方的刻蚀停止层600、第一氧化硅层500的厚度应优化设置，以保证该第二氧化硅层700、刻蚀停止层600和第一氧化硅层500共同构成的介质层能够对第二开口下方的控制多晶硅层300进行保护，并且不会影响第一开口内的侧墙的形成。

接着，参考图8，进行刻蚀工艺，将第二开口以外的刻蚀停止层600上方的第二氧化硅层去除，所述刻蚀停止层600在该刻蚀工艺过程中作为刻蚀工艺的终点，对下方的第一氧化硅层500进行了保护。所述刻蚀工艺为湿法刻蚀工艺。所述湿法刻蚀工艺可以利用氢氟酸溶液进行。

接着，请参考图9，进行刻蚀工艺，去除刻蚀停止层。之后，再次进行刻蚀工艺，将位于氮化硅层400上方以及第一开口底部的第一氧化硅层去除，位于第一开口侧壁的第一氧化硅层500被保留，位于第二开口内的第二氧化硅层700、刻蚀停止层600和第一氧化硅层500作为保护层被保留，以保护下方的控制多晶硅层300。在后续的工艺步骤中，第一开口露出的控制多晶硅层300将会被刻蚀，而位于第二开口下方的控制多晶硅层则由于保护层的存在而被保护(该第二开口下方的控制多晶硅层被保留，该部分控制多晶硅层将用于将第一开口处形成的存储器件的控制栅与外部接触窗口电连接)，位于第一开口的侧壁下方的控制多晶硅层也将由于第一氧化硅层500的保护而被保留。在此之后，参考现有技术，进行后续的工艺步骤，形成存储器件，以及存储器件与外部的控制电路部分，具体工艺步骤与现有技术相同，在此不做赘述。

综上，本发明将第一开口和第二开口在一个刻蚀工艺步骤中形成，第一开口用于形成存储单元结构，所述第二开口对应于控制多晶硅层的电连接的接触窗口的位置设置，所述第二开口的宽度是第一开口的宽度的1.5倍以上，第一开口的宽度相比第二开口的宽度大，之后第一开口中填充第一氧化硅层、刻蚀停止层，然后通过高温沉积工艺形成第二氧化硅层，并且通过高温回流工艺使得第二氧化硅层将第二开口填满，在后续该第二开口内的第二氧化层、刻蚀停止层以及第一氧化层能够对其下方的控制多晶硅层进行保护，本发明将第一开口和第二开口的刻蚀工艺合并，并且在第一开口和第二开口中填充介质层(第二氧化层、刻蚀停止层以及第一氧化层)的工艺进行合并，因而本发明实现了利用一个掩膜版进行刻蚀工艺，形成两个宽度尺寸不同的开口，并且合并了后续的填充工艺步骤，简化了原工艺中单独掩膜版并采用填充研磨工艺形成第二开口内材料层工艺步骤，降低了工艺成本；

进一步优化地，所述氮化硅层的厚度范围为3700-4700埃，所述第一开口的深度宽度比范围为1：1-1.6，所述第二开口的深度宽度比不小于2；或者所述第一开口的宽度范围为3000-3600埃，所述第一开口的深度宽度比范围为1.2-1.4，所述第二开口的宽度范围为1400-1700埃，所述第二开口的深度宽度比范围为2.1-2.3；或者所述第一开口的宽度范围为3100-3500埃，所述第二开口宽度的范围为1400-1600埃，上述优化的方案能够进一步保证刻蚀工艺和后续的填充供工艺的工艺稳定性。

因此，上述较佳实施例仅为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡根据本发明精神实质所作的等效变化或修饰，都应涵盖在本发明的保护范围之内。

Claims (10)

1.一种快闪存储器的制作方法，其特征在于，包括：

提供半导体衬底，在所述半导体衬底上依次形成耦合氧化层、浮栅多晶硅层以及ONO隔离层；

在所述ONO隔离层上形成控制多晶硅层；

在所述控制多晶硅层上方形成氮化硅层；

在所述氮化硅层中形成第一开口和第二开口，所述第一开口和第二开口露出下方的控制多晶硅层，所述第一开口用于形成存储单元结构，所述第二开口对应于控制多晶硅层的电连接的接触窗口的位置设置，所述第一开口的宽度为所述第二开口的宽度的1.5倍以上；

依次形成第一氧化硅层和刻蚀停止层，所述第一氧化硅层和刻蚀停止层覆盖所述第一开口和第二开口的侧壁和底部；

进行高温沉积工艺，在所述刻蚀停止层上形成第二氧化硅层，并进行高温回流工艺，利用所述第二氧化硅层的高温流动性将所述第二开口填满；

将第二开口以外的刻蚀停止层上方的第二氧化硅层去除；

进行刻蚀工艺，将所述刻蚀停止层和位于氮化硅层上方以及第一开口底部的第一氧化硅层去除，位于第一开口侧壁的第一氧化硅层被保留，位于第二开口内的第二氧化硅层、刻蚀停止层和第一氧化硅层作为保护层被保留，该保护层用于保护第二开口相关的控制多晶硅层。

2.如权利要求1所述的快闪存储器的制作方法，其特征在于，所述第二开口的深度宽度比是第一开口的深度宽度比的1.5倍以上。

3.如权利要求2所述的快闪存储器的制作方法，其特征在于，所述氮化硅层的厚度范围为3700-4700埃，所述第一开口的深度宽度比范围为1.1-1.6，所述第二开口的深度宽度比不小于2。

4.如权利要求2所述的快闪存储器的制作方法，其特征在于，所述第一开口的宽度范围为3000-3600埃，所述第一开口的深度宽度比范围为1.2-1.4，所述第二开口的宽度范围为1400-1700埃，所述第二开口的深度宽度比范围为2.1-2.3。

5.如权利要求2所述的快闪存储器的制作方法，其特征在于，所述第一开口的宽度范围为3100-3500埃，所述第二开口的宽度范围为1400-1600埃。

6.如权利要求1所述的快闪存储器的制作方法，其特征在于，所述刻蚀停止层的材质为氮化硅，所述刻蚀停止层的厚度范围为50-150埃。

7.如权利要求1所述的快闪存储器的制作方法，其特征在于，所述第一氧化硅层的厚度范围为1000-2000埃，所述第一氧化硅层利用低压化学气相沉积工艺制作。

8.如权利要求1所述的快闪存储器的制作方法，其特征在于，所述高温回流工艺的温度范围为750-1000摄氏度。

9.如权利要求1所述的快闪存储器的制作方法，其特征在于，所述高温沉积工艺的温度范围为750-1000摄氏度。

10.如权利要求1所述的快闪存储器的制作方法，其特征在于，所述第二氧化硅层的材质为掺磷氧化硅或磷硅玻璃。