CN104637805A - 器件处理方法 - Google Patents
器件处理方法 Download PDFInfo
- Publication number
- CN104637805A CN104637805A CN201310572265.4A CN201310572265A CN104637805A CN 104637805 A CN104637805 A CN 104637805A CN 201310572265 A CN201310572265 A CN 201310572265A CN 104637805 A CN104637805 A CN 104637805A
- Authority
- CN
- China
- Prior art keywords
- silicon chip
- back side
- corrosive liquid
- preset
- devices
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 36
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 32
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 32
- 239000010703 silicon Substances 0.000 claims abstract description 32
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 claims abstract description 26
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims abstract description 18
- 239000007788 liquid Substances 0.000 claims abstract description 18
- 238000005260 corrosion Methods 0.000 claims abstract description 14
- 230000007797 corrosion Effects 0.000 claims abstract description 14
- 239000002184 metal Substances 0.000 claims abstract description 13
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 claims abstract description 9
- 229910017604 nitric acid Inorganic materials 0.000 claims abstract description 9
- 238000003672 processing method Methods 0.000 claims description 13
- 238000011946 reduction process Methods 0.000 claims description 4
- 239000000758 substrate Substances 0.000 abstract description 6
- 238000004140 cleaning Methods 0.000 abstract description 2
- 238000005516 engineering process Methods 0.000 abstract description 2
- 239000000126 substance Substances 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 8
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000002253 acid Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- MGWGWNFMUOTEHG-UHFFFAOYSA-N 4-(3,5-dimethylphenyl)-1,3-thiazol-2-amine Chemical compound CC1=CC(C)=CC(C=2N=C(N)SC=2)=C1 MGWGWNFMUOTEHG-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- JCXJVPUVTGWSNB-UHFFFAOYSA-N nitrogen dioxide Inorganic materials O=[N]=O JCXJVPUVTGWSNB-UHFFFAOYSA-N 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
- H01L21/30608—Anisotropic liquid etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Ceramic Engineering (AREA)
- Weting (AREA)
Abstract
本发明提供一种器件处理方法，包括：通过切入式减薄工艺，对硅基片的背面进行减薄处理；利用腐蚀液，对所述硅基片的背面进行腐蚀清洗处理，其中，所述腐蚀液中氢氟酸：硝酸：醋酸的体积比为（0.7～0.9）：（67.9～69.9）：31，所述腐蚀清洗处理的时长为预设的时长；根据预设的背面工艺流程，形成位于所述硅基片的背面的表面内的背面结构和位于所述背面结构表面上的背面金属。通过本发明提供的器件处理方法，能够有效提高基片表面的粗糙度，进而有效减小器件的正向压降，提高器件的正向特性。
Description
技术领域
本发明涉及半导体芯片制造工艺领域，尤其涉及一种器件处理方法。
背景技术
对于某器件，尤其对于垂直双扩散金属-氧化物半导体（VerticalDouble-diffused Metal Oxide Semiconductor，简称VDMOS）器件来说，其正向导通压降的大小通常与硅基片背面的半导体和背面金属的接触电阻的大小有关。进一步的，当半导体表面的粗糙度过低时，会降低半导体和背面金属的粘附性，导致两者之间的接触电阻较大，进而导致器件的正向导通压降偏大。
在现有的器件处理方法中，在硅基片背面的表面内形成器件的背面结构和位于所述背面结构表面上的背面金属之前，需对硅基片的背面进行减薄处理和腐蚀清洗处理。对于减薄过程，通常采用切入式减薄。具体的，在减薄过程中，由于减薄机台的特性，会导致硅基片背面表面的某些区域粗糙度较低，进一步的，现有器件处理方法中的腐蚀清洗过程通常采用较快的腐蚀速率，这就致使减薄处理导致的粗糙度本来就较低的区域将更加光滑，进而增大了该区域表面与背面金属的接触电阻，最终导致器件正向导通压降的增大。
发明内容
本发明提供一种器件处理方法，用于解决现有器件处理方法导致器件的正向导通压降较大的问题。
本发明提供一种器件处理方法，包括：
通过切入式减薄工艺，对硅基片的背面进行减薄处理；
利用腐蚀液，对所述硅基片的背面进行腐蚀清洗处理，其中，所述腐蚀液中氢氟酸：硝酸：醋酸的体积比为（0.7～0.9）：（67.9～69.9）：31，所述腐蚀清洗处理的时长为预设的时长；
根据预设的背面工艺流程，形成位于所述硅基片的背面的表面内的背面结构和位于所述背面结构表面上的背面金属。
本发明提供的器件处理方法，通过在对硅基片的背面进行减薄处理后，利用氢氟酸：硝酸：醋酸的体积比为一定比例的腐蚀液，对硅基片的背面进行腐蚀清洗处理的技术方案，有效提高硅基片背面表面的粗糙度，进而有效减小器件的正向压降，提高器件的正向特性。
附图说明
图1为本发明实施例一提供的一种器件处理方法的流程示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。
图1为本发明实施例一提供的一种器件处理方法的流程示意图，如图1所示，所述方法包括：
101、通过切入式减薄工艺，对硅基片的背面进行减薄处理。
具体的，在实际应用中，在进行器件的背面工艺流程之前，通常需要先形成器件的正面结构。则相应的，在101之前，所述方法还可以包括：
根据预设的正面工艺流程，形成位于所述硅基片的正面的表面内和表面上的正面结构；
在所述正面结构的表面上形成保护膜。
其中，所述保护膜的作用是为了在进行背面工艺时，防止对已经形成的器件正面结构造成破坏。可选的，所述保护膜可以为蓝膜。
102、利用腐蚀液，对所述硅基片的背面进行腐蚀清洗处理，其中，所述腐蚀液中氢氟酸：硝酸：醋酸的体积比为（0.7～0.9）：（67.9～69.9）：31，所述腐蚀清洗处理的时长为预设的时长。
具体的，腐蚀液的作用原理包含两个反应步骤，可以分别通过以下两个化学方程式表示：
Si+4HNO3=SiO2+2H2O+4NO2；SiO2+6HF=H2SiF6+2H2O。
其中，Si为硅的化学式，HNO3为硝酸的化学式，SiO2为二氧化硅的化学式，H2O为水的化学式，NO2为二氧化氮的化学式，HF为氢氟酸的化学式，H2SiF6为氟硅酸的化学式，所述氟硅酸又称硅氟氢酸。具体的，所述腐蚀液中的所述醋酸能够作为缓冲溶液发挥缓冲作用，其化学表达式为CH3COOH。
在传统的腐蚀液中，氢氟酸：硝酸：醋酸的体积比通常为1：5：5。相应的，这种传统的腐蚀液的腐蚀速率较快，通常可以达到10微米/分钟（μm/min），因此，不利于对基片背面的表面粗糙度进行有效控制。
在本实施例的所述腐蚀液中，降低了氢氟酸的配比，从而降低了腐蚀液的腐蚀速率，同时，提高了硝酸的配比，从而提高了氧化速率。
相应的，本实施例中的所述腐蚀液的腐蚀速率可以达到1.2μm/min，能够有效提高硅基片背面的半导体表面的粗糙度，使得硅基片背面的半导体和背面金属的粘附性更好，从而降低基片背面和背面金属的接触电阻，进而有效减小器件的正向导通压降。
再具体的，在采用本实施例中所述的腐蚀液，对硅基片背面进行腐蚀清洗处理的过程中，处理的时长可以为100～120秒。
103、根据预设的背面工艺流程，形成位于所述硅基片的背面的表面内的背面结构和位于所述背面结构表面上的背面金属。
具体的，在形成位于所述硅基片的背面的表面内的背面结构，并形成位于所述背面结构表面上的背面金属后，则需要去除之前形成在所述正面结构表面上的保护膜，则相应的，在103之后，所述方法还可以包括：
去除覆盖在所述正面结构表面上的保护膜。
其中，去除所述保护膜的具体方法在此不再详细阐述。
本实施例提供的器件处理方法，通过在对硅基片的背面进行减薄处理后，利用氢氟酸：硝酸：醋酸的体积比为一定比例的腐蚀液，对硅基片的背面进行腐蚀清洗处理的技术方案，有效提高硅基片背面表面的粗糙度，进而有效减小器件的正向压降，提高器件的正向特性。
需要说明的是，在本实施例中，并未对所述器件的器件结构进行限制，相应的，也未对所述器件的正面工艺流程和背面工艺流程进行限制。在实际应用中，凡涉及硅基器件工艺流程中腐蚀清洗处理的方法，均可采用本实施例提供的所述器件处理方法。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (5)
1.一种器件处理方法，其特征在于，包括：
通过切入式减薄工艺，对硅基片的背面进行减薄处理；
利用腐蚀液，对所述硅基片的背面进行腐蚀清洗处理，其中，所述腐蚀液中氢氟酸：硝酸：醋酸的体积比为（0.7～0.9）：（67.9～69.9）：31，所述腐蚀清洗处理的时长为预设的时长；
根据预设的背面工艺流程，形成位于所述硅基片的背面的表面内的背面结构和位于所述背面结构表面上的背面金属。
2.根据权利要求1所述的方法，其特征在于，所述腐蚀清洗处理的时长为100～120秒。
3.根据权利要求1或2所述的方法，其特征在于，所述通过切入式减薄工艺，对硅基片的背面进行减薄处理之前，还包括：
根据预设的正面工艺流程，形成位于所述硅基片的正面的表面内和表面上的正面结构；
在所述正面结构的表面上形成保护膜。
4.根据权利要求3所述的方法，其特征在于，所述根据预设的背面工艺流程，在所述硅基片的背面的表面内的背面结构和位于所述背面结构表面上的背面金属之后，还包括：
去除覆盖在所述正面结构表面上的保护膜。
5.根据权利要求4所述的方法，其特征在于，所述保护膜为蓝膜。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310572265.4A CN104637805B (zh) | 2013-11-13 | 2013-11-13 | 器件处理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310572265.4A CN104637805B (zh) | 2013-11-13 | 2013-11-13 | 器件处理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104637805A true CN104637805A (zh) | 2015-05-20 |
| CN104637805B CN104637805B (zh) | 2017-06-30 |
Family
ID=53216403
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310572265.4A Active CN104637805B (zh) | 2013-11-13 | 2013-11-13 | 器件处理方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104637805B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106816371A (zh) * | 2015-12-01 | 2017-06-09 | 株洲南车时代电气股份有限公司 | Igbt晶圆制作方法及装置 |
| CN114653658A (zh) * | 2022-04-11 | 2022-06-24 | 江苏鑫华半导体科技股份有限公司 | 对电子级多晶硅进行清洗的方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060186542A1 (en) * | 2005-02-21 | 2006-08-24 | Casio Computer Co., Ltd. | Semiconductor device and manufacturing method thereof |
| CN101211773A (zh) * | 2006-12-30 | 2008-07-02 | 上海先进半导体制造股份有限公司 | 防止芯片背面金属剥落的方法 |
| CN102544112A (zh) * | 2010-12-07 | 2012-07-04 | 中国振华集团永光电子有限公司 | 一种瞬态电压抑制二极管 |
| CN103014877A (zh) * | 2012-12-03 | 2013-04-03 | 天津中环领先材料技术有限公司 | 一种两面光泽度不同的单晶硅晶圆腐蚀片的加工方法 |
| CN103236396A (zh) * | 2013-04-16 | 2013-08-07 | 中国电子科技集团公司第十一研究所 | 一种外延InSb衬底的表面处理方法 |
-
2013
- 2013-11-13 CN CN201310572265.4A patent/CN104637805B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060186542A1 (en) * | 2005-02-21 | 2006-08-24 | Casio Computer Co., Ltd. | Semiconductor device and manufacturing method thereof |
| CN101211773A (zh) * | 2006-12-30 | 2008-07-02 | 上海先进半导体制造股份有限公司 | 防止芯片背面金属剥落的方法 |
| CN102544112A (zh) * | 2010-12-07 | 2012-07-04 | 中国振华集团永光电子有限公司 | 一种瞬态电压抑制二极管 |
| CN103014877A (zh) * | 2012-12-03 | 2013-04-03 | 天津中环领先材料技术有限公司 | 一种两面光泽度不同的单晶硅晶圆腐蚀片的加工方法 |
| CN103236396A (zh) * | 2013-04-16 | 2013-08-07 | 中国电子科技集团公司第十一研究所 | 一种外延InSb衬底的表面处理方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106816371A (zh) * | 2015-12-01 | 2017-06-09 | 株洲南车时代电气股份有限公司 | Igbt晶圆制作方法及装置 |
| CN114653658A (zh) * | 2022-04-11 | 2022-06-24 | 江苏鑫华半导体科技股份有限公司 | 对电子级多晶硅进行清洗的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104637805B (zh) | 2017-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2013052712A3 (en) | Selective etch of silicon by way of metastable hydrogen termination | |
| WO2009066624A1 (ja) | ガラス基板のエッチング処理方法 | |
| ATE528139T1 (de) | VERFAHREN ZUR HERSTELLUNG EINES SUBSTRATS FÜR EINEN FLÜSSIGKEITSAUSSTOßKOPF | |
| CN104752551A (zh) | 一种太阳能硅片的清洗方法 | |
| JP2013509703A (ja) | エッチング液組成物 | |
| CN102117761B (zh) | 改善浅沟槽隔离顶部倒角圆滑性的湿法工艺方法 | |
| CN104078530A (zh) | 一种双绒面晶体硅太阳电池的制造方法 | |
| CN103208421B (zh) | 一种提高氮化硅层和氧化层刻蚀选择比的方法 | |
| CN104637805A (zh) | 器件处理方法 | |
| CN104294369A (zh) | 一种用于多晶硅片酸制绒的添加剂及使用方法 | |
| JP2011071494A5 (ja) | 半導体基板の再生方法 | |
| CN104576318A (zh) | 一种非晶硅表面氧化层形成方法 | |
| CN102361007A (zh) | 沟槽刻蚀方法以及半导体器件 | |
| CN102074472A (zh) | 提高硅化学机械抛光效率的方法 | |
| CN101252083B (zh) | 多晶硅栅表面的清洗方法 | |
| CN103646869B (zh) | 晶圆的清洗方法 | |
| JP2013065614A (ja) | シリコンウェーハのウェットエッチング方法及びウェットエッチング装置 | |
| CN102468127A (zh) | 一种双多晶电容工艺中清洗晶圆的方法 | |
| CN104485386B (zh) | 一种多晶硅太阳能电池的制绒方法 | |
| CN104465323A (zh) | 一种缩小有源区关键尺寸的方法 | |
| CN105448657A (zh) | 一种改善高压器件阈值电压均匀性的方法 | |
| CN102110590B (zh) | 半导体器件氧化物腐蚀用去离子水作为湿化代理物的方法 | |
| CN103964371B (zh) | 硅晶片的钝化层的腐蚀方法 | |
| CN104465367A (zh) | 一种对场氧化层进行处理的方法及应用 | |
| CN105097531B (zh) | 一种半导体器件终端结构的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220721 Address after: 518116 founder Microelectronics Industrial Park, No. 5, Baolong seventh Road, Baolong Industrial City, Longgang District, Shenzhen, Guangdong Province Patentee after: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. Address before: 100871, Beijing, Haidian District, Cheng Fu Road, No. 298, Zhongguancun Fangzheng building, 9 floor Patentee before: PEKING UNIVERSITY FOUNDER GROUP Co.,Ltd. Patentee before: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. |
|
| TR01 | Transfer of patent right |