CN104637798A - 金属栅极cmp工艺及半导体器件的制造方法 - Google Patents

金属栅极cmp工艺及半导体器件的制造方法 Download PDF

Info

Publication number
CN104637798A
CN104637798A CN201310562536.8A CN201310562536A CN104637798A CN 104637798 A CN104637798 A CN 104637798A CN 201310562536 A CN201310562536 A CN 201310562536A CN 104637798 A CN104637798 A CN 104637798A
Authority
CN
China
Prior art keywords
metal gates
acid
organic acid
polishing
semiconductor wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310562536.8A
Other languages
English (en)
Other versions
CN104637798B (zh
Inventor
蒋莉
黎铭琦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310562536.8A priority Critical patent/CN104637798B/zh
Priority to US14/180,227 priority patent/US9252010B2/en
Publication of CN104637798A publication Critical patent/CN104637798A/zh
Application granted granted Critical
Publication of CN104637798B publication Critical patent/CN104637798B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02057Cleaning during device manufacture
    • H01L21/0206Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02065Cleaning during device manufacture during, before or after processing of insulating layers the processing being a planarization of insulating layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66553Unipolar field-effect transistors with an insulated gate, i.e. MISFET using inside spacers, permanent or not

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本公开涉及金属栅极CMP工艺及半导体器件的制造方法。根据本公开的实施例,在完成栅极抛光的清洗步骤中,可以通过化学清洗剂及其酸性的选择,使得在形成有金属栅极的半导体晶片的表面与所陷落的颗粒之间产生静电斥力,从而能够去除所陷落的颗粒。因此,能够避免由所陷落的颗粒导致的金属栅极之间的桥接,保证栅极的电隔离,提高所形成的半导体器件的性能和成品率。

Description

金属栅极CMP工艺及半导体器件的制造方法
技术领域
本发明涉及半导体技术,特别涉及金属栅极CMP工艺及半导体器件的制造方法。
背景技术
半导体器件的性能提高是半导体和集成电路领域的持续要求。随着半导体器件的性能日益提高,半导体器件的制造工艺也从65nm逐步向28nm,乃至20nm或更小尺寸的制程进展。
如所知的,在65nm的制程下,诸如多晶硅的半导体栅极是主流应用。而在28nm的制程下,金属栅极,例如铝(Al)栅极,得到了更多的应用。在20nm或更小尺寸的制程下,钨(W)栅极受到越来越多的关注,有可能由于间隙填充和器件需求等而替代Al栅极。
通常,使用金属栅极化学机械抛光(CMP,Chemical MechanicalPolishing)工艺来形成金属栅极结构。金属栅极CMP要求晶片内的密封、晶片间非均匀性控制、低划伤水平(scratch level)等。此外,金属栅极CMP期望无陷落颗粒(trapped particle)的清洁晶片表面。
发明内容
一般地,金属栅极(例如W栅极)CMP工艺需要去除多余的金属膜并停止于电介质层上。在具有功函数金属层的情况下,还会需要去除多余的功函数金属层。为了去除上述多余的金属膜和功函数金属层,并确保金属栅极彼此之间的电隔离,通常需要去除一部分电介质层。例如,可能需要去除大约50-150埃厚度的电介质层。这会导致金属栅极从表面突出的现象。即,金属栅极CMP可能导致金属栅极的上表面高于相邻的电介质层的上表面。例如,金属栅极可能从表面突出约50-100埃
图1A和图1B是用于例示上述现象的示意图。如图1A所示,通过金属栅极CMP处理,金属(例如W)栅极10从表面突出。即,金属栅极10的上表面高于作为间隔件的电介质层20和30的上表面。例如,电介质层20可以是氧化硅(SiO2)层,电介质层30可以是氮化硅层(SiN)。
本发明的发明人注意到金属栅极的突出会带来不理想的问题。特别地,如图1B所示,由于栅极10的上表面高于电介质层20和30的上表面,因此通过CMP工艺引入的颗粒25容易陷落在相邻栅极10与它们之间的电介质层的表面上。这些颗粒25的非限制性示例可以包括研磨剂(slurry)残留物、研磨垫(pad)副产物、以及被去除材料的副产物等。如本领域技术人员所能够理解的,由于颗粒25的陷落,会导致金属栅极10之间的桥接,从而破坏栅极的电隔离,使得所形成的半导体器件的性能恶化且成品率降低。这是不理想的。
如上所述,传统的半导体器件制造方法,特别是金属栅极的CMP工艺存在问题。
因此,本技术领域存在对改进的金属栅极CMP工艺及半导体器件的制造方法的需求。
本发明的一个目的是解决现有技术中存在的上述问题中的部分或全部。
根据本公开的实施方式的一个方面,提供一种化学机械抛光(CMP)工艺。该工艺可以包括:使用研磨剂对其上形成有金属栅极的半导体晶片的表面进行抛光;以及使用第一有机酸作为化学清洗剂对半导体晶片进行清洗,其中第一有机酸具有能够去除由金属栅极的抛光所引入的陷落在表面上的颗粒的酸性。
可选地,该工艺可以进一步包括:在完成金属栅极的抛光之后,且在对半导体晶片进行清洗之前,使用第二有机酸来对半导体晶片进行溶液抛光,以去除颗粒的至少一部分,其中第二有机酸具有能够去除颗粒的酸性。
根据本公开的实施方式的另一个方面,提供一种化学机械抛光(CMP)工艺,该工艺可以包括:使用研磨剂对其上形成有金属栅极的半导体晶片的表面进行抛光;以及在完成金属栅极的抛光之后,且在对半导体晶片进行清洗之前,使用有机酸来对半导体晶片进行溶液抛光,以去除由金属栅极的抛光所引入的陷落在表面上的颗粒的至少一部分,其中有机酸具有能够去除颗粒的酸性。
根据本公开的实施方式的又一个方面,提供一种半导体器件的制造方法。该方法可以包括:使用根据上述任一化学机械抛光工艺执行金属栅极的抛光。
根据本公开的实施例,在完成栅极抛光的清洗步骤中,可以通过化学清洗剂及其酸性的选择,使得在形成有金属栅极的半导体晶片的表面与所陷落的颗粒之间产生静电斥力,从而能够去除所陷落的颗粒。因此,能够避免由所陷落的颗粒导致的金属栅极之间的桥接,保证栅极的电隔离,提高所形成的半导体器件的性能和成品率。
附图说明
下面关于一些示例实施例的详细描述在结合附图来阅读时将会更好理解。但是,应当理解,示例实施例并不限于所示出的精确布置和手段。在附图中,始终使用相似的数字来指示相似的元件。而且,结合附图及前面的技术领域和背景技术,随后的详细描述及所附的权利要求将使其它所希望的特征和特性变得明显。
为了图示的简单和清晰起见,附图示出了构造的一般方式,并且可以省略关于众所周知的特征和技术的描述和细节以避免不必要地使所示实施例的方面难以理解。另外,在附图中的元件不一定按比例画出。并且,附图中的填充线仅是为了例示的目的,而不构成对本发明的限制。在附图中:
图1A和图1B是示出传统CMP工艺中的半导体器件的截面示意图;
图2是例示CMP工艺中涉及的材料的电动电位-PH值的关系的示意图表;
图3是示出根据本发明一个实施例的CMP工艺的示意流程图;
图4是示出根据本发明另一个实施例的CMP工艺的示意流程图;
图5是示出根据本发明再一个实施例的CMP工艺的示意流程图。
具体实施方式
以下参考附图描述本发明的实施例。下面结合附图给出的详细描述意指作为一些示例实施例的描述,而不是要完整描述所有可能的实施例。也就是说,在前面的技术领域、背景技术或下面的示例实施例的详细描述中给出的任意明示的或暗示的理论并没有任何限定意图。应当理解,相同的或等同的功能可以由不同的实施例来实现。
在说明书或权利要求中的词语“第一”、“第二”等(若存在)可以用于区分相似的元件而并不一定描述特定的顺序或时间次序。应当理解,这样使用的词语在适当的情况下是可交换的,使得在此所描述的实施例例如能够按照与在此所示出的或另外描述的那些顺序不同的顺序来使用。而且,词语“包括”、“包含”、“具有”及其任何变型,意指包含非排它的包括,使得包括、包含或具有一系列要素或者要件的过程、方法、物品或装置并不一定限定于那些元件,而是可以包括没有明确列出的或者该过程、方法、物品或装置所固有的其它元件。
如前面所述的,本发明的发明人认识到现有技术中的CMP工艺存在由所陷落的颗粒导致的问题。为此,本申请试图提供改进的CMP工艺和半导体器件制造方法,其能够去除所陷落的颗粒。
一般地,根据本公开的一个方面,在完成栅极抛光的清洗步骤中,可以通过化学清洗剂及其酸性的选择,使得在形成有金属栅极的半导体晶片的表面与所陷落的颗粒之间产生静电斥力,从而能够去除所陷落的颗粒。根据本公开的另一个方面,附加地或替代地,在完成栅极的抛光之后,且在半导体晶片的清洗步骤之前,可以增加溶液抛光步骤。该溶液抛光步骤使用通过溶液及其酸性的选择,使得在形成有金属栅极的半导体晶片的表面与所陷落的颗粒之间产生静电斥力,以去除所陷落的颗粒的至少一部分。
以下参照图描述根据本公开的实施例的半导体器件的制造方法。
第一实施例
图3示出根据本发明第一实施例的CMP工艺的示意流程图。
如图3所示,根据本发明第一实施例的CMP工艺300,在步骤310,使用研磨剂对其上形成有金属栅极的半导体晶片的表面进行抛光。该步骤可以使用本领域已知的任何适当方式进行。从而,形成具有如图1A所示的栅极结构的半导体晶片100(参见图1A)。
为了简洁和清楚起见,在此对金属栅极抛光之前的CMP处理不做详述。并且,本领域技术人员理解,这些之前的处理并不是本发明所要限定的,可以采用任何可用的处理。作为非限制性示例,电介质层20和30可以在金属栅极抛光之前经历平坦化化处理,并打开在金属栅10的位置处的例如多晶硅的“牺牲栅”(未示出)。然后,通过蚀刻去除多晶硅。沉积金属以填充去除多晶硅的槽。之后,进行金属栅极抛光步骤310。
作为示例,金属栅极10可以为钨(W)栅极。电介质层20可以是氧化硅(SiO2)层,电介质层30可以是氮化硅层(SiN)。即,电介质层包括氧化硅层与氮化硅层的叠层。替代地,电介质层可以是为氧化硅层和氮化硅层其中之一。注意,为了清楚和简洁起见,在图1A和1B中没有示出半导体晶片100的位于金属栅极10下方的半导体组件,诸如半导体衬底(例如Si衬底、SOI衬底或其它半导体衬底)、栅极绝缘膜、源/漏区等。
如前所述,由于金属栅极CMP工艺的需要,在金属栅极抛光步骤310之后,金属栅极10的上表面可以高于作为间隔件的电介质层20和30的上表面。即,金属栅极10相对于电介质层20和20从半导体晶片100的表面突出。
之后,在步骤320,可以使用有机酸作为化学清洗剂对完成金属栅极的抛光的半导体晶片100进行清洗,以去除金属栅极抛光步骤310所引入的陷落在半导体晶片100的表面上的颗粒。
根据本发明的不意图限制于任何理论的原理,可以选择具有适当的有机酸及其酸性,使得在形成有金属栅极10的半导体晶片100的表面与所陷落的颗粒25(参见图1B)之间产生静电斥力,从而能够去除所陷落的颗粒25,特别是陷落在相邻的金属栅极10之间的间隙中的颗粒25。理想地,该有机酸对半导体晶片100的表面,特别是金属栅极10,不会产生不利的腐蚀。
为此,本发明的发明人关注了在CMP工艺中可能涉及的材料的电动电位(zeta电位)与对其进行处理的相关溶液的PH值之间的关系。
图2是例示CMP工艺中涉及的几种材料的电动电位-PH的关系的示意图表。如图所示,作为电介质层以及研磨剂中的研磨颗粒的材料的代表的SiO2的等电位点(IEP)的PH值约为2.2。如本领域所知的,这里的等电位点(IEP)指的是zeta电位为0所对应的PH值,即使得相应的材料的电位等于溶液中带相反电荷的离子的电位从而使得界面处的电位为0的点。作为研磨颗粒的材料的另一代表的Al2O3的等电位点的PH值约为8.0。作为电介质层的材料的另一代表的SiN的等电位点的PH值约为5.0。作为例如研磨垫的材料的聚乙烯醇(PVA)的等电位点的PH值约为2.0。而作为金属栅极的材料的示例的W的IEP值会是负值。表1给出了更多相关材料的IEP值。随着溶液的PH值的进一步从IEP增大,这些材料的zeta电位会进一步减小,且极性为负。关于zeta电位和IEP的知识是本领域技术人员所熟知的,在此不做进一步详述。
表1金属栅极CMP工艺相关材料的IEP
材料 WO3 SiO2 TiO2 SiN ZrO2 CeO2 Al2O3 Al(OH)3 CuO 多晶硅
IEP 0.5 2.2 4.7 5.0 6.7 6.8 8.0 9.25 9.5 9.8
在本实施例中,作为示例,清洗步骤320所使用的有机酸可以包括草酸、丙二酸、丁二酸、顺丁烯二酸、邻苯二甲酸和氨基酸中的至少一种。
如上所述,理想地,该有机酸对半导体晶片100的表面不产生不利的腐蚀等,因而可以考虑能够产生微化学反应的弱酸性的有机酸。优选地,有机酸的PH值可以在5~7之间。更为优选的,有机酸的PH值可以在5.5~6.5之间。优选地,有机酸的浓度按重量百分比(wt%)可以为0.01~10%。
如图2和表1所示,在该PH区间内,例如W的金属栅极10,例如SiO2的研磨剂残留物和研磨垫副产物,例如SiO2和SiN的电介质层20和30,以及例如WO3的金属栅极抛光副产物等的zeta电位的极性均为负。这些材料之间可以产生静电斥力。因而,在形成有金属栅极10的半导体晶片100的表面与所陷落的颗粒25之间产生静电斥力,从而能够去除所陷落的颗粒25。
根据本实施例的CMP工艺,在金属栅极抛光后的清洗处理中,采用了具有能够去除由金属栅极的抛光所引入的陷落在半导体晶片表面上的颗粒的酸性的有机酸,作为化学清洗剂对完成金属栅极的抛光的所述半导体晶片进行清洗。因此,能够利用静电斥力去除半导体晶片的表面上所陷落的颗粒。从而,能够避免由所陷落的颗粒导致的金属栅极之间的桥接,保证栅极的电隔离,提高所形成的半导体器件的性能和成品率。
第二实施例
图4示出根据本发明第二实施例的CMP工艺的示意流程图。在本实施例中,对与第一实施例中相同的要素采用相同的附图标记,并可以省略对其的赘述。
如图4所示,类似于第一实施例的CMP工艺300,根据本实施例的CMP工艺400,在步骤310,使用研磨剂对其上形成有金属栅极10的半导体晶片的表面进行抛光。从而,形成具有如图1A所示的栅极结构的半导体晶片100(参见图1A)。
在完成金属栅极10的抛光步骤310之后,且在对半导体晶片100进行清洗之前,进行溶液抛光步骤315。在步骤315,可以使用有机酸来对半导体晶片100进行溶液抛光,以去除金属栅极抛光步骤310所引入的陷落在半导体晶片100的表面上的颗粒的至少一部分。类似地,该有机酸具有能够去除所陷落颗粒的酸性。
在本实施例中,作为示例,溶液抛光步骤315所使用的有机酸可以包括草酸、丙二酸、丁二酸、顺丁烯二酸、邻苯二甲酸和氨基酸中的至少一种。优选地,该有机酸的PH值可以在5~7之间。更为优选的,该有机酸的PH值可以在5.5~6.5之间。优选地,该有机酸的浓度可以为0.01~10wt%。
之后,类似于第一实施例的步骤320,在步骤320’,可以使用有机酸作为化学清洗剂对在步骤315进行了溶液抛光的半导体晶片100进行清洗,以进一步去除陷落在半导体晶片100的表面上的颗粒。所使用的有机酸可以与第一实施例中步骤320中使用的有机酸相同。
根据本实施例的CMP工艺,在金属栅极抛光后的溶液抛光和清洗处理中,均采用了具有能够去除由金属栅极的抛光所引入的陷落在半导体晶片表面上的颗粒的酸性的有机酸。因此,能够利用静电斥力去除半导体晶片的表面上所陷落的颗粒。从而,能够避免由所陷落的颗粒导致的金属栅极之间的桥接,保证栅极的电隔离,提高所形成的半导体器件的性能和成品率。并且,由于相比第一实施例增加了单独的溶液抛光处理,能够获得更加有益的效果。
第三实施例
图5示出根据本发明第三实施例的CMP工艺的示意流程图。在本实施例中,对与第一和第二实施例中相同的要素采用相同的附图标记,并可以省略对其的赘述。
如图5所示,类似于第一实施例的CMP工艺300,根据本实施例的CMP工艺500,在步骤310,使用研磨剂对其上形成有金属栅极10的半导体晶片的表面进行抛光。从而,形成具有如图1A所示的栅极结构的半导体晶片100(参见图1A)。
在完成金属栅极10的抛光步骤310之后,进行溶液抛光步骤315。在步骤315,可以使用有机酸来对半导体晶片100进行溶液抛光,以去除金属栅极抛光步骤310所引入的陷落在半导体晶片100的表面上的颗粒的至少一部分。类似地,该有机酸具有能够去除所陷落颗粒的酸性。
在本实施例中,作为示例,溶液抛光步骤315所使用的有机酸可以包括草酸、丙二酸、丁二酸、顺丁烯二酸、邻苯二甲酸和氨基酸中的至少一种。优选地,该有机酸的PH值可以在5~7之间。更为优选的,该有机酸的PH值可以在5.5~6.5之间。优选地,该有机酸的浓度可以为0.01~10wt%。
不同于第一实施例和第二实施例,本实施例对金属栅极CMP工艺中的清洗步骤不做限制。即,可以利用常规的CMP工艺中的清洗步骤对溶液抛光步骤315之后的半导体晶片100进行清洗。
根据本实施例的CMP工艺,在金属栅极抛光后增加的溶液抛光处理中,采用了具有能够去除由金属栅极的抛光所引入的陷落在半导体晶片表面上的颗粒的酸性的有机酸。因此,能够利用静电斥力去除半导体晶片的表面上所陷落的颗粒的至少一部分。从而,能够减少或避免由所陷落的颗粒导致的金属栅极之间的桥接,保证栅极的电隔离,提高所形成的半导体器件的性能和成品率。
第四实施例
根据本实施例,提供一种半导体器件的制造方法,其包括:使用根据第一实施例至第三实施例中任一个所述的化学机械抛光(CMP)工艺执行金属栅极的抛光。
当然,如本领域技术人员所理解的,取决于期望的半导体器件,该方法还可以包括诸如形成栅极结构、源/漏区、电介质层、互连层、电接触等的常规步骤,而这些常规步骤并不是本发明所要限定和主张的。
同样,根据本实施例的CMP工艺,能够提高所形成的半导体器件的性能和成品率。
本领域技术人员理解,上述实施例中的要素的示例仅仅是例示性的,而非限制性的。例如,上述说明书以W为例说明了金属栅极,但是金属栅极还可以是其它任何适当金属,例如铜(Cu)、铝(Al)、钌(Ruthenium)、铂(Platinum)等。此外,上述说明书中以SiO2为例说明了研磨颗粒(陷落的颗粒),但是其还可以是Al2O3、CeO2、陶瓷与聚合物的混合物等。本发明同样适用于这些材料。
至此,已经详细描述了根据本发明的化学机械抛光(CMP)工艺和制造半导体器件的方法。为了避免遮蔽本发明的构思,可能省略本领域所公知的一些细节的描述。本领域技术人员根据上面的描述,完全可以明白如何实施这里公开的技术方案。
本领域技术人员能够从以上描述中认识到,可以以各种形式来实施本发明,并且可以独立或者组合地实施各种实施例。因此,尽管已经结合本发明的特定示例描述了本发明的实施例,但本发明实施例和/或方法的真正范围不限于此,因为通过对附图、说明书以及后附权利要求的研究,其它修改对于本领域技术人员而言将变得明显。

Claims (20)

1.一种化学机械抛光(CMP)工艺,包括:
使用研磨剂对其上形成有金属栅极的半导体晶片的表面进行抛光;以及
使用第一有机酸作为化学清洗剂对所述半导体晶片进行清洗,其中所述第一有机酸具有能够去除由所述金属栅极的抛光所引入的陷落在所述表面上的颗粒的酸性。
2.如权利要求1所述的工艺,其中所述金属栅极为钨(W)栅极。
3.如权利要求1所述的工艺,其中所述半导体晶片上还形成有与所述金属栅极相邻的电介质层。
4.如权利要求3所述的工艺,其中所述电介质层为氧化硅(SiO2)层、氮化硅层(SiN)层,或氧化硅层与氮化硅层的叠层。
5.如权利要求3所述的工艺,其中在完成所述金属栅极的抛光之后,所述金属栅极相对于所述电介质层从所述表面突出,并且
其中所述清洗至少去除陷落在相邻的所述金属栅极之间的间隙中的颗粒。
6.如权利要求1所述的工艺,其中所述第一有机酸的PH值在5~7之间。
7.如权利要求6所述的工艺,其中所述第一有机酸的PH值在5.5~6.5之间。
8.如权利要求1所述的工艺,其中所述第一有机酸包括草酸、丙二酸、丁二酸、顺丁烯二酸、邻苯二甲酸和氨基酸中的至少一种。
9.如权利要求1所述的工艺,其中所述第一有机酸的浓度按重量百分比为0.01~10%。
10.如权利要求1所述的工艺,进一步包括:
在完成所述金属栅极的抛光之后,且在对所述半导体晶片进行清洗之前,使用第二有机酸来对所述半导体晶片进行溶液抛光,以去除所述颗粒的至少一部分,其中所述第二有机酸具有能够去除所述颗粒的酸性。
11.如权利要求10所述的工艺,其中所述第二有机酸的PH值在5~7之间。
12.如权利要求10所述的工艺,其中所述第二有机酸的PH值在5.5~6.5之间。
13.如权利要求10所述的工艺,其中所述第二有机酸包括草酸、丙二酸、丁二酸、顺丁烯二酸、邻苯二甲酸和氨基酸中的至少一种。
14.如权利要求10所述的工艺,其中所述第二有机酸的浓度按重量百分比为0.01~10%。
15.一种化学机械抛光(CMP)工艺,包括:
使用研磨剂对其上形成有金属栅极的半导体晶片的表面进行抛光;以及
在完成所述金属栅极的抛光之后,且在对所述半导体晶片进行清洗之前,使用有机酸来对所述半导体晶片进行溶液抛光,以去除由所述金属栅极的抛光所引入的陷落在所述表面上的颗粒的至少一部分,其中所述有机酸具有能够去除所述颗粒的酸性。
16.如权利要求15所述的工艺,其中所述有机酸的PH值在5~7之间,使得在所述金属栅极与所述颗粒之间产生静电斥力。
17.如权利要求15所述的工艺,其中所述有机酸的PH值在5.5~6.5之间。
18.如权利要求15所述的工艺,其中所述有机酸包括草酸、丙二酸、丁二酸、顺丁烯二酸、邻苯二甲酸和氨基酸中的至少一种。
19.如权利要求15所述的工艺,其中所述有机酸的浓度按重量百分比为0.01~10%。
20.一种半导体器件的制造方法,包括:
使用根据权利要求1-19中的任一项所述的化学机械抛光(CMP)工艺执行金属栅极的抛光。
CN201310562536.8A 2013-11-13 2013-11-13 金属栅极cmp工艺及半导体器件的制造方法 Active CN104637798B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201310562536.8A CN104637798B (zh) 2013-11-13 2013-11-13 金属栅极cmp工艺及半导体器件的制造方法
US14/180,227 US9252010B2 (en) 2013-11-13 2014-02-13 Method for processing structure in manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310562536.8A CN104637798B (zh) 2013-11-13 2013-11-13 金属栅极cmp工艺及半导体器件的制造方法

Publications (2)

Publication Number Publication Date
CN104637798A true CN104637798A (zh) 2015-05-20
CN104637798B CN104637798B (zh) 2018-07-24

Family

ID=53044143

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310562536.8A Active CN104637798B (zh) 2013-11-13 2013-11-13 金属栅极cmp工艺及半导体器件的制造方法

Country Status (2)

Country Link
US (1) US9252010B2 (zh)
CN (1) CN104637798B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1278362A (zh) * 1997-10-21 2000-12-27 莱姆研究公司 抛光铜膜后清洁处理半导体衬底的方法和设备
CN1304439A (zh) * 1998-03-09 2001-07-18 莱姆研究公司 抛光铜膜后清洁处理半导体衬底的方法和设备
US20040244823A1 (en) * 2003-06-04 2004-12-09 Kim Sang Yong Cleaning solution and cleaning method of a semiconductor device
CN1652297A (zh) * 2004-02-05 2005-08-10 株式会社东芝 制造半导体器件的方法
CN101197268A (zh) * 2006-12-05 2008-06-11 中芯国际集成电路制造(上海)有限公司 化学机械研磨后残留物的去除方法
CN101459040A (zh) * 2007-12-13 2009-06-17 中芯国际集成电路制造(上海)有限公司 Cmp工艺中清除晶圆表面污染物粒子的方法
CN101789373A (zh) * 2009-01-23 2010-07-28 中芯国际集成电路制造(上海)有限公司 提高表面性能的方法
CN102543700A (zh) * 2010-12-23 2012-07-04 中芯国际集成电路制造(上海)有限公司 铝金属栅极的形成方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7859044B2 (en) 2007-07-24 2010-12-28 International Business Machines Corporation Partially gated FINFET with gate dielectric on only one sidewall
US7732874B2 (en) 2007-08-30 2010-06-08 International Business Machines Corporation FinFET structure using differing gate dielectric materials and gate electrode materials

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1278362A (zh) * 1997-10-21 2000-12-27 莱姆研究公司 抛光铜膜后清洁处理半导体衬底的方法和设备
CN1304439A (zh) * 1998-03-09 2001-07-18 莱姆研究公司 抛光铜膜后清洁处理半导体衬底的方法和设备
US20040244823A1 (en) * 2003-06-04 2004-12-09 Kim Sang Yong Cleaning solution and cleaning method of a semiconductor device
CN1652297A (zh) * 2004-02-05 2005-08-10 株式会社东芝 制造半导体器件的方法
CN101197268A (zh) * 2006-12-05 2008-06-11 中芯国际集成电路制造(上海)有限公司 化学机械研磨后残留物的去除方法
CN101459040A (zh) * 2007-12-13 2009-06-17 中芯国际集成电路制造(上海)有限公司 Cmp工艺中清除晶圆表面污染物粒子的方法
CN101789373A (zh) * 2009-01-23 2010-07-28 中芯国际集成电路制造(上海)有限公司 提高表面性能的方法
CN102543700A (zh) * 2010-12-23 2012-07-04 中芯国际集成电路制造(上海)有限公司 铝金属栅极的形成方法

Also Published As

Publication number Publication date
CN104637798B (zh) 2018-07-24
US20150132954A1 (en) 2015-05-14
US9252010B2 (en) 2016-02-02

Similar Documents

Publication Publication Date Title
US9679985B1 (en) Devices and methods of improving device performance through gate cut last process
JP6343721B2 (ja) 金属ゲートを備えた自己整合型分割ゲートメモリセルアレイ及び論理デバイスの形成方法
TWI406331B (zh) 半導體裝置及其製造方法
CN109087888A (zh) 形成具取代金属栅极与接触的场效晶体管的方法及其结构
CN104576370B (zh) 形成晶体管的方法
CN101005025A (zh) 降低厚度变化的化学机械抛光方法及半导体器件制备方法
TWI456702B (zh) 具有埋入式字元線的dram結構及其製造方法與ic結構及其製造方法
CN102760751B (zh) 半导体器件的结构及形成方法
CN103077921B (zh) 互连线结构及互连线结构的形成方法
KR20140024634A (ko) 반도체 소자의 제조 방법
CN102969237A (zh) 形成栅极的方法、平坦化层间介质层的方法
JP6647449B2 (ja) 低背スプリットゲート型メモリセルを形成する方法
CN1728383A (zh) 一种集成电路结构及制造方法
CN104637798A (zh) 金属栅极cmp工艺及半导体器件的制造方法
CN102760653A (zh) 金属栅极的形成方法
Lee et al. Investigation of polishing characteristics of shallow trench isolation chemical mechanical planarization with different types of slurries
CN103117246B (zh) 金属互连结构的制作方法
CN100468694C (zh) 多晶硅自对准插塞的制作方法
CN103928292B (zh) 条形结构的形成方法
CN103187255B (zh) 高k金属栅电极的制作方法及其高k金属栅结构
US20150348829A1 (en) Method for forming isolation member in trench of semiconductor substrate
US20160247710A1 (en) Semiconductor device and method of manufacturing the same
CN105097425A (zh) 一种化学机械研磨的方法
CN102881630A (zh) 超低介电常数层的制作方法
CN102956450B (zh) 一种制作半导体器件的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant