CN104617950A - 一种集成的调频连续波数字频率综合器 - Google Patents
一种集成的调频连续波数字频率综合器 Download PDFInfo
- Publication number
- CN104617950A CN104617950A CN201510049430.7A CN201510049430A CN104617950A CN 104617950 A CN104617950 A CN 104617950A CN 201510049430 A CN201510049430 A CN 201510049430A CN 104617950 A CN104617950 A CN 104617950A
- Authority
- CN
- China
- Prior art keywords
- frequency
- digital
- sheet
- electric capacity
- integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明属于数字频率综合器技术领域，具体为一种集成的调频连续波数字频率综合器。本发明的调频连续波数字频率综合器主要包括：频率数字转换器、数字滤波器、脉冲电压发生器、片内电容、压控振荡器以及分频器；其中，脉冲电压发生器是一个将数字信号转换成模拟信号的电路，它通过“脉冲电流技术”，降低传统调频连续波数字频率综合器对大片外电容的需求，从而将电容集成到片内，从而极大地提高了调频连续波数字频率综合器的集成度。
Description
技术领域
本发明属于数字频率综合器技术领域，具体涉及一种集成的调频连续波数字频率综合器。
背景技术
调频连续波数字频率综合器是目前一种最为先进的用于产生调频连续波的频综架构【1】。它仅需要一个26MHz晶振，便能分别产生目前最高调制带宽为（B m:
1.5GHz）和最长调制时间（T m: 10ms）两种调频连续波。
但是，【1】的调频连续波数字频率综合器必须外接一个片外大电容，以至于降低了该频综的集成度。同时，由于【1】必须片内片外协同设计，也增加了该频综的设计难度。如何将调频连续波数字频率综合器的片外电容集成到片内，成为该领域研究热点。
【1】 H. Sakurai, Y. Kobayashi, T. Mitomo, O. Watanabe, and S. Otaka,
“A 1.5
GHz-modulation-range 10 ms-odulation period 180 kHz-rms-frequency error 26 MHz-reference Mixed-Mode FMCW
Synthesizer for mm-wave Radar Application,”
in IEEE Int. Solid-State Circuits Conf. Dig. Tech. Papers, Feb. 2011, pp. 292–293。
发明内容
本发明的目的在于提出一种能够降低输出平均电流的调频连续波数字频率综合器，从而将传统调频连续波数字频率综合器所需的片外电容集成到了片内。
本发明提出的调频连续波数字频率综合器，其架构如图1所示，使用了片内电容，它主要包括：频率数字转换器、数字滤波器、脉冲电压发生器、增益归一化电路、压控振荡器以及分频器。其中，频率数字转换器由高速计数器、时间数字转换器以及差分器构成，用于检测分频器分频后的输出频率。而脉冲电压发生器是一个将数字信号转换成模拟信号的电路，它通过“脉冲电流技术”，降低传统调频连续波数字频率综合器对大片外电容的需求，从而将电容集成到片内，其主要包括：译码器，脉冲发生器，电荷泵，片内电容，以及防混叠滤波器。脉冲电压发生器的控制字，经过译码器和脉冲发生器后，产生脉冲信号。再经过电荷泵和片内电容即可产生电压控制信号控制压控振荡器。防混叠滤波器就是一个简单的单极点滤波器，起到消除高频信号因为采样混叠到低频的部分。
当输入频率控制字FCW in线性增加时（每参考周期T ref，增加∆FCW in），即：产生调频连续波控制字，返回的频率控制字FCW fb最终也将追随FCW in，他们的误差保持为FCW err（大小为∆FCW in/α），α是数字滤波器系数。这个误差FCW err，经过数字滤波器，增益归一化，产生脉冲电压发生器的控制字。该控制字经过脉冲电压发生器后，产生控制压控振荡器的控制信号V ctrl。压控振荡器在V ctrl的控制下，产生频率；当FCW in为调频连续三角波时，则输出的频率也为三角调制的调频连续波；当FCW in为定值时，则压控振荡器输出点频。
本发明采用“电流脉冲技术”，通过脉冲发生器+电荷泵的组合有效降低输出平均电流，从而达到将调频连续波数字频率综合器对片外电容的大小要求（约为150nF-15nF）缩小100倍，使得该电容可以较容易地集成到片内，极大地改善了调频连续波数字频率综合器的集成度。同时，我们也提出简单实用的D触发器和小电容的脉冲发生器电路设计方法。
附图说明
图1 使用片内电容的调频连续波数字频率综合器的结构图。
图2 电流脉冲技术示意图。
图3 脉冲发生器电路图。
具体实施方式
传统调频连续波频率综合器所产生的调频连续波的斜率为k m=∆I*K VCO/C，其中∆I是电荷泵单位电流，K VCO是压控振荡器的增益，C是片外电容的值。要实现1.5GHz调制带宽，则K VCO约为1.5GHz/V。为实现调频连续波的低斜率k m,
min = 500MHz/5ms, 而∆I约为10uA-1uA，则C约为150nF-15nF。
为了降低C的大小，我们需要降低∆I，但当∆I低于1uA时，∆I可能被C的热噪声淹没。鉴于此，本发明提出采用电流脉冲技术来降低∆I的平均值∆I avg，如图2所示。通过脉冲发生器（如图3所示）将持续作用的电流（如图2（a）所示），替换成脉冲电流（如图2（b）所示），则∆I avg
= ∆I
*τ/T ref。其中，τ是脉冲发生器的脉冲宽度，可以通过调节脉冲发生器中电容的大小来调节。
若τ = 0.4ns, T ref= 40ns，则∆I avg
/∆I = 1/100，C约可缩减100倍（1.5nF-150pF），即可集成到片内。
Claims (1)
1. 一种集成的调频连续波数字频率综合器，其特征在于主要包括：频率数字转换器、数字滤波器、脉冲电压发生器、片内电容、压控振荡器以及分频器；其中，所述频率数字转换器由高速计数器、时间数字转换器以及差分器构成，用于检测分频器分频后的输出频率；所述脉冲电压发生器是一个将数字信号转换成模拟信号的电路，它通过“脉冲电流技术”，降低传统调频连续波数字频率综合器对大片外电容的需求，从而将电容集成到片内，其包括：译码器、脉冲发生器、电荷泵、片内电容以及防混叠滤波器，脉冲电压发生器的控制字，经过译码器和脉冲发生器后，产生脉冲信号，再经过电荷泵和片内电容，即产生电压控制信号控制压控振荡器；防混叠滤波器是一个简单的单极点滤波器，用于消除高频信号因为采样混叠到低频的部分。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510049430.7A CN104617950A (zh) | 2015-01-31 | 2015-01-31 | 一种集成的调频连续波数字频率综合器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510049430.7A CN104617950A (zh) | 2015-01-31 | 2015-01-31 | 一种集成的调频连续波数字频率综合器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104617950A true CN104617950A (zh) | 2015-05-13 |
Family
ID=53152265
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510049430.7A Pending CN104617950A (zh) | 2015-01-31 | 2015-01-31 | 一种集成的调频连续波数字频率综合器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104617950A (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6388531B1 (en) * | 1999-11-09 | 2002-05-14 | Stmicroelectronics S.A. | Voltage controlled oscillator with reduced parasitic interference |
| CN101310444A (zh) * | 2005-11-18 | 2008-11-19 | 神经网路处理有限公司 | 频率合成器 |
| US20130076414A1 (en) * | 2011-03-25 | 2013-03-28 | Renesas Electronics Corporation | Semiconductor integrated circuit having an on-chip pll and operating method thereof |
-
2015
- 2015-01-31 CN CN201510049430.7A patent/CN104617950A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6388531B1 (en) * | 1999-11-09 | 2002-05-14 | Stmicroelectronics S.A. | Voltage controlled oscillator with reduced parasitic interference |
| CN101310444A (zh) * | 2005-11-18 | 2008-11-19 | 神经网路处理有限公司 | 频率合成器 |
| US20130076414A1 (en) * | 2011-03-25 | 2013-03-28 | Renesas Electronics Corporation | Semiconductor integrated circuit having an on-chip pll and operating method thereof |
Non-Patent Citations (1)
| Title |
|---|
| HIROKI SAKURAI等: "A 1.5GHz-Modulation-Range 10ms-Modulation-Period 180kHzrms-Frequency-Error 26MHz-Reference Mixed-Mode FMCW Synthesizer for mm-Wave Radar Application", 《2011 IEEE INTERNATIONAL SOLID-STATE CIRCUITS CONFERENCE》 * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3182592B1 (en) | Digital fractional frequency phase-locked loop control method and phase-locked loop | |
| US8368441B2 (en) | Semiconductor integrated circuit having an on-chip PLL and operating method thereof | |
| CN105577178A (zh) | 一种宽带低相位噪声Sigma-Delta锁相环 | |
| Kim et al. | 19.3 A 2.4 GHz 1.5 mW digital MDLL using pulse-width comparator and double injection technique in 28nm CMOS | |
| CN105141309B (zh) | 一种用于跳频通信的锁相环快速锁定电路及其运行方法 | |
| CN109547019B (zh) | 一种应用于宽调谐范围的双lc-vco结构锁相环及校准方法 | |
| KR20110130296A (ko) | 주파수 전압 변환기를 이용한 자기잡음제거 전압제어 발진기 | |
| CN108023578A (zh) | 正交时钟发生装置和通信系统发送器 | |
| CN105024693A (zh) | 一种低杂散锁相环频率综合器电路 | |
| CN101217277B (zh) | 非整数除频器以及可产生非整数时脉信号的锁相回路 | |
| CN103957008A (zh) | 一种多环混频锁相频率合成的s频段小步进频率综合器 | |
| US8830110B1 (en) | Window-enabled time-to-digital converter and method of detecting phase of a reference signal | |
| CN205986861U (zh) | 一种超宽带小步进跳频电路 | |
| CN203457137U (zh) | 一种应用于锁相环中的带开关控制的滤波器电路 | |
| CN104617950A (zh) | 一种集成的调频连续波数字频率综合器 | |
| CN203086442U (zh) | 一种基于加法器的锁相式快跳源 | |
| Park et al. | A 97fs rms-Jitter and 68-Multiplication Factor, 8.16 GHz Ring-Oscillator Injection-Locked Clock Multiplier with Power-Gating Injection-Locking and Background Multi-Functional Digital Calibrator | |
| CN104639042A (zh) | 低功耗可调倍频器 | |
| CN205407759U (zh) | 时钟占空比调整装置 | |
| CN205490493U (zh) | 一种带有反馈并行数据接口的高速串行器 | |
| CN107911112A (zh) | 一种带电荷泵电流校准技术的低参考杂散电荷泵型锁相环电路 | |
| Li et al. | A 0.65 V 1.2 mW 2.4 GHz/400MHz dual-mode phase modulator for mobile healthcare applications | |
| CN203504530U (zh) | 一种音频芯片低噪声pll装置 | |
| LeBlanc et al. | Dual-loop direct VCO modulation for spread spectrum clock generation | |
| CN106656174A (zh) | 一种新型结构的高速时钟数据恢复电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20150513 |