CN104617938A - 具有内部抖动生成器的内部抖动容限测试器 - Google Patents

具有内部抖动生成器的内部抖动容限测试器 Download PDF

Info

Publication number
CN104617938A
CN104617938A CN201410601545.8A CN201410601545A CN104617938A CN 104617938 A CN104617938 A CN 104617938A CN 201410601545 A CN201410601545 A CN 201410601545A CN 104617938 A CN104617938 A CN 104617938A
Authority
CN
China
Prior art keywords
jitter
maker
tester
shake
toleration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410601545.8A
Other languages
English (en)
Inventor
裵玄民
李埈荣
朴镇浩
金泰澔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Trillion Square Co Ltds
Korea Advanced Institute of Science and Technology KAIST
Terasquare Co Ltd
Original Assignee
Trillion Square Co Ltds
Korea Advanced Institute of Science and Technology KAIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Trillion Square Co Ltds, Korea Advanced Institute of Science and Technology KAIST filed Critical Trillion Square Co Ltds
Publication of CN104617938A publication Critical patent/CN104617938A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R29/00—Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
    • G01R29/02—Measuring characteristics of individual pulses, e.g. deviation from pulse flatness, rise time or duration
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/20—Arrangements for detecting or preventing errors in the information received using signal quality detector
    • H04L1/205—Arrangements for detecting or preventing errors in the information received using signal quality detector jitter monitoring
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R29/00—Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
    • G01R29/26—Measuring noise figure; Measuring signal-to-noise ratio
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31708—Analysis of signal quality
    • G01R31/31709—Jitter measurements; Jitter generators
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/24—Testing correct operation
    • H04L1/242—Testing correct operation by comparing a transmitted test signal with a locally generated replica
    • H04L1/244—Testing correct operation by comparing a transmitted test signal with a locally generated replica test sequence generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Nonlinear Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Dc Digital Transmission (AREA)
  • Manipulation Of Pulses (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本发明的示例性实施例涉及一种内部抖动容限测试器。该内部抖动容限测试器包括：数字环路滤波器，含有累积相位检测器的输出的循环累加器；增益乘法器；内部累积抖动生成器(或内部正弦抖动生成器)；以及相位旋转器(或DCO)控制器。该内部累积抖动生成器包括：PRBS生成器、数字环路滤波器、累加器、以及增益控制器。累积抖动生成器也可用正弦抖动生成器替换。该内部正弦抖动生成器包括计数器、正弦抖动轮廓查找表、以及增益控制器。

Description

具有内部抖动生成器的内部抖动容限测试器
技术领域
本发明的示例性实施例涉及一种抖动容限测试。
背景技术
时钟数据恢复(CDR，Clock and Data Recovery)的输入抖动可被建模为累积抖动和非累积抖动(non-accumulative jitter)的总和。非累积周期抖动随着时间的推移不累积且通常具有有界变差(bounded variance)。数据依赖确定性抖动是非累积抖动的子集。相反，累积抖动本质上是无界的且随时间而无限增加。
抖动容限掩码(jitter tolerance mask)就串行链路(serial link)的累积抖动和随机非累积抖动提供信息。
即使链路中的实际抖动几乎不由正弦(sinusoid)构成，抖动容限规格也可用正弦定义以用于测试意图。实际上，在串行链路中具有延迟的抖动更像随机噪声(random noise)。
发明内容
本发明的示例性实施例公开了一种具有内部抖动生成器的内部抖动容限测试器，所述内部抖动容限测试器包括：环路滤波器，具有预定增益和预定延迟；内部累积抖动生成器，用于生成累积抖动；增益乘法器，与所述环路滤波器和所述内部累积抖动生成器相连接；以及相位旋转器控制器，与所述增益乘法器相连接。
所述内部累积抖动生成器包括：伪随机二进制序列生成器，用于随机生成1和-1。
所述内部累积抖动生成器还包括：后续累加器，用于累积随机信号。
所述内部累积抖动生成器还包括：低通滤波器，用于消除高频刺激和量化噪声。
所述内部累积抖动生成器还包括：增益控制器，用于控制所述累积抖动的数量。
一种具有内部抖动生成器的内部抖动容限测试器，所述内部抖动容限测试器包括：环路滤波器，具有预定增益和预定延迟；内部正弦抖动生成器，用于生成正弦抖动；增益乘法器，与所述环路滤波器和所述内部正弦抖动生成器相连接；以及相位旋转器控制器，与所述增益乘法器相连接。
所述内部正弦抖动生成器包括：计数器，用于从正弦抖动轮廓查找表中选择抖动的频率。
所述内部正弦抖动生成器还包括：增益控制器，用于控制所述抖动的振幅。
一种具有数字控制振荡器的内部抖动容限测试器，所述内部抖动容限测试器包括：环路滤波器，具有预定增益和预定延迟；内部累积抖动生成器，用于生成累积抖动；增益乘法器，与所述环路滤波器和所述内部累积抖动生成器相连接；以及数字控制振荡器，与所述增益乘法器相连接。
所述内部累积抖动生成器包括：伪随机二进制序列生成器，用于随机生成1和-1。
所述内部累积抖动生成器还包括：低通滤波器，用于消除高频刺激和量化噪声。
所述内部累积抖动生成器还包括：增益控制器，用于控制所述累积抖动的数量。
附图说明
包含于此用于提供本发明的进一步理解且被编入和构成本说明书一部分的附图举例说明了本发明的示例性实施例且与详细说明一起用于解释本发明的原理。
图1示出一种代表性的具有时钟生成器之基于旋转器的CDR的Z域框图。
图2示出输入抖动的离散时间模型。
图3示出抖动容限掩码的一个代表性形状。
图4是示出根据本发明一个示例性实施例之具有内部累积抖动生成器的内部抖动容限测试器的示例的示图。
图5是示出根据本发明一个示例性实施例之具有和不具有低通滤波器的相位旋转器输出相位的功率谱密度函数的示例的示图。
图6是示出根据本发明一个示例性实施例之具有内部正弦抖动生成器的内部抖动容限测试器的示例的示图。
图7是示出根据本发明一个示例性实施例之基于DCO型2数字CDR的Z域框图的示例的示图。
图8是示出根据本发明一个示例性实施例之配备累积抖动生成器的DCO控制器的示例的示图。
图9是示出通过使用累积抖动配备的图形生成器的抖动容限测试方法的示例的示图。
具体实施方式
以下，参考示出本发明的示例性实施例的附图对本发明进行更加全面的说明。本发明可具体表现为多种不同形式但其并不应被理解为仅局限于在此所述的实施例。相反，这些示例性实施例被提供使得本公开更充分且能全面地将本发明的范围传达给本领域的技术人员。在附图中，图层和区域的尺寸和相对大小为了清楚可识可被扩大。
图1示出一种代表性的具有时钟生成器之基于旋转器的CDR的Z域框图。时钟生成器向数字控制相位旋转器提供频率锁定时钟。CDR模型(model)包括相位检测器、分别具有增益β和延迟D的环路滤波器、以及数字控制相位旋转器。相位旋转器的增益θpr与其分辨率相关，可从下述方程式1中得出：
[方程式1]
θ pr = 1 UI Rotator resolution
其中，相位器分辨率(Rotator resolution)是相位旋转器最小步长(step size)的倒数。
CDR的输入抖动可被建模为累积抖动和非累积抖动(non-accumulative jitter)的总和。非累积周期抖动随着时间的推移不累积且通常具有有界变差(bounded variance)。数据依赖确定性抖动是非累积抖动的子集。相反，累积抖动本质上是无界的且随时间而无限增加，因此为了无比特误差(bit-error-free)操作CDR需要对其进行追踪。
图2示出CDR的输入抖动的离散时间模型。φd,n和Nn分别表示在时间指数n的累积抖动和非累积周期抖动。累积抖动可被离散时间随机游动过程而建模。通过使用Z变换，累积抖动的功率谱密度可从下述方程式2中得出：
[方程式2]
S ( f ) = E [ W 2 ] ( 1 - z - 1 ) ( 1 - z ) | z = e - j 2 πf / f Data = E [ W 2 ] 4 sin 2 ( fπ / f Data )
其中，E[W2]是随机周期抖动W的方差，且fData是数据率。通过双线性变换，方程式2可被简化为下述方程式3：
[方程式3]
S ( f ) = E [ W 2 ] ( 1 + ( fπ / f Data ) 2 ) ( 2 fπ / f Data ) 2
其中，随着频率增加，S(f)降低-20dB。
图3示出抖动容限掩码的一个代表性形状。抖动容限掩码就串行链路的累积抖动和随机非累积周期抖动提供信息。累积抖动在低频中主导且随频率增加而降低-20dB。在SONET抖动容限掩码中，随机非累积周期抖动的幅度在第1/2500数据率与累积抖动交叉。
由于抖动容限掩码可表示存在于通信链路的最大可容许抖动，因此S(f)的幅度可用抖动容限掩码进行预估。即使通信链路中的实际抖动几乎不由正弦(sinusoid)构成，抖动容限规格也可用正弦定义以用于测试意图。实际上，在串行链路中具有延迟的抖动更像随机噪声(random noise)。
用于σW和σN的适当值通过使上述图2中的建模抖动的方差与抖动容限掩码中定义的正弦方差相配可被预估。抖动容限掩码的幅度是J(f)，且W和N是白高斯过程(Gaussian process)。|S(f)|满足|S(f)|＝|J(f)|2/8。对于SONET抖动掩码，σW是且σN是0.053UIrms，其中σN＞＞σW。
包括随机累积抖动的现实世界数据通信的创造可在实验室环境中被提出。然而，由于输出抖动是输入数据相位与恢复时钟相位间的相对值，因此抖动恢复时钟和干净输入数据的组合以及抖动输入数据和干净恢复时钟的组合可是统一相反关系(unity inverserelationship)，其幅度相同但方向相反。
图4是示出根据本发明一个示例性实施例之具有内部累积抖动生成器的内部抖动容限测试器的示例的示图。伪随机二进制序列(PRBS，PseudoRandom Binary Sequence)生成器随机生成1和-1，且后续累加器累积随机信号。低频滤波器用于消除高频刺激和量化噪声。图形检测器生成较少抖动的输入数据且图形检测器确认恢复的数据。通过监测恢复数据的误码率(bit-error-rate)，CDR的抖动容限规格可被测定。
根据本发明的一个示例，具有内部抖动生成器的内部抖动容限测试器包括具有预定增益β和预定延迟D的环路滤波器、生成累积抖动的内部累积抖动生成器、与环路滤波器和内部累积抖动生成器相连接的增益乘法器、以及与增益乘法器相连接的相位旋转器控制器。
图5是示出根据本发明一个示例性实施例之具有和不具有低通滤波器的相位旋转器输出相位的功率谱密度函数的示例的示图。低通滤波器位于PRBS生成器和累加器之间或累加器之后。增益控制器控制累积抖动的数量。
图6是示出根据本发明一个示例性实施例之具有内部正弦抖动生成器的内部抖动容限测试器的示例的示图。累积抖动生成器可用正弦抖动生成器替换。在多种条件下的多种CDR抖动容限性能通过选择抖动的频率和振幅可被检测。图形检测器生成较少抖动的输入数据且图形检测器确认恢复的数据。通过监测恢复数据的误码率(bit-error-rate)，CDR的抖动容限规格可被测定。
根据本发明的一个示例，具有内部抖动生成器的内部抖动容限测试器包括具有预定增益β和预定延迟D的环路滤波器、生成累积抖动的正弦抖动生成器、与环路滤波器和正弦抖动生成器相连接的增益乘法器、以及与增益乘法器相连接的相位旋转器控制器。
由于二阶环路经常是过阻尼的(overdamped)且因此表现非常近似于一阶环路，因此提出的结构可应用于任何基于DCO型-2设计(DCO based type-2 design)。
图7是示出根据本发明一个示例性实施例之基于DCO型2数字CDR的Z域框图的示例的示图。环路的相位阶跃可从下述方程式4中得出：
[方程式4]
θ vco = K vco f 0 [ UI ]
其中，Kvco表示DCO增益且f0表示标称频率。当α＝0时，仅基于相位旋转器的CDR与基于DCO的CDR间的差异为相位累加器的位置。
图8是示出根据本发明一个示例性实施例之配备累积抖动生成器的DCO控制器的示例的示图。由于DCO可作为相位累加器进行操作，因此累加器可从配备累积抖动生成器的相位旋转器控制器中去除。
根据本发明的一个示例，具有DCO的内部抖动容限测试器包括具有预定增益β和预定延迟D的环路滤波器、生成累积抖动的内部累积抖动生成器、与环路滤波器和内部累积抖动生成器相连接的增益乘法器、以及与增益乘法器相连接的DCO。
内部抖动容限测试器包括：数字环路滤波器，含有累积相位检测器的输出的循环累加器；增益乘法器；内部累积抖动生成器(内部正弦抖动生成器)；以及相位旋转器(或DCO)控制器。
内部累积抖动生成器包括：PRBS生成器、数字环路滤波器、累加器、以及增益控制器。PRBS生成器随机生成1和-1，且后续累加器累积随机信号。低频滤波器用于消除高频刺激和量化噪声。增益控制器控制累积抖动的数量。
累积抖动生成器也可用正弦抖动生成器替换。内部正弦抖动生成器包括用于从正弦抖动轮廓查找表中选择抖动频率的计数器、正弦抖动轮廓查找表、以及增益控制器。当维持时钟频率时，计数器的大小与正弦抖动的最大周期成比例且正弦抖动的频率通过选择计数器的计数步骤的大小而被控制。计数器编号从正弦抖动轮廓查找表中选择抖动的值，且增益控制器控制抖动的振幅。
根据本发明的示例性实施例可被记录在包括程序指令的计算机可读介质上，所述程序指令可被计算机实现以执行各种操作。介质还可包括单独的程序指令、数据文件、数据结构等或它们的组合。媒体和程序指令可是针对本发明的意图而特别设计和构建的，或其也可是对计算机软件领域的技术人员而言熟悉和可获取的。
在不超出本发明的技术思想或范围内所能进行的各种修改和变形对所属技术领域的技术人员来说是显而易见的。因此，其目的是本发明覆盖在随附的权利要求及其等同项的范围内所提供的发明的修改和变形。
内部抖动生成器也可被用作为配备抖动的图形生成器。图9是示出通过使用累积抖动配备的图形生成器的抖动容限测试方法的示例的示图。配备抖动生成器的数字环路滤波器和相位旋转器生成配备抖动的时钟信号且配置抖动的图形通过将时钟用作为图形生成器的同步时钟可被生成。目标CDR的抖动容限规格通过使用配备抖动的图形可被测定。

Claims (12)

1.一种具有内部抖动生成器的内部抖动容限测试器，所述内部抖动容限测试器包括：
环路滤波器，具有预定增益和预定延迟；
内部累积抖动生成器，用于生成累积抖动；
增益乘法器，与所述环路滤波器和所述内部累积抖动生成器相连接；以及
相位旋转器控制器，与所述增益乘法器相连接。
2.如权利要求1所述的内部抖动容限测试器，其特征在于，所述内部累积抖动生成器包括：
伪随机二进制序列生成器，用于随机生成1和-1。
3.如权利要求2所述的内部抖动容限测试器，其特征在于，所述内部累积抖动生成器还包括：
后续累加器，用于累积随机信号。
4.如权利要求3所述的内部抖动容限测试器，其特征在于，所述内部累积抖动生成器还包括：
低通滤波器，用于消除高频刺激和量化噪声。
5.如权利要求4所述的内部抖动容限测试器，其特征在于，所述内部累积抖动生成器还包括：
增益控制器，用于控制所述累积抖动的数量。
6.一种具有内部抖动生成器的内部抖动容限测试器，所述内部抖动容限测试器包括：
环路滤波器，具有预定增益和预定延迟；
内部正弦抖动生成器，用于生成正弦抖动；
增益乘法器，与所述环路滤波器和所述内部正弦抖动生成器相连接；以及
相位旋转器控制器，与所述增益乘法器相连接。
7.如权利要求6所述的内部抖动容限测试器，其特征在于，所述内部正弦抖动生成器包括：
计数器，用于从正弦抖动轮廓查找表中选择抖动的频率。
8.如权利要求7所述的内部抖动容限测试器，其特征在于，所述内部正弦抖动生成器还包括：
增益控制器，用于控制所述抖动的振幅。
9.一种具有数字控制振荡器的内部抖动容限测试器，所述内部抖动容限测试器包括：
环路滤波器，具有预定增益和预定延迟；
内部累积抖动生成器，用于生成累积抖动；
增益乘法器，与所述环路滤波器和所述内部累积抖动生成器相连接；以及
数字控制振荡器，与所述增益乘法器相连接。
10.如权利要求9所述的内部抖动容限测试器，其特征在于，所述内部累积抖动生成器包括：
伪随机二进制序列生成器，用于随机生成1和-1。
11.如权利要求10所述的内部抖动容限测试器，其特征在于，所述内部累积抖动生成器还包括：
低通滤波器，用于消除高频刺激和量化噪声。
12.如权利要求11所述的内部抖动容限测试器，其特征在于，所述内部累积抖动生成器还包括：
增益控制器，用于控制所述累积抖动的数量。
CN201410601545.8A 2013-11-01 2014-10-30 具有内部抖动生成器的内部抖动容限测试器 Pending CN104617938A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/070,249 US9065653B2 (en) 2013-11-01 2013-11-01 Internal jitter tolerance tester with an internal jitter generator
US14/070,249 2013-11-01

Publications (1)

Publication Number Publication Date
CN104617938A true CN104617938A (zh) 2015-05-13

Family

ID=51900111

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410601545.8A Pending CN104617938A (zh) 2013-11-01 2014-10-30 具有内部抖动生成器的内部抖动容限测试器

Country Status (5)

Country Link
US (1) US9065653B2 (zh)
EP (1) EP2876835A3 (zh)
JP (1) JP5993918B2 (zh)
KR (1) KR101584454B1 (zh)
CN (1) CN104617938A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113691241A (zh) * 2021-08-11 2021-11-23 电子科技大学 一种基于幅度转换时序的高精度数字抖动注入装置
CN116248542A (zh) * 2023-05-12 2023-06-09 芯耀辉科技有限公司 一种用于数字通信中抖动容限测试的装置、方法及系统

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7917798B2 (en) 2005-10-04 2011-03-29 Hypres, Inc. Superconducting digital phase rotator
KR20230039135A (ko) 2021-09-13 2023-03-21 삼성전자주식회사 패턴 생성기 및 이를 포함하는 내장 자체 시험 장치
CN114785712B (zh) * 2022-06-16 2022-09-20 中星联华科技（北京）有限公司 基于误码仪的抖动容限测试方法、装置及电子设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1677876A (zh) * 2004-03-31 2005-10-05 清华大学 时域同步正交频分复用接收机去除相位噪声的方法及系统
WO2008115968A1 (en) * 2007-03-20 2008-09-25 Rambus Incorporated Integrated circuit having receiver jitter tolerance ('jtol') measurement
US20080315928A1 (en) * 2007-06-22 2008-12-25 Khurram Waheed Digital phase locked loop with dithering
US20100150218A1 (en) * 2007-09-28 2010-06-17 Anritsu Corporation Jitter generation apparatus, device test system using the same, and jitter generation method
US20130259178A1 (en) * 2012-03-29 2013-10-03 Terasquare Co., Ltd. Adaptive optimum cdr bandwidth estimation by using a kalman gain extractor

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8800119A (nl) * 1988-01-19 1989-08-16 Catena Microelect Bv Spanningsgestuurde oscillator.
JPH10224213A (ja) * 1997-02-03 1998-08-21 Anritsu Corp Ｐｌｌ回路を使用したジッタ発生装置
JP2005198120A (ja) * 2004-01-09 2005-07-21 Yokogawa Electric Corp ジッタ発生装置
US8269563B2 (en) * 2008-06-10 2012-09-18 Qualcomm Incorporated Dithering a digitally-controlled oscillator output in a phase-locked loop
JP2010199934A (ja) * 2009-02-25 2010-09-09 Yokogawa Electric Corp ジッタ発生装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1677876A (zh) * 2004-03-31 2005-10-05 清华大学 时域同步正交频分复用接收机去除相位噪声的方法及系统
WO2008115968A1 (en) * 2007-03-20 2008-09-25 Rambus Incorporated Integrated circuit having receiver jitter tolerance ('jtol') measurement
US20100097071A1 (en) * 2007-03-20 2010-04-22 Rambus Inc. Integrated Circuit Having Receiver Jitter Tolerance ("JTOL") Measurement
US20080315928A1 (en) * 2007-06-22 2008-12-25 Khurram Waheed Digital phase locked loop with dithering
US20100150218A1 (en) * 2007-09-28 2010-06-17 Anritsu Corporation Jitter generation apparatus, device test system using the same, and jitter generation method
US20130259178A1 (en) * 2012-03-29 2013-10-03 Terasquare Co., Ltd. Adaptive optimum cdr bandwidth estimation by using a kalman gain extractor

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113691241A (zh) * 2021-08-11 2021-11-23 电子科技大学 一种基于幅度转换时序的高精度数字抖动注入装置
CN113691241B (zh) * 2021-08-11 2022-03-15 电子科技大学 一种基于幅度转换时序的高精度数字抖动注入装置
CN116248542A (zh) * 2023-05-12 2023-06-09 芯耀辉科技有限公司 一种用于数字通信中抖动容限测试的装置、方法及系统
CN116248542B (zh) * 2023-05-12 2023-08-08 芯耀辉科技有限公司 一种用于数字通信中抖动容限测试的装置、方法及系统

Also Published As

Publication number Publication date
US20150124861A1 (en) 2015-05-07
KR101584454B1 (ko) 2016-01-25
KR20150051313A (ko) 2015-05-12
JP5993918B2 (ja) 2016-09-14
EP2876835A2 (en) 2015-05-27
US9065653B2 (en) 2015-06-23
EP2876835A3 (en) 2015-09-30
JP2015089139A (ja) 2015-05-07

Similar Documents

Publication Publication Date Title
CN104617938A (zh) 具有内部抖动生成器的内部抖动容限测试器
Da Dalt Markov chains-based derivation of the phase detector gain in bang-bang PLLs
EP2681846B1 (en) Non-uniform sampling technique using a voltage controlled oscillator
CN102045062A (zh) 一种基于Cordic算法的数字锁相环
Tertinek et al. Statistical analysis of first-order bang-bang phase-locked loops using sign-dependent random-walk theory
CN104521175A (zh) 用于多通道的时钟恢复、接收器以及通信系统
Gill et al. On higher order discrete phase-locked loops
US11804846B2 (en) Phase-locked loop with phase information multiplication
CN109088633A (zh) 一种脉冲产生器、脉冲产生方法及电子设备
Koskin et al. Discrete-time modelling and experimental validation of an all-digital PLL for clock-generating networks
Vamvakos et al. Discrete-time, linear periodically time-variant phase-locked loop model for jitter analysis
EP3191912B1 (en) Generation of high-rate sinusoidal sequences
Holmes et al. A second-order all-digital phase-locked loop
Namgoong Observer-controller digital PLL
CN101183868A (zh) 分数数字pll
Wei et al. Verifying global convergence for a digital phase-locked loop
He et al. Bang-Bang CDR's acquisition, locking, and jitter tolerance
Kim et al. A study of the referenceless CDR based on PLL
Dangui et al. An optimal method for costas loop design based on FPGA
Yoo et al. Linearization technique for binary phase detectors in a collaborative timing recovery circuit
Bhattacharyya et al. MUX-based design of DPLL for wireless communication
Arya et al. Design of Observer-Controller Digital Phase-Locked Loop Using Kalman Filter
Heredia 5.75-7.14 GHz All Digital Phase Locked Loop MATLAB model with Novel Filter-to-DCO Frequency Decoder.
Kolagar et al. An approach to transient analysis of bang-bang phase locked loops for phase step inputs
Purkayastha et al. Digital phase-locked loop

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Daejeon, South Korea

Applicant after: KOREA ADVANCED INSTITUTE OF SCIENCE AND TECHNOLOGY

Applicant after: Ji Long trillion Square South Korea Limited

Address before: Daejeon, South Korea

Applicant before: KOREA ADVANCED INSTITUTE OF SCIENCE AND TECHNOLOGY

Applicant before: Trillion square Co., Ltds

COR Change of bibliographic data
AD01 Patent right deemed abandoned

Effective date of abandoning: 20181204

AD01 Patent right deemed abandoned