CN104601146A - 时钟生成装置、电子设备、移动体及时钟生成方法 - Google Patents

时钟生成装置、电子设备、移动体及时钟生成方法 Download PDF

Info

Publication number
CN104601146A
CN104601146A CN201410597005.7A CN201410597005A CN104601146A CN 104601146 A CN104601146 A CN 104601146A CN 201410597005 A CN201410597005 A CN 201410597005A CN 104601146 A CN104601146 A CN 104601146A
Authority
CN
China
Prior art keywords
clock
clock signal
forming device
frequency
frequency ratio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410597005.7A
Other languages
English (en)
Other versions
CN104601146B (zh
Inventor
鸟海裕一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN104601146A publication Critical patent/CN104601146A/zh
Application granted granted Critical
Publication of CN104601146B publication Critical patent/CN104601146B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10—Distribution of clock signals, e.g. skew
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
    • H03L1/02—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/06—Clock generators producing several clock signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop

Abstract

时钟生成装置、电子设备、移动体以及时钟生成方法，可在减少无谓的电力消耗的同时生成频率稳定度比较高的时钟信号。时钟生成装置(1)将时钟信号(CK3)(25MHz)作为基准来测定时钟信号(CK1)(32.768kHz+α)与基准频率值的频率比，根据频率比的测定结果，生成时钟信号(CK1)的部分时钟脉冲被屏蔽而得的时钟信号(CK2)，在频率比的测定结果与N个(N为自然数)频率比的测定结果的平均值的差分大于基准值(R1)时，对时钟信号(CK3)的频率温度特性的补偿值进行更新。

Description

时钟生成装置、电子设备、移动体及时钟生成方法
技术领域
本发明涉及时钟生成装置、电子设备、移动体以及时钟生成方法。
背景技术
在专利文献1中，提出了如下的时钟校正电路：对石英振荡电路输出的子时钟的1周期内所包含的主时钟的脉冲数进行计数，使用计数出的脉冲数和预先确定的基准脉冲数，以子时钟的1周期内所包含的主时钟的脉冲数与基准脉冲数一致的方式，对主时钟的一部分进行屏蔽并输出。
【专利文献1】日本特开2006-309479号公报
在专利文献1所提出的时钟校正电路中，当子时钟的频率发生变动时，输出时钟的频率稳定度劣化，因此优选对子时钟进行温度补偿。但是，存在以下问题：在温度变化剧烈的环境中，温度补偿值的更新周期过长，有时无法充分校正温度变动引起的子时钟的频率变动，从而输出时钟的频率稳定度劣化，反之，在温度变化平缓的环境中，温度补偿值的更新周期过短，有时会无谓地消耗伴随温度补偿值更新的电流。
发明内容
本发明正是鉴于以上问题点而完成的，根据本发明的几个方式，能够提供一种可在减少无谓的电力消耗的同时生成频率稳定度比较高的时钟信号的时钟生成装置、电子设备、移动体以及时钟生成方法。
本发明正是为了解决上述课题中的至少一部分而完成的，可作为以下方式或应用例来实现。
[应用例1]
本应用例的时钟生成装置将第3时钟信号作为基准来测定第1时钟信号与基准频率值的频率比，根据所述频率比的测定结果，生成所述第1时钟信号的部分时钟脉冲被屏蔽而得的第2时钟信号，根据所述频率比的测定结果与N个(N为自然数)所述频率比的测定结果的平均值的差分控制所述频率比的测定间隔。
本应用例的时钟生成装置还包含N＝1的情况，即根据此次的频率比的测定结果与上次的频率比的测定结果的差分来控制频率比的测定间隔的情况。
根据本应用例的时钟生成装置，第1时钟信号与基准频率值的频率比的测定结果、和N个频率比的测定结果的平均值的差分越大，第1时钟信号的频率变动越剧烈，该差分越小，第1时钟信号的频率变动越平缓，因此通过根据该差分适当地控制频率比的测定间隔，能够在减少由于不必要的频率比的测定而消耗的电力的同时，生成与第3时钟信号的频率稳定度对应的频率稳定度比较高的第2时钟信号。
此外，根据本应用例的时钟生成装置，能够通过屏蔽第1时钟信号的部分时钟脉冲，在不需要或简化第1时钟信号的频率变更机构(温度补偿电路等)的同时生成期望频率(期望的平均频率)的第2时钟信号。
[应用例2]
上述应用例的时钟生成装置可以包含：时钟脉冲门部，其生成所述第2时钟信号；频率测定部，其测定所述频率比；振荡用电路，其输出所述第3时钟信号；平均值输出部，其输出所述平均值；比较部，其对所述频率比的测定结果和所述平均值进行比较，输出与所述差分对应的值；以及检测部，其对所述第2时钟信号的时钟脉冲数和所述比较部的输出值进行比较，并根据比较结果控制所述频率比的测定间隔。
根据本应用例，能够实现结构比较简单、且可在减少无谓的电力消耗的同时生成频率稳定度比较高的第2时钟信号的时钟生成装置。
[应用例3]
在上述应用例的时钟生成装置中，所述比较部可以在所述差分处于基准值以内时，相比所述差分大于所述基准值时，输出较大的值。
根据本应用例的时钟生成装置，能够在频率比的测定结果与N个频率比的测定结果的平均值的差分处于基准值以内时(第1时钟信号的频率变动相对平缓时)，相比该差分大于基准值时(第1时钟信号的频率变动相对剧烈时)，增长频率比的测定间隔。由此，能够在减少由于不必要的频率比的测定而消耗的电力的同时，生成频率稳定度比较高的第2时钟信号。
[应用例4]
在上述应用例的时钟生成装置中，所述平均值可以是N个所述频率比的测定结果的移动平均值。
根据本应用例的时钟生成装置，能够根据频率比的测定结果与N个频率比的测定结果的移动平均值的差分，更可靠地检测第1时钟信号的频率变动，从而更适当地控制频率比的测定间隔。
[应用例5]
本应用例的电子设备包含上述任意一个时钟生成装置。
[应用例6]
上述应用例的电子设备可以还包含与所述时钟生成装置输出的所述第2时钟信号同步地生成时刻信息的实时时钟装置。
[应用例7]
本应用例的移动体包含上述任意一个时钟生成装置。
[应用例8]
本应用例的时钟生成方法包含以下步骤：将第3时钟信号作为基准来测定第1时钟信号与基准频率值的频率比；根据所述频率比的测定结果，生成所述第1时钟信号的部分时钟脉冲被屏蔽而得的第2时钟信号；以及根据所述频率比的测定结果与N个(N为自然数)所述频率比的测定结果的平均值的差分控制所述频率比的测定间隔。
附图说明
图1是示出本实施方式的时钟生成装置的结构例的图。
图2是示出本实施方式中的频率测定部10的结构例的图。
图3是频率测定部10的输出信号值与屏蔽数之间的关系的说明图。
图4是示出测定时间、基准值、25MHz的计数值、屏蔽数、校正时间以及校正精度之间的关系的一例的图。
图5是示出屏蔽信号生成部11的结构例的图。
图6是示出屏蔽信号生成部11的动作的时序图的一例的图。
图7是示出频率测定控制部13的结构例的图。
图8是示出频率测定控制部13的动作的时序图的一例的图。
图9是示出本实施方式中的屏蔽信号的生成处理的流程图。
图10是示出未从一次电源提供电源电压时的时序图的一例的图。
图11是示出频率转换部15的结构例的图。
图12是示出屏蔽信号生成部152的结构例的图。
图13是示出停止从一次电源提供电源电压前后的时序图的一例的图。
图14是本实施方式的电子设备的功能框图。
图15是示出本实施方式的电子设备的外观的一例的图。
图16是示出本实施方式的移动体的一例的图。
标号说明
1时钟生成装置；2石英振子；10频率测定部；11屏蔽信号生成部；12时钟脉冲门部；13频率测定控制部；14AND电路；15频率转换部；16时钟选择部；17AND电路；20振荡电路；30振荡用电路；40开关电路；42二极管；44二极管；101递减计数器；102递减计数器；103测定结束判定电路；111加法电路；112累加器(累计器)；131FIFO存储器；132平均值输出部；133比较部；134计数器；135检测部；151分频电路；152屏蔽信号生成部；153时钟脉冲门部；154加法电路；155累加器(累计器)；300电子设备；310时钟生成装置；320实时时钟(RTC)装置；321电源切换电路；322计时电路；330CPU；340操作部；350ROM；360RAM；370通信部；380显示部；390一次电源；392二次电源；400移动体；410时钟生成装置；420、430、440控制器；450电池；460备用电池。
具体实施方式
下面，使用附图对本发明的优选实施方式进行详细说明。另外，以下说明的实施方式不对权利要求书所记载的本发明的内容进行不合理限定。并且，以下说明的所有结构并非都是本发明的必要结构要件。
1.时钟生成装置
图1是示出本实施方式的时钟生成装置的结构例的图。本实施方式的时钟生成装置1构成为包含频率测定部10、屏蔽信号生成部11、时钟脉冲门部12、频率测定控制部13、AND电路14、频率转换部15、时钟选择部16、AND电路17、振荡电路20、振荡用电路30、开关电路40、二极管42和二极管44，作为单芯片的集成电路(IC)被实现。但是，本实施方式的时钟生成装置1也可以省略或变更这些要素的一部分，或者设为追加了其他要素的结构。
本实施方式的时钟生成装置1具有：电源端子P1(第1电源端子)，其与一次电源(Primary Power Supply)连接，被提供来自一次电源的电源电压VDD1(第1电源电压)；电源端子P2(第2电源端子)，其与二次电源(Secondary Power Supply)连接，被提供来自二次电源的电源电压VDD2(第2电源电压)，用于分别输出两个时钟信号CK6、CK7的输出端子P3、P4；用于连接石英振子2的两个端子P5、P6；以及接地端子P7。
与P1端子连接的一次电源是AC电源或大容量的锂离子电池等，在切断包含时钟生成装置1的设备(例如笔记本PC或平板PC)的电源时、或者电源安全模式时等，不将电源电压VDD1提供到P1端子。另一方面，与P2端子连接的二次电源是小容量的硬币型电池等，始终提供电源电压VDD2。
振荡电路20是如下电路：利用从P2端子经由二极管44提供的电源电压VDD2进行动作，并以比规定频率(在本实施方式中为32.768kHz)高的频率(32.768kHz+α)进行振荡。振荡电路20例如利用CR振荡电路、LC振荡电路、具有振荡源的PLL(Phase Locked Loop：锁相环)电路、硅MEMS(Micro Electro Mechanical Systems：微机电系统)等实现。在本实施方式中，振荡电路20根据制造偏差、动作温度范围、动作电压范围等所有条件，始终以高于32.768kHz的频率进行振荡。例如考虑如下方法等：在设计阶段，即使是振荡电路20变为最低频率的条件，也以高于32.768kHz的方式在典型条件下的频率中确保较大裕量的方法；以及将振荡电路20的频率设计为可调整，在设计阶段确保一定程度的裕量的基础上，即使是出货检查时变为最低频率的条件，也一定以高于32.768kHz的方式独立调整振荡电路20的频率的方法。
振荡用电路30连接于P5端子与P6端子之间，利用从P1端子经由二极管42提供的电源电压VDD1进行动作，从而使石英振子2以规定的频率(在本实施方式中为25MHz)进行振荡。当未将电源电压VDD1提供到P1端子时，在开关电路40断开的期间内，振荡用电路30的动作停止，在开关电路40接通的期间内，振荡用电路30利用从P2端子经由二极管44提供的电源电压VDD2进行动作。
振荡用电路30输出的25MHz的时钟信号CK3的频率精度比振荡电路20输出的32.768kHz+α的时钟信号CK1高(频率偏差小)，频率稳定度也较高。因此，在本实施方式中，在频率测定部10、屏蔽信号生成部11和时钟脉冲门部12中，使用时钟信号CK3测定时钟信号CK1的频率32.768kHz+α，并生成根据测定结果校正后的32.768kHz的时钟信号CK2。
频率测定部10以时钟信号CK3(第3时钟信号)为基准，测定时钟信号CK1(第1时钟信号)的频率与基准频率值(32.768kHz)之比。该测定值与1次校正所需的时间(以下简单称作“校正时间”)Tcomp内的时钟信号CK1的时钟脉冲屏蔽数相等。在本实施方式中，频率测定部10在被输入后述的频率测定控制部13输出的测定开始信号ST(脉冲信号)时，开始时钟信号CK1的频率与基准频率值(32.768kHz)之比的测定(以下称作“频率比测定”)。
尤其是，在本实施方式中，频率测定部10对与时钟信号CK1的给定时钟脉冲数对应的时间(测定时间Tmeas)内所包含的时钟信号CK3的时钟脉冲数进行递减计数，由此，递减计数后的计数值与校正时间Tcomp内的时钟信号CK1的时钟脉冲的屏蔽数相等。
图2是示出本实施方式中的频率测定部10的结构例的图。在图2的例子中，频率测定部10构成为包含递减计数器101、递减计数器102和测定结束判定电路103。
递减计数器101在被提供测定开始信号ST之前，输出低电平的信号，在被提供测定开始信号ST后，输出高电平的信号，对该时钟信号CK1的N个时钟脉冲进行递减计数。递减计数器101的输出在与时钟信号CK1的N个时钟脉冲对应的时间内保持高电平。该递减计数器101的输出信号是表示处于频率比的测定中的使能信号EN，保持高电平的时间为测定时间Tmeas。例如在N＝1024的情况下，测定时间Tmeas是与时钟信号CK1的1024个时钟脉冲对应的时间。
递减计数器102在递减计数器101的输出信号保持高电平的期间内，对所述输入的时钟信号CK3的时钟脉冲数进行递减计数。递减计数器102的初始值是以25MHz对与32.768kHz的N周期对应的期间进行了计数时的计数值(＝25MHz/32.768kHz×N)。
测定结束判定电路103在检测到递减计数器101的输出信号从高电平变化为低电平时，产生测定结束信号END(脉冲信号)，并输出到后述的频率测定控制部13。
通过测定这样构成的频率测定部10的输出信号值(递减计数器102的输出信号值)K，能够得到与每校正时间Tcomp的时钟信号CK1的时钟脉冲屏蔽数相等的值。
接着，使用图3(A)和图3(B)说明信号值K与屏蔽数之间的关系。与32.768kHz的512个时钟脉冲对应的时间是15.625ms(图3(A)的点划线)，该15.625ms与和25MHz的390625个时钟脉冲对应的时间一致(图3(B)的实线)。如上所述，该390625与基准值F对应。
此外，在32.768kHz+α的周期与32.768kHz的周期的少10％(α＝32.768kHz×1/9)对应的情况下，与32.768kHz+α的512个时钟脉冲对应的时间(与测定时间Tmeas对应)为14.0625ms(图3(A)的实线)，该14.0625ms与和25MHz的351562个时钟脉冲对应的时间大体一致(图3(B)的实线)。该351562与以390625(基准值F)为初始值的递减计数器102的计数值的减少值对应，经过测定时间Tmeas后的递减计数器102的值为递减计数器102的初始值390625(基准值F)与351562(递减计数器102的计数值的减少值)之差即39063。该值与信号值K相等。
另一方面，32.768kHz+α的周期为32.768kHz的周期减10％，因此为了将32.768kHz+α校正为32.768kHz，屏蔽10％的时钟脉冲即可。因此，能够通过针对32.768kHz+α的390625个时钟脉冲(基准值F)屏蔽其大致10％的39063个时钟脉冲(信号值K)，校正为32.768kHz。即，每校正时间Tcomp内屏蔽K次时钟信号CK1的时钟脉冲即可，信号值K直接变为屏蔽数。
图4示出测定时间Tmeas、基准值F、25MHz的计数值、屏蔽数K、校正时间Tcomp以及校正精度之间的关系的一例。图4是32.768kHz+α的周期与32.768kHz的周期的减少10％(α＝32.768kHz×1/9)对应的情况下的例子。例如，在将与时钟信号CK1(32.768kHz+α)的64个时钟脉冲对应的时间设为测定时间Tmeas的情况下(递减计数器101的N＝64的情况下)，测定时间Tmeas为1.7578125ms、基准值F为48828、时钟信号CK3(25MHz)的计数数量为43945、屏蔽数K为4883、校正时间Tcomp为1.34s(与时钟信号CK1的48828个时钟脉冲对应的时间)、校正精度为20.48ppm。并且，例如在将与时钟信号CK1(32.768kHz+α)的512个时钟脉冲对应的时间设为测定时间Tmeas的情况下(递减计数器101的N＝512的情况下)，测定时间Tmeas为14.6025ms、基准值F为390625、时钟信号CK3(25MHz)的计数数量为351562、屏蔽数K为39063、校正时间Tcomp为10.73s(与时钟信号CK1的390625个时钟脉冲对应的时间)、校正精度为2.56ppm。从图4可知，越将测定时间Tmeas设定得较长，校正精度越高。
返回图1，屏蔽信号生成部11根据频率测定部10计算出的屏蔽数(输出信号值)K，生成控制时钟脉冲门部12的屏蔽定时的屏蔽信号。
时钟脉冲门部12根据屏蔽信号生成部11所生成的屏蔽信号，以不使时钟信号CK1具有的部分时钟脉冲传播的方式对该部分时钟脉冲进行屏蔽，从而生成在每规定时间内具有规定数量的时钟脉冲的、平均频率为32.768kHz的时钟信号CK2(第2时钟信号)。
例如，屏蔽信号生成部11生成在校正时间Tcomp内时钟信号CK1的K个时钟脉冲连续或分散地成为高电平的屏蔽信号，如果由输入了时钟信号CK1和屏蔽信号的2输入AND电路实现时钟脉冲门部12，则该2输入AND电路的输出信号成为平均频率是32.768kHz的时钟信号CK2。
在未将电源电压VDD1提供到P1端子时，时钟脉冲门部12输出的时钟信号CK2由时钟选择部16选择，并作为时钟信号CK6经由P3端子输出到外部。因此，本实施方式的时钟生成装置1输出存在时钟脉冲的疏密的时钟信号CK6，但例如RTC(RealTime Clock：实时时钟)等计时几十m秒、或几百m秒的时间那样的计时装置，则即使以存在一些疏密的时钟信号CK6进行动作也不会产生较大问题。但是，例如在要求2.56ppm的精度的校正的情况下，如图4所示校正时间Tcomp为11秒左右，在该期间连续K次地屏蔽时钟信号CK1的时钟脉冲时，可能会产生时钟信号CK6的时钟脉冲停止1秒左右的状况。在这样的情况下，例如在使用时钟信号CK6驱动针的模拟钟表中可能会产生针停止1秒左右的不良情况，并且在使用时钟信号CK6播放电子旋律的音乐再现设备中可能会产生在一瞬间再现奇怪节奏的声音等不良情况。
因此，在本实施方式中，屏蔽信号生成部11在校正时间Tcomp内，生成使屏蔽时钟信号CK1的时钟脉冲的定时尽可能地均匀分散那样的屏蔽信号。
图5示出本实施方式中的屏蔽信号生成部11的结构例。在图5的例子中，屏蔽信号生成部11构成为包含带进位输出的加法电路111和累加器(累计器)112。
加法电路111将屏蔽数(频率测定部10的输出信号值)K和累加器112的输出值y(i－1)相加并输出。其中，加法电路111的输出信号值y(i)的上限为基准值F－1，y(i)＝(y(i－1)+K)mod F(y(i)是(y(i－1)+K)除以F时的余数)。此外，加法电路111在y(i－1)+K＜F时生成低电平的屏蔽信号并输出，在y(i－1)+K≧F时生成高电平的屏蔽信号并输出。此处，与时钟信号CK1的F个时钟脉冲对应的时间为校正时间Tcomp，基准值F与测定时间Tmeas的设定对应地进行设定。另外，基准值F的值和确定测定时间Tmeas的N的值可以在设计阶段进行固定，也可以通过内部寄存器的设定进行变更。
累加器112是在被输入时钟信号CK1的时钟脉冲时，保存加法电路111的输出信号值y(i)的寄存器。因此，每当被输入时钟信号CK1的时钟脉冲时，累加器112的输出信号值y(i－1)就被更新为加法电路111的输出信号值y(i)。
图6示出屏蔽信号生成部11的动作的时序图的一例。图6是32.768kHz+α的周期与32.768kHz的周期的减少10％(α＝32.768kHz×1/9)对应的情况下的例子，测定时间Tmeas被设定为与时钟信号CK1的512个时钟脉冲对应的时间，基准值F与其对应地被设定为390625。即、校正时间Tcomp与时钟信号CK1的390625个时钟脉冲的时间对应。屏蔽数(频率测定部10的输出信号值)K为39063，因此在校正时间Tcomp内，时钟信号CK1的390625个时钟脉冲中的39063个时钟脉冲(10％)被屏蔽。如图6所示，可知时钟信号CK1在每10个时钟脉冲内被屏蔽1个时钟脉冲，能够以图5那样的简单结构使时钟脉冲屏蔽的定时大致等间隔地分散化。
本实施方式的时钟生成装置1在第1次校正(校正时间Tcomp)结束后，利用与第1次相同值的K在与第1次校正相同的校正时间Tcomp内进行第2次校正，之后同样地，在下一次进行频率比测定之前，反复相同的校正。并且，时钟生成装置1在上次的频率比测定开始后，经过规定的间隔时间Tint时，重新进行频率比测定，并更新信号值K。
返回图1，频率测定控制部13通过对时钟脉冲门部12输出的时钟信号CK2的时钟脉冲数进行计数来计测该间隔时间Tint，并且每当计测到间隔时间Tint时，向频率测定部10提供测定开始信号ST。
图7示出本实施方式中的频率测定控制部13的结构例。在图7的例子中，频率测定控制部13构成为包含FIFO(First-In First-Out：先进先出)存储器131、平均值输出部132、比较部133、计数器134和检测部135。
FIFO存储器131依次存储N个(N为自然数)屏蔽数(频率测定部10的输出信号值)K(K(1)～K(N))。FIFO存储器131每当从频率测定部10被输入测定结束信号END时，使各K(i)移动到K(i+1)(i＝1～N－1)，并将最新的屏蔽数K存储为K(1)。此时，K(N)从FIFO存储器131中被去除(被删除)。
平均值输出部132计算FIFO存储器131所存储的N个屏蔽数K(K(1)～K(N))的平均值(移动平均值)并输出。如果选择2n(n为0或自然数)作为N，则能够通过舍去(或四舍五入)K(1)～K(N)的相加结果的较低n位来得到平均值，因此不需要除法器。
比较部133计算最新的屏蔽数K与N个屏蔽数K的平均值(移动平均值)的差分(差分的绝对值)，在被输入测定结束信号END时，对该差分和基准值R1进行比较，并输出与比较结果对应的值T1。基准值R1是对T1的值进行切换的阈值，可以在设计阶段进行固定，也可以通过内部寄存器的设定等进行变更。在本实施方式中，如果最新的屏蔽数K与N个屏蔽数K的平均值(移动平均值)的差分在R1以内，则比较部133输出T1＝A(＞B)，在该差分大于R1时，比较部133输出T1＝B(＜A)。
另外，在N＝1的情况下，平均值输出部132直接输出FIFO存储器131所存储的屏蔽数K(1)，比较部133计算最新的屏蔽数K与上次屏蔽数K(1)的差分，在被输入测定结束信号END时，对该差分和基准值R1进行比较。
计数器134是对时钟信号CK2的时钟脉冲数进行计数的递增计数器，输出计数值T2。
检测部135对比较部133的输出值T1和计数器134的输出值T2进行比较，并根据比较结果输出测定开始信号ST。在本实施方式中，检测部135输出在T2＝T1时(也可以是T2≧T1时)成为高电平的测定开始信号ST。在该测定开始信号ST为高电平时，计数器134被复位到0。
图8(A)和图8(B)示出计数器134的计数值T2和测定开始信号ST的时序图的一例。图8(A)是在T1＝A(＞B)时、即最新的屏蔽数K与N个屏蔽数K的平均值(移动平均值)的差分在R1以内时的例子。另一方面，图8(B)是在T1＝B(＜A)时、即最新的屏蔽数K与N个屏蔽数K的平均值(移动平均值)的差分大于R1时的例子。
每当计数器134的计数值T2达到T1时，产生测定开始信号ST的脉冲，对于其产生间隔，在图8(A)中较长、在图8(B)中较短。如上所述，测定开始信号ST是频率测定部10开始频率比测定的信号，测定开始信号ST的脉冲的产生间隔与间隔时间(频率比的测定间隔)Tint一致。即，检测部135根据T1的值控制频率比的测定间隔，频率测定部10每隔间隔时间Tint，间歇地进行频率比测定。
在温度和电源电压等环境的变动较大的情况下，屏蔽数K急剧变化，因此如果不频繁地进行频率比测定来缩短更新屏蔽数K的周期，则频率的校正精度降低。另一方面，在温度和电源电压等环境的变动较小的情况下，屏蔽数K基本不发生变化、或缓慢发生变化，因此能够通过增长频率比测定的间隔，在维持频率的校正精度的状态下削减无谓的电力消耗。因此，在本实施方式中，在最新的屏蔽数K与紧接着其之前的N个屏蔽数K的移动平均值的差分在基准值R1以内时，每隔通常的间隔时间Tint(测定间隔)进行频率比测定，如果该差分大于基准值R1，则缩短间隔时间Tint(测定间隔)来进行频率比测定。
另外，间隔时间Tint的值(实际上是决定Tint的T1的值)考虑环境条件和频率校正误差的允许范围等适当进行选择，可以在设计阶段进行固定，也可以通过内部寄存器的设定或非易失性存储器的设定等进行变更。
图9(A)和图9(B)是示出之前说明的屏蔽信号的生成处理的流程图。图9(A)是频率比测定的流程图，图9(B)是频率校正的流程图。该频率比测定和频率校正并列进行。
在图9(A)所示的频率比测定的流程图中，时钟生成装置1首先对时钟信号CK1的N个时钟脉冲的测定时间Tmeas内所包含的时钟信号CK3的时钟脉冲数进行计数(S10)。这里得到的计数值与屏蔽数K相等。
接着，时钟生成装置1使计数值T2复位，开始时钟信号CK2的时钟脉冲数的计数(S20)。
接着，时钟生成装置1在步骤S10中得到的屏蔽数K与紧接着其之前的N个屏蔽数K的平均值(移动平均值)的差分(差分的绝对值)在基准值R1以内的情况(S30的“是”)下设定为T1＝A(＞B)(S40)，在该差分大于基准值R1的情况(S30的“否”)下设定为T1＝B(＜A)(S50)。
然后，时钟生成装置1每当时钟信号CK2的时钟脉冲数的计数值T2与T1一致(即经过间隔时间Tint)时(S60的“是”)，反复进行步骤S10之后的处理。
在图9(B)所示的频率校正的流程图中，时钟生成装置1首先利用累加器112的输出值y(i－1)、屏蔽数K(在图9(A)的步骤S10中得到的最新的屏蔽数K)和基准值F，计算y(i)＝(y(i－1)+K)mod F(S110)。
接着，时钟生成装置1如果y(i－1)+K≧F(S120的“是”)，则将屏蔽信号设为高电平(S130)，在时钟信号CK1的下一上升沿的定时(S140的“是”)，将屏蔽信号设为低电平(S150)，并且将累加器112的输出值y(i－1)更新为y(i)(S160)。
另一方面，如果y(i－1)+K＜F(S120的“否”)，则时钟生成装置1在时钟信号CK1的下一上升沿的定时(S140的“是”)，将屏蔽信号维持到低电平(S150)，并且将累加器112的输出值y(i－1)更新为y(i)(S160)。
并且，时钟生成装置1使用在图9(A)的步骤S10中得到的最新的屏蔽数K反复进行步骤S110～S160的处理。
返回图1，使能信号EN被提供到AND电路14的非反转输入，经由二极管42向AND电路14的反转输入提供P1端子的电压。因此，AND电路14在向P1端子提供了电源电压VDD1时始终输出低电平的信号，在未向P1端子提供电源电压VDD1时，在使能信号EN为高电平的期间，输出高电平的信号，在使能信号EN为低电平的期间，输出低电平的信号。
AND电路14的输出信号被提供到开关电路40的控制输入，开关电路40在AND电路14的输出信号为高电平时接通(对两端子间进行电连接)，在低电平时断开(对两端子间进行电截断)。
因此，在向P1端子提供了电源电压VDD1时，开关电路40始终断开，因此不向振荡用电路30提供电源电压VDD2，而仅提供电源电压VDD1并输出时钟信号CK3。另一方面，在未向P1端子提供电源电压VDD1时，仅在频率测定部10进行测定的期间(使能信号EN为高电平的期间)内向振荡用电路30提供电源电压VDD2并输出时钟信号CK3。
在向P1端子提供了电源电压VDD1时，时钟信号CK3通过AND电路17，经由P4端子被作为时钟信号CK7输出到外部。另一方面，在未向P1端子提供电源电压VDD1时，在频率测定部10的测定期间内产生的时钟信号CK3由AND电路17屏蔽，而不被输出到外部。图10示出未向P1端子提供电源电压VDD1时的时序图的一例。
频率转换部15在向P1端子提供了电源电压VDD1时对时钟信号CK3进行频率转换，生成平均频率成为规定频率(在本实施方式中为32.768kHz)的时钟信号CK5。
频率转换部15可以通过使用分频比可变的分频电路在对多个分频比进行切换的同时对时钟信号CK3进行分频，生成平均频率为32.768kHz的时钟信号。例如，能够通过针对时钟信号CK3按顺序反复进行481次的763分频和31次的762分频，得到平均频率为32.768kHz的时钟信号CK5。
或者，频率转换部15可以设为图11所示那样的结构。在图11的例子中，频率转换部15构成为包含分频电路151、屏蔽信号生成部152和时钟脉冲门部153。分频电路151被输入时钟信号CK3(第3时钟信号)，以规定的分频比对时钟信号CK3进行分频并生成频率比32.768kHz高的时钟信号CK4。在本实施方式中，分频电路151对时钟信号CK3进行762分频而生成32.808kHz(＝25MHz/762)的时钟信号CK4。
屏蔽信号生成部152根据时钟信号CK4的每规定的时钟脉冲数的规定的屏蔽数的信息，生成控制时钟脉冲门部153的屏蔽定时的屏蔽信号。
时钟脉冲门部153根据屏蔽信号生成部152所生成的屏蔽信号，以不使分频电路151的输出时钟信号CK4具有的部分时钟脉冲传播的方式对该部分时钟脉冲进行屏蔽，生成平均频率为32.768kHz的时钟信号CK5。
例如，与32.808kHz的390625个时钟脉冲对应的时间内所包含的32.768kHz的时钟脉冲数为390144，其差为481。因此，例如屏蔽信号生成部152可以生成在时钟信号CK4的每390625个时钟脉冲内屏蔽481个时钟脉冲的屏蔽信号，并由被输入时钟信号CK4和屏蔽信号的2输入AND电路实现时钟脉冲门部153。
在本实施方式中，屏蔽信号生成部152与屏蔽信号生成部11同样地，生成使屏蔽时钟信号CK4的时钟脉冲的定时尽可能地均匀分散那样的屏蔽信号。图12示出本实施方式中的屏蔽信号生成部152的结构例。在图12的例子中，屏蔽信号生成部152构成为包含带进位输出的加法电路154和累加器(累计器)155。
加法电路154将规定值L和累加器155的输出值y(i－1)相加并输出。其中，加法电路154的输出信号值z(i)的上限为G－1，z(i)＝(z(i－1)+L)mod G(z(i)是(z(i－1)+L)除以G时的余数)。此外，加法电路154在z(i－1)+L＜G时生成低电平的屏蔽信号并输出，在z(i－1)+L≧G时输出高电平的屏蔽信号并输出。此处，例如规定值L是时钟信号CK4的每G个时钟脉冲的屏蔽数，在将G设为390625时，L为481。另外，L的值和G的值可以在设计阶段进行固定，也可以通过内部寄存器的设定进行变更。
累加器155是在被输入分频时钟信号CK4的时钟脉冲时，保存加法电路154的输出信号值z(i)的寄存器。因此，每当被输入分频时钟信号CK4的时钟脉冲时，累加器155的输出信号值z(i－1)就被更新为加法电路154的输出信号值z(i)。
在本实施方式的时钟生成装置1中，在将电源电压VDD1提供到了P1端子时，时钟脉冲门部153输出的时钟信号CK5由时钟选择部16选择，并作为时钟信号CK6经由P3端子输出到外部。此外，如之前所说明那样，在未将电源电压VDD1提供到P1端子时，时钟脉冲门部12输出的时钟信号CK2由时钟选择部16选择，并作为时钟信号CK6经由P3端子输出到外部。图13示出停止向P1端子提供电源电压VDD1前后的时钟生成装置1的动作的时序图的一例。另外，在本实施方式中，不知道来自一次电源的电源电压VDD1的供给何时停止，因此始终持续振荡电路20的振荡动作，即使在提供了电源电压VDD1时也间歇地进行频率测定部10对时钟信号CK1的频率比测定。
如以上所说明那样，根据本实施方式的时钟生成装置，通过对高于32.768kHz的时钟信号CK1的部分时钟脉冲进行屏蔽，能够在不需要振荡电路20的频率调整的同时，生成平均频率为32.768kHz的时钟信号CK2。
此外，根据本实施方式的时钟生成装置，将时钟信号CK3作为基准直接计测时钟信号CK1的屏蔽数K，因此能够生成与时钟信号CK3的频率精度对应的高频率精度的时钟信号CK2。
此外，根据本实施方式的时钟生成装置，能够通过对时钟信号CK1的规定个时钟脉冲的时间内所包含的时钟信号CK3的时钟脉冲数进行计数，以简单的结构直接计算时钟信号CK1的屏蔽数K，并且能够通过对时钟信号CK1使用足够高频率的时钟信号CK3，在缩短测定时间的同时达到期望的校正精度。
此外，根据本实施方式的时钟生成装置，通过使用加法电路111和累加器112构成屏蔽信号生成部11，能够使得结构简单，同时生成使屏蔽时钟信号CK1的时钟脉冲的定时尽可能地均匀分散而得的时钟信号CK2。
此外，根据本实施方式的时钟生成装置，在向P1端子提供了电源电压VDD1时，选择根据时钟信号CK3直接生成的时钟信号CK5并输出，因此能够输出频率精度比时钟信号CK2高的32.768kHz的时钟信号。另一方面，即使在未向P1端子提供电源电压VDD1时，也能够将始终提供到P2端子的电源电压VDD2作为电源电压来选择根据时钟信号CK1生成的时钟信号CK2，并输出32.768kHz的时钟信号。
此外，根据本实施方式的时钟生成装置，通过使用加法电路154和累加器155构成屏蔽信号生成部152，能够使得结构简单，同时生成使屏蔽时钟信号CK4的时钟脉冲的定时尽可能地均匀分散而得的时钟信号CK5。
此外，根据本实施方式的时钟生成装置，如果提供电源电压VDD2，则间歇地测定时钟信号CK1的频率，因此不论电源电压VDD1的供给何时停止，都能够使用最接近的测定结果，迅速生成对时钟信号CK1适当进行频率校正后的时钟信号CK2。并且，即使在电源电压VDD1的供给停止后，也间歇地测定时钟信号CK1的频率，因此能够在削减功耗的同时，减少环境变化引起的时钟信号CK1的频率变动的影响而生成大致恒定频率的时钟信号CK2。
2.电子设备
图14是本实施方式的电子设备的功能框图。此外，图15是示出作为本实施方式的电子设备的一例的移动通信设备的外观的一例的图。
本实施方式的电子设备300构成为包含时钟生成装置310、实时时钟(RTC)装置320、CPU(Central Processing Unit：中央处理单元)330、操作部340、ROM(ReadOnly Memory：只读存储器)350、RAM(Random Access Memory：随机存取存储器)360、通信部370、显示部380、一次电源390和二次电源392。另外，本实施方式的电子设备也可以构成为省略或变更图14的结构要素(各部件)的一部分，或者附加其他结构要素。
一次电源390例如是内置于电子设备300的锂离子电池等电源、或者电子设备300外部的AC电源等。二次电源392例如是内置于电子设备300的硬币型电池等电源。
时钟生成装置310例如是上述本实施方式的时钟生成装置1，如之前所说明那样，在被提供了一次电源390的电源电压时，输出时钟信号CK6(32.768kHz)和时钟信号CK7(25MHz)两者，在未被提供一次电源390的电源电压时，输出时钟信号CK6(32.768kHz)，而不输出时钟信号CK7(25MHz)。
实时时钟装置320包含电源切换电路321、和被提供电源切换电路321的输出电压作为电源电压的计时电路322，例如是单芯片的IC。电源切换电路321在被提供了一次电源390的电源电压时，向计时电路322提供一次电源390的电源电压，在未被提供一次电源390的电源电压时，将提供到计时电路322的电源电压切换为二次电源392的电源电压。计时电路322与时钟生成装置310输出的时钟信号CK6同步地进行计时处理。
CPU330利用一次电源390进行动作，并依照存储在ROM350等中的程序进行各种计算处理和控制处理。具体而言，CPU330与时钟生成装置310输出的时钟信号CK7同步地，进行与来自操作部340的操作信号对应的各种处理、为了与外部进行数据通信而控制通信部370的处理、发送用于使各种信息显示在显示部380上的显示信号的处理等。
操作部340是由操作键、按钮开关等构成的输入装置，将与用户操作对应的操作信号输出到CPU330。
ROM350存储有用于CPU330进行各种计算处理和控制处理的程序和数据等。
RAM360被用作CPU330的工作区，暂时存储从ROM350读出的程序和数据、从操作部340输入的数据、CPU330依照各种程序执行的运算结果等。
通信部370进行用于建立CPU330与外部装置之间的数据通信的各种控制。
显示部380是由LCD(Liquid Crystal Display：液晶显示器)等构成的显示装置，根据从CPU330输入的显示信号显示各种信息。可以在显示部380上设置作为操作部340发挥功能的触摸面板。
能够通过组装本实施方式的时钟生成装置1作为时钟生成装置310，实现更低成本且可靠性更高的电子设备。
作为这种电子设备300，考虑各种电子设备，例如可列举个人计算机(例如移动型个人计算机、膝上型个人计算机、笔记本型个人计算机、平板型个人计算机)、移动电话机等移动终端、数字静态照相机、喷墨式排出装置(例如喷墨打印机)、路由器或开关等存储区域网络设备、局域网设备、电视、摄像机、录像机、车载导航装置、寻呼机、电子记事本(也包含通信功能)、电子辞典、计算器、电子游戏设备、游戏用控制器、文字处理器、工作站、视频电话、防盗用电视监视器、电子双筒镜、POS终端、医疗设备(例如电子体温计、血压计、血糖计、心电图计测装置、超声波诊断装置、电子内窥镜)、鱼群探测器、各种测定设备、计量仪器类(例如车辆、飞机、船舶的计量仪器类)、飞行模拟器、头戴式显示器、运动追踪、运动跟踪、运动控制器、PDR(步行者位置方位计测)等。
3.移动体
图16是示出本实施方式的移动体的一例的图(俯视图)。图16所示的移动体400构成为包含：时钟生成装置410；与时钟生成装置410输出的各种时钟信号同步地进行发动机系统、制动系统、无匙门禁系统等的各种控制的控制器420、430、440；电池450；以及备用电池460。另外，本实施方式的移动体可以构成为省略或变更图16的结构要素(各部件)的一部分，还可以附加其他结构要素。
作为时钟生成装置410，能够应用上述各实施方式的时钟生成装置1，由此能够确保较高的可靠性。
作为这样的移动体400，可以考虑各种移动体，例如可列举出汽车(也包含电动汽车)、喷气式飞机或直升飞机等飞机、船舶、火箭、人造卫星等。
4.变形例
本发明不限于本实施方式，能够在本发明的主旨范围内进行各种变形实施。
例如，在本实施方式中，列举由1个IC实现的时钟生成装置1为例进行了说明，但时钟生成装置1可以由多个IC实现，也可以通过在板上对与时钟生成装置1的多个结构要素分别对应的多个分离部件进行布线连接来实现。
此外，例如在本实施方式的时钟生成装置1中，在提供了一次电源的电源电压VDD1时，选择时钟信号CK5作为时钟信号CK6，在未提供一次电源的电源电压VDD1时，选择时钟信号CK2作为时钟信号CK6输出到了外部，但时钟生成装置1也可以始终向外部输出屏蔽时钟信号CK1(与第1时钟信号对应)的部分时钟脉冲而生成的时钟信号CK2(与第2时钟信号对应)。该情况下，可以没有频率转换部15和时钟选择部16。
并且，例如在本实施方式的时钟生成装置1中，频率测定控制部13的比较部133可以将平均值输出部132的输出值与n个(n≧2)基准值R1、R2、R3、…、Rn(R1＞R2＞R3＞…＞Rn)进行比较，根据平均值输出部182的输出值处于大于R2且在R1以下的范围、大于R3且在R2以下的范围、…、Rn以下的范围的n+1个范围中的哪一个，从n+1个值中选择T1的值。由此，能够根据屏蔽数K的移动平均值，更细致地设定频率比的测定间隔，因此能够在维持频率精度的同时进一步实现节电化。
此外，例如在本实施方式的时钟生成装置1中，作为频率比测定的基准的时钟信号，使用了由石英振子2和振荡用电路30构成的石英振荡器输出的时钟信号CK3，但也可以使用温度补偿石英振荡器(OCXO(Oven Controlled Xtal(Crystal)Oscillator：恒温型石英振荡器))、原子振荡器、温度补偿型的MEMS(Micro Electro MechanicalSystems：微机电系统)振荡器等各种振荡器的输出时钟信号。
此外，例如在本实施方式的时钟生成装置1中，平均值输出部132每当在FIFO存储器131中新存储1个屏蔽数K时，计算出N个屏蔽数K的移动平均值，但也可以每当在FIFO存储器131中新存储m个(2≦m≦N)屏蔽数K时，计算N个屏蔽数K的移动平均值。
上述各实施方式和变形例是一个例子，且不限于此。例如，还能够适当组合各实施方式和变形例。
本发明包含与在实施方式中说明的结构实质相同的结构(例如，功能、方法和结果相同的结构，或者目的和效果相同的结构)。此外，本发明包含对实施方式中说明的结构的非本质部分进行置换后的结构。此外，本发明包含能够起到与在实施方式中说明的结构相同作用效果的结构或达到相同目的的结构。此外，本发明包含对在实施方式中说明的结构附加了公知技术后的结构。

Claims (17)

1.一种时钟生成装置，该时钟生成装置
将第3时钟信号作为基准来测定第1时钟信号与基准频率值的频率比，
根据所述频率比的测定结果，生成所述第1时钟信号的部分时钟脉冲被屏蔽而得的第2时钟信号，
根据所述频率比的测定结果与N个所述频率比的测定结果的平均值的差分控制所述频率比的测定间隔，
其中，N为自然数。
2.根据权利要求1所述的时钟生成装置，其中，该时钟生成装置包含：
时钟脉冲门部，其生成所述第2时钟信号；
频率测定部，其测定所述频率比；
振荡用电路，其输出所述第3时钟信号；
平均值输出部，其输出所述平均值；
比较部，其对所述频率比的测定结果和所述平均值进行比较，输出与所述差分对应的值；以及
检测部，其对所述第2时钟信号的时钟脉冲数和所述比较部的输出值进行比较，并根据比较结果控制所述频率比的测定间隔。
3.根据权利要求2所述的时钟生成装置，其中，
所述比较部在所述差分处于基准值以内时，相比所述差分大于所述基准值时，输出较大的值。
4.根据权利要求1～3中的任意一项所述的时钟生成装置，其中，
所述平均值是N个所述频率比的测定结果的移动平均值。
5.一种电子设备，其中，该电子设备包含权利要求1所述的时钟生成装置。
6.一种电子设备，其中，该电子设备包含权利要求2所述的时钟生成装置。
7.一种电子设备，其中，该电子设备包含权利要求3所述的时钟生成装置。
8.一种电子设备，其中，该电子设备包含权利要求4所述的时钟生成装置。
9.根据权利要求5所述的电子设备，其中，
所述电子设备还包含与所述时钟生成装置输出的所述第2时钟信号同步地生成时刻信息的实时时钟装置。
10.根据权利要求6所述的电子设备，其中，
所述电子设备还包含与所述时钟生成装置输出的所述第2时钟信号同步地生成时刻信息的实时时钟装置。
11.根据权利要求7所述的电子设备，其中，
所述电子设备还包含与所述时钟生成装置输出的所述第2时钟信号同步地生成时刻信息的实时时钟装置。
12.根据权利要求8所述的电子设备，其中，
所述电子设备还包含与所述时钟生成装置输出的所述第2时钟信号同步地生成时刻信息的实时时钟装置。
13.一种移动体，其中，该移动体包含权利要求1所述的时钟生成装置。
14.一种移动体，其中，该移动体包含权利要求2所述的时钟生成装置。
15.一种移动体，其中，该移动体包含权利要求3所述的时钟生成装置。
16.一种移动体，其中，该移动体包含权利要求4所述的时钟生成装置。
17.一种时钟生成方法，其中，该时钟生成方法包含以下步骤：
将第3时钟信号作为基准来测定第1时钟信号与基准频率值的频率比；
根据所述频率比的测定结果，生成所述第1时钟信号的部分时钟脉冲被屏蔽而得的第2时钟信号；以及
根据所述频率比的测定结果与N个所述频率比的测定结果的平均值的差分控制所述频率比的测定间隔，
其中，N为自然数。
CN201410597005.7A 2013-10-31 2014-10-30 时钟生成装置、电子设备、移动体及时钟生成方法 Expired - Fee Related CN104601146B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013227072A JP6319551B2 (ja) 2013-10-31 2013-10-31 クロック生成装置、電子機器、移動体及びクロック生成方法
JP2013-227072 2013-10-31

Publications (2)

Publication Number Publication Date
CN104601146A true CN104601146A (zh) 2015-05-06
CN104601146B CN104601146B (zh) 2019-03-19

Family

ID=52994718

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410597005.7A Expired - Fee Related CN104601146B (zh) 2013-10-31 2014-10-30 时钟生成装置、电子设备、移动体及时钟生成方法

Country Status (3)

Country Link
US (1) US9389636B2 (zh)
JP (1) JP6319551B2 (zh)
CN (1) CN104601146B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107229009A (zh) * 2016-03-25 2017-10-03 精工爱普生株式会社 电路装置、物理量检测装置、电子设备以及移动体
CN108736884A (zh) * 2017-04-20 2018-11-02 奇景光电股份有限公司 频率除频方法及其电路

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6946773B2 (ja) * 2017-06-20 2021-10-06 セイコーエプソン株式会社 リアルタイムクロックモジュール、電子機器、移動体及び情報処理システム
US10686458B1 (en) * 2017-08-01 2020-06-16 Liming Xiu Method and apparatus for improving frequency source frequency accuracy and frequency stability
JP7151539B2 (ja) * 2019-02-21 2022-10-12 セイコーエプソン株式会社 リアルタイムクロックモジュール、電子機器、及び移動体

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1574888A (zh) * 1997-10-29 2005-02-02 日本胜利株式会社 时钟生成装置
JP2006309479A (ja) * 2005-04-28 2006-11-09 Nec Electronics Corp クロック補正回路及びクロック補正方法並びにマイクロコントローラ
CN1885720A (zh) * 2005-06-23 2006-12-27 富士通株式会社 时钟生成电路和时钟生成方法
CN1897462A (zh) * 2003-05-23 2007-01-17 株式会社瑞萨科技 可设定或控制时钟信号的占空比的时钟生成电路及其系统
JP2011232915A (ja) * 2010-04-27 2011-11-17 Tokai Rika Co Ltd タイマ

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000315121A (ja) * 1999-04-30 2000-11-14 Toshiba Corp Ｒｔｃ回路
JP2004153332A (ja) 2002-10-28 2004-05-27 Renesas Technology Corp クロック発生回路
US8975970B2 (en) * 2010-02-01 2015-03-10 Silicon Laboratories Inc. Producing a desired frequency using a controlled oscillator with known temperature sensitivity
JP2011197910A (ja) * 2010-03-18 2011-10-06 Denso Corp クロック制御回路およびマイクロコンピュータ
JP6034663B2 (ja) * 2012-11-01 2016-11-30 ルネサスエレクトロニクス株式会社 半導体装置
US8896359B1 (en) * 2013-09-30 2014-11-25 Micro Crystal Ag Temperature compensated timing signal generator

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1574888A (zh) * 1997-10-29 2005-02-02 日本胜利株式会社 时钟生成装置
CN1897462A (zh) * 2003-05-23 2007-01-17 株式会社瑞萨科技 可设定或控制时钟信号的占空比的时钟生成电路及其系统
JP2006309479A (ja) * 2005-04-28 2006-11-09 Nec Electronics Corp クロック補正回路及びクロック補正方法並びにマイクロコントローラ
CN1885720A (zh) * 2005-06-23 2006-12-27 富士通株式会社 时钟生成电路和时钟生成方法
JP2011232915A (ja) * 2010-04-27 2011-11-17 Tokai Rika Co Ltd タイマ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107229009A (zh) * 2016-03-25 2017-10-03 精工爱普生株式会社 电路装置、物理量检测装置、电子设备以及移动体
CN107229009B (zh) * 2016-03-25 2021-02-12 精工爱普生株式会社 电路装置、物理量检测装置、电子设备以及移动体
CN108736884A (zh) * 2017-04-20 2018-11-02 奇景光电股份有限公司 频率除频方法及其电路
CN108736884B (zh) * 2017-04-20 2021-12-21 奇景光电股份有限公司 频率除频方法及其电路

Also Published As

Publication number Publication date
US20150116015A1 (en) 2015-04-30
US9389636B2 (en) 2016-07-12
CN104601146B (zh) 2019-03-19
JP2015089005A (ja) 2015-05-07
JP6319551B2 (ja) 2018-05-09

Similar Documents

Publication Publication Date Title
CN107483016A (zh) 温度补偿型振荡电路、振荡器及其制造方法、电子设备、移动体
CN104601144B (zh) 时钟生成装置、电子设备、移动体以及时钟生成方法
CN104601146A (zh) 时钟生成装置、电子设备、移动体及时钟生成方法
US10613234B2 (en) Circuit device, oscillator, electronic apparatus, and vehicle
CN104079267B (zh) 时钟生成装置、电子设备及时钟生成方法
CN104348415B (zh) 振荡电路的控制方法、振荡电路、振荡器、设备和移动体
CN104753485B (zh) 振荡电路、振荡器及其制造方法、电子设备以及移动体
US9252789B2 (en) Oscillator circuit, vibratory device, electronic apparatus, moving object, method of adjusting vibratory device, and sensitivity adjustment circuit
CN104753529A (zh) 振荡电路、振荡器、电子设备、移动体和振荡器频率调整方法
CN106953633A (zh) 电路装置、振荡器、电子设备以及移动体
CN103427829A (zh) 温度信息生成电路、振荡器、电子设备、温度补偿系统
CN104579328B (zh) 振荡电路、振荡器、电子设备以及移动体
CN103716041A (zh) 集成电路和切换方法、振动器件、电子设备、移动体
CN103973223A (zh) 晶体振荡器及振荡装置
CN106487332A (zh) 振荡电路、电子设备以及移动体
CN104811191A (zh) 振荡电路、振荡器、pll电路及频率决定方法、设备、移动体
CN104467671A (zh) 振荡电路、电子设备、移动体以及振荡电路的制造方法
CN106487360A (zh) 振荡电路、电子设备以及移动体
CN104753465B (zh) 振荡电路、振荡器、电子设备和移动体
US9473153B2 (en) Oscillation circuit, oscillator, electronic device, and moving object
CN104242821B (zh) 可变电容电路、振荡电路、振动器件及其制造方法
CN106961251A (zh) 电路装置、振荡器、电子设备以及移动体
EP1892837A1 (en) Clock supply circuit and clock supply method

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20190319

Termination date: 20211030