CN104598420A

CN104598420A - 一种1394总线SoC芯片架构

Info

Publication number: CN104598420A
Application number: CN201410753172.6A
Authority: CN
Inventors: 田泽; 杨峰; 吴晓成; 王治; 赵彬; 张玲
Original assignee: AVIC No 631 Research Institute
Current assignee: Xian Xiangteng Microelectronics Technology Co Ltd
Priority date: 2014-12-09
Filing date: 2014-12-09
Publication date: 2015-05-06
Anticipated expiration: 2034-12-09
Also published as: CN104598420B

Abstract

本发明属于集成电路设计技术领域，涉及一种1394总线SoC芯片架构。本电路是一种含有片上处理器的SoC电路，其特征在于，该体系架构包括基于PPC460的通用平台模块、子系统主机接口模块、1394协议处理功能模块。该1394总线SoC芯片体系架构电路可实现1394总线协议处理、以太网协议栈解析以及文件系统管理等功能的智能化、通用化及小型化功能。

Description

一种1394总线SoC芯片架构

技术领域

本发明属于集成电路设计技术，涉及一种1394总线SoC芯片架构。

背景技术

1394总线具有高带宽、低延迟和高可靠等特点，较好的满足了航空电子系统的应用需求。但现有FPGA板级1394产品具有构成中体积大、可靠性低、无法对1394总线协议处理、以太网协议栈解析以及文件系统管理等功能进行智能化处理、通用性差、难以小型化，并且处理器和产品分离等一系列问题，已经无法适应航空电子网络组件的要求；因此，亟需提供一种新型1394产品，能够实现飞管系统、航电系统的CC/RN功能，以及总线BM功能的通用产品。

发明内容

为了解决上述背景中提及的问题，本发明提供一种1394总线SoC芯片架构，该SoC芯片架构能够集成军用1394协议、通用1394协议、链路层芯片、物理层芯片及处理器，实现了1394总线协议处理、以太网协议栈解析以及文件系统管理等功能的智能化、通用化及小型化功能。

本发明的具体技术解决方案如下：

该1394总线SoC芯片架构包括用于向主机提供数据通讯的子系统主机接口模块，用于实现和1394总线进行通讯的1394协议处理功能模块，用于集成并实现系统常用功能的通用平台模块；所述子系统主机接口模块，和1394协议处理功能模块均与通用平台模块连接；所述1394协议处理功能模块通过变压器与1394总线连接。

上述1394协议处理功能模块包括通用事务层接口模块、协议处理模块、1394链路层功能模块、1394物理层功能模块和模式选择单元；所述通用事务层接口模块和协议处理模块与模式选择单元连接并通过模式选择单元进行选择；所述模式选择单元一端通过1394从设备接口与通用平台模块连接，另一端与1394链路层功能模块连接，1394链路层功能模块通过PHY-LINK接口与1394物理层功能模块之间连接并进行数据和状态传递，1394物理层功能模块通过变压器与1394总线连接。

上述通用平台模块包括嵌入式处理器、矢量中断控制器、SRAM0存储器、SDRAM控制器、以太网控制器、外部总线控制器、UART串口控制器、TIMER定时器、GPIO通用输入输出、IIC控制器、PLB Cross Bar仲裁器、DMA控制器、SRAM1存储器、PLB到OPB桥、RTC实时时钟、看门狗定时器、OPB仲裁器、PLB总线0、PLB总线1和OPB总线；所述PLB总线1一端与PLBCross Bar仲裁器连接，另一端通过PLB到OPB桥与OPB总线连接一端，OPB总线另一端与OPB仲裁器连接；所述PLB仲裁器还分别与嵌入式处理器、子系统接口模块、PLB到OPB桥和PLB总线0连接，PLB仲裁器与PLB到OPB桥之间依次通过DMA控制器和SRAM1存储器连接；所述SRAM0存储器、SDRAM控制器、以太网控制器与PLB总线1连接；所述外部总线控制器、UART串口控制器、TIMER定时器、GPIO通用输入输出、IIC控制器、RTC实时时钟和看门狗定时器与OPB总线连接，矢量中断控制器与嵌入式处理器连接。

上述子系统接口模块包括异步总线接口、PCI主机接口，PCIe及配套DMA模块和子系统主机接口模式选择单元；所述PCIe及配套DMA模块一端与通用平台模块连接，另一端与子系统主机接口连接，PCI主机接口和异步总线接口一端均通过子系统主机接口模式选择单元与子系统主机接口连接，PCI主机接口另一端与通用平台模块连接，异步总线接口另一端经信息交互处理后与通用平台模块连接。

上述嵌入式处理器是PowerPC460嵌入式处理器。

上述1394物理层功能模块通过PHY-LINK接口实现与1394链路层功能模块之间的数据和状态传递。

本发明的优点在于：

本发明属于计算机硬件技术，涉及一种1394总线SoC芯片架构，其有益效果在于，通过软硬件结合的方式简化系统、提高系统的可靠性及性能。硬件部分能够保证更加准确的使用预定义的网络带宽和预定义的帧周期，软件又可以灵活的去操纵通信过程中的接收和发送，使得整个系统对1394协议的扩充有了更多的余地。

附图说明

图1是本发明1394总线SoC芯片架构图。

具体实施方式

该1394总线SoC芯片架构的核心原理在于使用了软件和硬件结合的方式去实现1394协议，在保证1394效率的基础上，又能使用软件的方式灵活的完成系统对协议和通信的要求，提高了系统的通用性。

下面结合附图和具体实施例，对本发明的技术方案进行清楚、完整地表述。显然，所表述的实施例仅是本发明一部分实施例，而不是全部的实施例，基于本发明中的实施例，本领域技术人员在没有做出创造性劳动前提所获得的所有其他实施例，都属于本发明的保护范围。

如图1所示，该1394总线SoC芯片架构的芯片内部包含基于PPC460的通用平台模块1、子系统主机接口模块2、1394协议处理功能模块3；

基于PPC460的通用平台模块单元1包括PowerPC460嵌入式处理器101，PLBCrossBar仲裁器102、矢量中断控制器103，DMA控制器104、片内SRAM及控制器105、以太网接口106、PLB_to_OPB桥107，外部总线控制器108，UART串口控制器109、TIMER定时器110、GPIO通用输入输出111、RTC实时时钟112、IIC控制器113、看门狗定时器114、OPB仲裁器115；PowerPC460嵌入式处理器101与矢量中断控制器103相连以实现对VIC中断的处理，同时还通过PLBCrossBar仲裁器102、PLB总线和对挂接在总线上的其它各功能模块和单元进行管理，为各模块之间的协同工作提供保障。

外部总线控制器108提供片外存储器的异步接口，用于加载片上处理器的启动程序，处理器被启动后，将需要执行的处理器指令通过PLB总线1存放到片内SRAM及控制器116上，将需要处理的数据通过PLB总线0存放到片内SRAM及控制器117上，SDRAM控制器105及其连接的SDRAM存储器是对上述片内SRAM及控制器116和117的扩展，在片内SRAM存储空间不足时可将需要存储的指令或数据存储到SDRAM控制器105连接的SDRAM存储器上。OPB总线0和PLB总线1之间使用PLB2OPB桥107进行连接，实现PLB总线1和OPB总线0的数据交互。

子系统主机接口模块2包括PCIe及配套DMA模块201、PCI202、异步总线接口模块203。子系统主机接口模块可以实现对异步总线内部寄存器和存储区及PCI内部寄存器的配置，基于PPC460的通用平台模块通过PLB总线0和PCI总线访问内部寄存器集，以实现和PLB总线进行数据交互的目的。

三种主机接口通过主机接口选择单元进行选择。PCIe及配套DMA模块201及PCI202与PLBCrossBar仲裁器102和PLB总线0互连以实现与PPC460的通用平台模块1、1394协议处理功能模块3之间的数据及控制信息交互；异步总线接口模块203通过信息交互区与PLB总线0互连实现与其他模块之间的通信功能。

1394协议处理功能模块3用于实现1394总线的通讯功能，通过通用1394处理模块和AS5643协议处理模块分别实现1394的通用事务层功能和专用事务层功能，并通过链路层实现事务层到物理层的数据传递。1394协议处理功能模块3包括通用事务层接口模块301、AS5643协议处理模块302、1394链路层功能模块303、1394物理层功能模块304，通用事务层接口模块301和AS5643协议处理模块302通过模式选择单元进行选择，在PLB总线一侧与PLBSlave接口模块连接，靠近片外一侧与LINK模块连接，主要完成1394总线通用事务层或5643的数据发送和数据接收任务。1394链路层功能模块303实现了1394总线节点的链路层功能，主要负责在通用事务层接口模块301、AS5643协议处理模块302和物理层之间传递异步、等时数据。

1394物理层功能模块304通过PHY-LINK接口实现与1394链路层功能模块303之间的数据和状态传递。

以上所述的电路以及电路结构，其具体表现形式为：图形化的电路框图结构、文字化的电路结构描述、VHDL/Verilog等硬件描述语言描述的上述电路、电路综合后的门级电路网表、映射到特定工艺和器件的电路版图或者其他形式的物理信息描述形式；以及与之最终描述对象相同的其他描述手段。

最后应说明的是，以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解；其依然可以对前述各实施例记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims

1.一种1394总线SoC芯片架构，其特征在于：包括用于向主机提供数据通讯的子系统主机接口模块，用于实现和1394总线进行通讯的1394协议处理功能模块，用于集成并实现系统常用功能的通用平台模块；所述子系统主机接口模块，和1394协议处理功能模块均与通用平台模块连接；所述1394协议处理功能模块通过变压器与1394总线连接。

2.根据权利要求1所述的1394总线SoC芯片架构，其特征在于：所述1394协议处理功能模块包括通用事务层接口模块、协议处理模块、1394链路层功能模块、1394物理层功能模块和模式选择单元；所述通用事务层接口模块和协议处理模块与模式选择单元连接并通过模式选择单元进行选择；所述模式选择单元一端通过1394从设备接口与通用平台模块连接，另一端与1394链路层功能模块连接，1394链路层功能模块与1394物理层功能模块之间连接并进行数据和状态传递，1394物理层功能模块通过变压器与1394总线连接。

3.根据权利要求1所述的1394总线SoC芯片架构，其特征在于：所述通用平台模块包括嵌入式处理器、矢量中断控制器、SRAM0存储器、SDRAM控制器、以太网控制器、外部总线控制器、UART串口控制器、TIMER定时器、GPIO通用输入输出、IIC控制器、PLB Cross Bar仲裁器、DMA控制器、SRAM1存储器、PLB到OPB桥、RTC实时时钟、看门狗定时器、OPB仲裁器、PLB总线0、PLB总线1和OPB总线；所述PLB总线1一端与PLB CrossBar仲裁器连接，另一端通过PLB到OPB桥与OPB总线连接一端，OPB总线另一端与OPB仲裁器连接；所述PLB仲裁器还分别与嵌入式处理器、子系统接口模块、PLB到OPB桥和PLB总线0连接，PLB仲裁器与PLB到OPB桥之间依次通过DMA控制器和SRAMI存储器连接；所述SRAM0存储器、SDRAM控制器、以太网控制器与PLB总线1连接；所述外部总线控制器、UART串口控制器、TIMER定时器、GPIO通用输入输出、IIC控制器、RTC实时时钟和看门狗定时器与OPB总线连接，矢量中断控制器与嵌入式处理器连接。

4.根据权利要求1所述的1394总线SoC芯片架构，其特征在于：所述子系统接口模块包括异步总线接口、PCI主机接口，PCIe及配套DMA模块和子系统主机接口模式选择单元；所述PCIe及配套DMA模块一端与通用平台模块连接，另一端与子系统主机接口连接，PCI主机接口和异步总线接口一端均通过子系统主机接口模式选择单元与子系统主机接口连接，PCI主机接口另一端与通用平台模块连接，异步总线接口另一端经信息交互处理后与通用平台模块连接。

5.根据权利要求2所述的1394总线SoC芯片架构，其特征在于：所述1394物理层功能模块通过PHY-LINK接口实现与1394链路层功能模块之间的数据和状态传递。

6.根据权利要求3所述的1394总线SoC芯片架构，其特征在于：所述嵌入式处理器是PowerPC460嵌入式处理器。