CN104580952A - 一种全局像元cmos图像传感器系统架构及其信号传输方法 - Google Patents
一种全局像元cmos图像传感器系统架构及其信号传输方法 Download PDFInfo
- Publication number
- CN104580952A CN104580952A CN201510053205.0A CN201510053205A CN104580952A CN 104580952 A CN104580952 A CN 104580952A CN 201510053205 A CN201510053205 A CN 201510053205A CN 104580952 A CN104580952 A CN 104580952A
- Authority
- CN
- China
- Prior art keywords
- control signal
- global
- transistor
- image sensor
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 15
- 230000008054 signal transmission Effects 0.000 title claims abstract description 12
- 230000000295 complement effect Effects 0.000 title abstract description 3
- 229910044991 metal oxide Inorganic materials 0.000 title abstract description 3
- 150000004706 metal oxides Chemical class 0.000 title abstract description 3
- 239000004065 semiconductor Substances 0.000 title abstract description 3
- 230000005284 excitation Effects 0.000 claims abstract description 9
- 230000003071 parasitic effect Effects 0.000 claims description 9
- 238000005070 sampling Methods 0.000 claims description 7
- 238000005259 measurement Methods 0.000 claims description 4
- 238000002360 preparation method Methods 0.000 claims description 3
- 239000003990 capacitor Substances 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 10
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
本发明揭示了一种全局像元CMOS图像传感器系统架构及其信号传输方法，该系统由M*N个5T全局像元组成的像素阵列区、第一5T全局像元尾电流模块、TG控制信号译码模块、RST控制信号译码模块、PR控制信号译码模块、RS控制信号译码模块、列级数据线译码模块、偏置和激励电压提供模块和输入输出接口组成；发明通过TG控制信号、RST控制信号、PR控制信号、RS控制信号、PRECHARGE控制信号构成5T全局像元的工作时序，实现了1080p(1920*1080＝207万像素)超高清视频流下每秒钟60帧以上的数据流能力。
Description
技术领域
本发明属于本发明属于图像传感器领域，涉及一种高帧率1080p5T全局像元互补金属氧化物半导体(Complementary Metal Oxide Semiconductor，简称CMOS)图像传感器系统架构及其信号传输方法。
背景技术
图像传感器是组成数字摄像头的重要组成部分。根据元件的不同，可分为CCD(Charge-coupled Device)图像传感器和CMOS图像传感器两大类。CMOS传感器获得广泛应用的一个前提是其所拥有的较高灵敏度、较短曝光时间和日渐缩小的像素尺寸。
通常来说，一个CMOS图像传感器的帧率往往取决于后方数字信号处理器(digital signal processing，简称DSP)(DSP)的能力，从目前来看，通常的数字信号处理器具备1080p全高清视频流下每秒钟30帧(30fps)的处理能力，这一帧率能力对于高清视频流来说是足够了。
但是，对于某些特殊应用来说，需要每秒钟传输30帧或60帧的视频流帧率就远远不够了。例如，对于某些科学应用相机来说，通常需要拍摄超高速运动的物体，比如拍摄超高速运动的子弹、百米运动员冲刺等，因此，要求其图像传感器能够具备高帧率的图像采集能力。在上述情况下，高帧率的图像传感器需要具备1080p全高清视频流下每秒钟200帧以上的数据流能力。
传统的4T像元通常属于滚筒曝光像元(Rolling Shutter Pixel)，其信号读取原理是当TX置高时，PD的信号将被传输出来，当NMOS管的栅极信号RX拉到高电平时，对FD点电荷进行清空和复位，然后RX信号置为低电平并将另一NMOS的栅极信号置为高电平，此时，PD的信号被传输至FD点，随后完成信号读出。也就是说，对于传统4T像元组成的图像传感器x行y列来说，第一行第一列的曝光时间与第x行第x列的曝光时间并不同时。这个非同时性对于普通相机应用来说没有问题，但是对于高帧率拍摄图像时，则会引起明显的图像失真与变形。所以对于高帧率的图像传感器，需要通过5T全局像元(Global Shutter Pixel)来实现。
另外，对于高帧率的图像传感器来说，CMOS工艺下由于具备高度集成的特点，可以在一颗芯片上集成像素和数字处理电路，因此，非常适用于有效提高图像传感器的帧率。
请参阅图1和图2，图1为现有技术中5T全局像元的CMOS图像传感器像元结构的示意图；图2为现有技术中图1中的CMOS图像传感器像元的控制信号时序图；其中，控制信号包括：EC、TG、SEL和RST，以及采样开关S1和S2。如图所示，5T全局像元都需要进行两步操作，即复位与采样信号，在这种情况下，5T全局像元增加了第一晶体管M1，通过PR信号可以复位采样，并且该复位信号即可以作用于CIS所有像元，又可以与采样信号分开，相对于传统的4T像元，大幅提高了CIS的帧率。
然而，上述CIS的帧率还是不能实现图像传感器在1080p(1920*1080＝207万像素)超高清视频流下每秒钟60帧以上的数据流能力。
发明内容
本发明的主要目的在于提供一种全局像元CMOS图像传感器系统架构及其信号传输方法，其基于高帧率的5T全局像元的CMOS图像传感器系统架构，实现1080p(1920*1080＝207万像素)超高清视频流下每秒钟60帧以上的数据流能力。
为达成上述目的，本发明提供一种全局像元的CMOS图像传感器系统架构，其包括：由M*N个5T全局像元组成的像素阵列区；其中，所述像元包括5个NMOS晶体管，即第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5和1个感光二极管；以及第一5T全局像元尾电流模块、TG控制信号译码模块、RST控制信号译码模块、PR控制信号译码模块、RS控制信号译码模块、列级数据线译码模块、偏置和激励电压提供模块和输入输出接口；其中，第一5T全局像元尾电流模块为所述列级数据线译码模块提供电流，PR控制信号、TG控制信号是全局信号，RST控制信号是行信号；所述像元的工作时序如下：
(1)、PR控制信号置高，所述第一晶体管M1导通，使得所述感光二极管的电位保持与VPR一致，进行复位；
(2)、RST控制信号置高，所述第三晶体管M3导通，使得FD点的电位保持与输入电压VDD一致，进行复位；所述FD点的电位为所述第二晶体管M2的漏极或所述第三晶体管M3的源极的电位；
(3)、所述PR控制信号与RST控制信号信号置低，曝光时间开始计；
(4)、在曝光时间即将结束之前，所述RST控制信号置高，所述第三晶体管M3导通，使得FD点再次复位，为后续FD点存储所述感光二极管的信号做准备；
(5)、TG控制信号置高，所述第二晶体管M2导通，使得所述感光二极管的信号转移到FD点，然后TG控制信号置低，第二晶体管M2关闭，FD点存储所述感光二极管的信号；
(6)、RS控制信号置高，所述第五晶体管M5导通，使得FD点存储的感光二极管信号经过作为源跟随器的所述第四晶体管M4和作为开关功能的第五晶体管M5传出到所述列级数据线上。
优选地，所述M*N为1920*1080。
优选地，所述的全局像元CMOS图像传感器系统架构还包括PRECHARGE控制信号译码模块，PRECHARGE控制信号是行信号；所述PRECHARGE控制信号译码模块连接在所述第五晶体管M5输出端和接地端之间，其包括相互串联的控制开关和第二尾电流模块，在每一次5T全局像元信号读取之前产生，通过所述控制开关和第二尾电流模块配合产生的短暂高电平，得到PRECHARGE控制信号。
优选地，所述每列5T全局像元共享所述第一尾电流模块输出的尾电流激励。
优选地，所述第一尾电流的大小为2～20uA。
优选地，所述第一尾电流的大小为5uA。
优选地，所述的全局像元CMOS图像传感器系统架构还包括输出驱动级，其在接收到所述列级数据线译码模块将N个依次传输过来的信号后，将所述信号传输到芯片外端。
为达成上述目的，本发明还提供一种采用上述全局像元CMOS图像传感器系统架构的信号传输方法，其包括如下步骤：
步骤S1：根据TG控制信号、RST控制信号、PR控制信号的工作时序，使所述像素阵列中各所述全局像元同时进行曝光和信号采样；
步骤S2：根据RS控制信号的工作时序，选中所述像素阵列的某一行，执行对该行的各所述全局像元的信号同时读取的步骤；
步骤S3：将该行的各所述全局像元所读取的信号依次输出；
重复步骤S2和步骤S3直至该像素阵列中全部全局像元的信号输出。
优选地，所述步骤S2具体包括：
步骤S21：在每一次5T全局像元信号读取之前产生，通过所述控制开关和第二尾电流配合产生短暂高电平，得到PRECHARGE控制信号；
步骤S22：所述PRECHARGE控制信号控制所述第二尾电流模块对所述第五晶体管M5的漏极放电，使所述第五晶体管M5漏极的电压短暂拉低至接地端电平；
步骤S23：根据RS控制信号的工作时序，选中所述像素阵列的某一行，对该行的各所述全局像元的信号同时读取。
优选地，还包括步骤S4：所述输出驱动级依次接收来自所述列级数据线译码模块的信号后，将所述信号模拟输出到芯片外端，并驱动模拟信号的寄生电容；其中，所述寄生电容包括所述驱动输出级的输入输出电容、邦线电容和片外仪器测量电容。
从上述技术方案可以看出，本发明的全局像元CMOS图像传感器系统架构及其信号传输方法，实现了图像传感器在1080p(1920*1080＝207万像素)超高清视频流下每秒钟60帧以上的数据流能力。
附图说明
图1为现有技术中5T全局像元的CMOS图像传感器像元结构的示意图；
图2为现有技术中图1中的CMOS图像传感器像元的控制信号时序图；其中，控制信号包括：EC、TG、SEL和RST，以及采样开关S1和S2；
图3为本发明5T全局像元的CMOS图像传感器像元结构的示意图；
图4为本发明图3中的CMOS图像传感器像元的控制信号时序图；其中，控制信号包括：TG、RST、PR、RS、PRECHARGE；
图5为本发明5T全局像元CMOS图像传感器系统架构示意图。
具体实施方式
体现本发明特征与优点的一些典型实施例将在后段的说明中详细叙述。应理解的是本发明能够在不同的示例上具有各种的变化，其皆不脱离本发明的范围，且其中的说明及图示在本质上当作说明之用，而非用以限制本发明。
上述及其它技术特征和有益效果，将结合实施例及附图3-图5对本发明进行详细说明。本领域技术人员十分清楚，为了实现1080p(1920*1080＝207万像素)超高清视频流下每秒钟60帧以上的数据流能力，意味着每秒钟需要传输2.07M*60＝124.2M个像素，本发明高帧率CMOS图像传感器是基于5T全局像元实现。
请参阅图3，图3为本发明采用的5T全局像元的CMOS图像传感器像元结构的示意图。如图所示，整个像元包括5个NMOS晶体管(第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5)和1个感光二极管组成。
请参阅图4，图4为本发明图1中的CMOS图像传感器像元的控制信号时序图；其中，5T全局像元的控制信号包括：TG控制信号、RST控制信号、PR控制信号、RS控制信号和PRECHARGE控制信号。如图所示，TG控制信号、RST控制信号、PR控制信号、RS控制信号、PRECHARGE控制信号构成5T全局像元的工作时序如下：
(1)、PR控制信号置高，第一晶体管M1导通，使得感光二极管的电位保持与VPR一致，进行复位；
(2)、RST控制信号置高，第三晶体管M3导通，使得FD点的电位保持与输入电压VDD一致，进行复位；FD点的电位为第二晶体管M2的漏极或第三晶体管M3的源极的电位；
(3)、PR控制信号与RST控制信号信号置低，曝光时间开始计
(4)、在曝光时间即将结束之前，RST控制信号置高，第三晶体管M3导通，使得FD点再次复位，为后续FD点存储感光二极管的信号做准备；
(5)、TG控制信号置高，第二晶体管M2导通，使得感光二极管的信号转移到FD点，然后TG控制信号置低，第二晶体管M2关闭，FD点存储感光二极管的信号；
(6)、RS控制信号置高，第五晶体管M5导通，使得FD点存储的感光二极管信号经过作为源跟随器的第四晶体管M4和作为开关功能的第五晶体管M5传出到列级数据线上。
请参阅图5，图5为本发明的5T全局像元CMOS图像传感器系统架构示意图。在本发明的5T全局像元CMOS图像传感器系统架构1080p(1920*1080＝207万像素)及其信号传输方法能实现超高清视频流下每秒钟60帧以上的数据流能力。
如图5所示，该系统架构包含的主要功能模块为：5T全局像元阵列区，5T全局像元第一尾电流模块(Current Tail)、TG控制信号译码模块、RST控制信号译码模块、PR控制信号译码模块、RS控制信号译码模块、PRECHARGE控制信号译码模块、列级数据(Column DECODER)线译码模块、输出驱动(Output Driver)级、偏置和激励电压提供模块、输入输出接口PAD等模块组成。
其中，在本实施例中，5T全局像元阵列区由1920*1080即207万个5T全局像元组成，每个5T全局像元的构成和工作模式如上面图3和图4。5T全局像元在正常工作条件下，需要通过尾第一电流模块提供激励，也就是图3中的I1。
在本发明的实施例中，为了实现低功耗和小面积，每列的5T全局像元共享一个尾电流，也就是说，整个5T全局像元2k行、1k列一共有1k个尾电流，每个尾电流的大小为1～20uA，优选地为5uA。
TG信号译码模块、RST控制信号译码模块、PR控制信号译码模块、RS控制信号译码模块、PRECHARGE控制信号译码模块按照图4的时序给出激励信号；其中，
(1)PR控制信号、TG控制信号是全局信号，在5T全局像元CMOS图像传感器系统架构中像素阵列(Pixel Array)的PR控制信号、TG控制信号连接在一起，并由输入输出接口(PAD)的外部信号控制；
(2)RST控制信号、RS控制信号和PRECHARGE控制信号是行信号，在5T全局像元CMOS图像传感器系统架构中RST控制信号、RS控制信号和PRECHARGE控制信号由DECODER控制信号供给入每行的像素阵列(Pixel Array)。
值得注意的是，全局像元CMOS图像传感器系统架构还包括PRECHARGE控制信号译码模块，该PRECHARGE控制信号译码模块连接在第五晶体管M5输出端和接地端之间，其包括相互串联的控制开关和第二尾电流模块，在每一次5T全局像元信号读取之前产生，通过控制开关和第二尾电流模块配合产生的短暂高电平，得到PRECHARGE控制信号。
也就是说，PRECHARGE控制信号的作用是在每一次5T全局像元信号读取之前产生，产生的形式为短暂高电平，是通过图3中的第二尾电流I2和控制开关实现的。在图3中，每次5T全局像元信号读取前，PRECHARGE控制信号控制开关打开，第二尾电流I2对输出端(即第五晶体管M5的漏极)放电，使得第五晶体管M5的漏极的电压短暂拉低至GND。这样做的目的是为了使得每次5T全局像元读取信号时，第五晶体管M5的漏极均处于一个参考电位水平(即接地端电平GND)，可以避免由于第n次5T全局像元信号大小对第n+1次5T全局像元信号读取而产生的寄生影响，即所谓的“ImageLeg”效应。
当TG控制信号译码模块、RST控制信号译码模块、PR控制信号译码模块、RS控制信号译码模块、PRECHARGE控制信号译码模块按照图4时序给出激励信号后，整个5T全局像元阵列的控制信号分别被每一列的数据线(即图4中的列级数据线)读取时，可以通过列级数据(Column DECODER)线译码模块将1k个控制信号依次传输给输出驱动(Output Driver)级。输出驱动(Output Driver)级依次接收1k个来自列级数据(Column DECODER)线译码模块的信号后，传输到芯片外端。
值得注意的是，输出驱动(Output Driver)级的主要功能有两个，一是将信号进行模拟输出，二是驱动模拟信号的寄生电容，该寄生电容包括驱动输出级看到的PAD电容、邦线(bonding wire)电容、片外仪器测量电容等。
基于上述本发明提供的全局像元CMOS图像传感器，并通过上述时序和系统架构，可以有效实现1080p(1920*1080＝207万像素)超高清视频流下每秒钟60帧以上的数据流能力。具体的实现全局像元CMOS图像传感器信号传输方法包括如下具体步骤：
步骤S1：根据TG控制信号、RST控制信号、PR控制信号的工作时序，使像素阵列中各全局像元同时进行曝光和信号采样；
步骤S2：根据RS控制信号的工作时序，选中像素阵列的某一行，执行对该行的各全局像元的信号同时读取的步骤；
步骤S3：将该行的各全局像元所读取的信号依次输出；
重复步骤S2和步骤S3直至该像素阵列中全部全局像元的信号输出后，执行步骤S4：输出驱动级依次接收来自列级数据线译码模块的信号后，将信号模拟输出到芯片外端，并驱动模拟信号的寄生电容；其中，寄生电容包括驱动输出级的输入输出电容、邦线电容和片外仪器测量电容。
在本发明的一些较佳实施例中，该步骤S2还可以具体包括：
步骤S21：在每一次5T全局像元信号读取之前产生，通过控制开关和第二尾电流配合产生短暂高电平，得到PRECHARGE控制信号；
步骤S22：PRECHARGE控制信号控制第二尾电流模块对第五晶体管M5的漏极放电，使第五晶体管M5漏极的电压短暂拉低至接地端电平；
步骤S23：根据RS控制信号的工作时序，选中像素阵列的某一行，对该行的各全局像元的信号同时读取。
综上所述，本发明的时序(如图4所示)比现有技术中所采用的控制时序(如图2所示)更加优化，在配合定制的系统架构(如图5所示)，可以进一步提高图像帧率，实现图像传感器在1080p(1920*1080＝207万像素)超高清视频流下每秒钟60帧以上的数据流能力。
以上所述的仅为本发明的实施例，所述实施例并非用以限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。
Claims (10)
1.一种全局像元的CMOS图像传感器系统架构，其特征在于，包括：
由M*N个5T全局像元组成的像素阵列区；其中，所述像元包括5个NMOS晶体管，即第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5和1个感光二极管；以及
第一尾电流模块、TG控制信号译码模块、RST控制信号译码模块、PR控制信号译码模块、RS控制信号译码模块、列级数据线译码模块、偏置和激励电压提供模块和输入输出接口；其中，所述第一尾电流模块为所述列级数据线译码模块提供电流，PR控制信号、TG控制信号是全局信号，RST控制信号是行信号；
所述像元的工作时序如下：
(1)PR控制信号置高，所述第一晶体管M1导通，使得所述感光二极管的电位保持与VPR一致，进行复位；
(2)RST控制信号置高，所述第三晶体管M3导通，使得FD点的电位保持与输入电压VDD一致，进行复位；所述FD点的电位为所述第二晶体管M2的漏极或所述第三晶体管M3的源极的电位；
(3)所述PR控制信号与RST控制信号信号置低，曝光时间开始计时；
(4)在曝光时间即将结束之前，所述RST控制信号置高，所述第三晶体管M3导通，使得FD点再次复位，为后续FD点存储所述感光二极管的信号做准备；
(5)TG控制信号置高，所述第二晶体管M2导通，使得所述感光二极管的信号转移到FD点，然后TG控制信号置低，第二晶体管M2关闭，FD点存储所述感光二极管的信号；
(6)RS控制信号置高，所述第五晶体管M5导通，使得FD点存储的感光二极管信号经过作为源跟随器的所述第四晶体管M4和作为开关功能的第五晶体管M5传出到所述列级数据线上。
2.根据权利要求1所述的全局像元的CMOS图像传感器系统架构，其特征在于，所述M*N为1920*1080。
3.根据权利要求1所述的全局像元CMOS图像传感器系统架构，其特征在于，还包括PRECHARGE控制信号译码模块，PRECHARGE控制信号是行信号；所述PRECHARGE控制信号译码模块连接在所述第五晶体管M5输出端和接地端之间，其包括相互串联的控制开关和第二尾电流模块，在每一次5T全局像元信号读取之前产生，通过所述控制开关和第二尾电流模块配合产生的短暂高电平，得到PRECHARGE控制信号。
4.根据权利要求1所述的全局像元CMOS图像传感器系统架构，其特征在于，所述每列5T全局像元共享所述第一尾电流模块输出的尾电流激励。
5.根据权利要求4所述的全局像元CMOS图像传感器系统架构，其特征在于，所述第一尾电流的大小为1～20uA。
6.根据权利要求5所述的全局像元CMOS图像传感器系统架构，其特征在于，所述第一尾电流的大小为5uA。
7.根据权利要求1所述的全局像元CMOS图像传感器系统架构，其特征在于，还包括输出驱动级，其在接收到所述列级数据线译码模块将N个依次传输过来的信号后，将所述信号传输到芯片外端。
8.一种根据权利要求1-7所述的全局像元CMOS图像传感器系统架构的信号传输方法，其特征在于，包括：
步骤S1：根据TG控制信号、RST控制信号、PR控制信号的工作时序，使所述像素阵列中各所述全局像元同时进行曝光和信号采样；
步骤S2：根据RS控制信号的工作时序，选中所述像素阵列的某一行，执行对该行的各所述全局像元的信号同时读取的步骤；
步骤S3：将该行的各所述全局像元所读取的信号依次输出；
重复步骤S2和步骤S3直至该像素阵列中全部全局像元的信号输出。
9.根据权利要求8所述的全局像元CMOS图像传感器系统架构的信号传输方法，其特征在于，所述步骤S2具体包括：
步骤S21：在每一次5T全局像元信号读取之前产生，通过所述控制开关和第二尾电流模块相互配合产生短暂高电平，得到PRECHARGE控制信号；
步骤S22：所述PRECHARGE控制信号控制所述第二尾电流模块对所述第五晶体管M5的漏极放电，使所述第五晶体管M5漏极的电压短暂拉低至接地端电平；
步骤S23：根据RS控制信号的工作时序，选中所述像素阵列的某一行，对该行的各所述全局像元的信号同时读取。
10.根据权利要求8所述的全局像元CMOS图传感器系统架构的信号传输方法，还包括步骤S4：所述输出驱动级依次接收来自所述列级数据线译码模块的信号后，将所述信号模拟输出到芯片外端，并驱动模拟信号的寄生电容；其中，所述寄生电容包括所述驱动输出级的输入输出电容、邦线电容和片外仪器测量电容。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510053205.0A CN104580952B (zh) | 2014-12-29 | 2015-02-02 | 一种全局像元cmos图像传感器系统架构及其信号传输方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2014208727768 | 2014-12-29 | ||
| CN201420872776 | 2014-12-29 | ||
| CN201510053205.0A CN104580952B (zh) | 2014-12-29 | 2015-02-02 | 一种全局像元cmos图像传感器系统架构及其信号传输方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104580952A true CN104580952A (zh) | 2015-04-29 |
| CN104580952B CN104580952B (zh) | 2018-04-06 |
Family
ID=53096038
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510053205.0A Active CN104580952B (zh) | 2014-12-29 | 2015-02-02 | 一种全局像元cmos图像传感器系统架构及其信号传输方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104580952B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106791507A (zh) * | 2016-11-30 | 2017-05-31 | 上海集成电路研发中心有限公司 | 高动态cmos像素单元及其信号采集方法 |
| CN108573986A (zh) * | 2017-03-14 | 2018-09-25 | 哈尔滨工大华生电子有限公司 | 一种背照式宽动态范围cmos图像传感器的制作方法 |
| CN110062181A (zh) * | 2019-05-13 | 2019-07-26 | 西北核技术研究院 | 基于全局快门型cmos图像传感器的超高速双帧图像获取方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100097511A1 (en) * | 2008-03-19 | 2010-04-22 | International Business Machines Corporation | High efficiency cmos image sensor pixel employing dynamic voltage supply |
| CN102523391A (zh) * | 2011-12-31 | 2012-06-27 | 上海中科高等研究院 | Cmos图像传感器 |
| CN103139486A (zh) * | 2013-02-27 | 2013-06-05 | 格科微电子（上海）有限公司 | 图像传感器结构、图像传感器电路及其信号处理方法 |
| CN104243867A (zh) * | 2014-09-23 | 2014-12-24 | 哈尔滨工程大学 | 高像素高帧率的cmos图像传感器及图像采集方法 |
-
2015
- 2015-02-02 CN CN201510053205.0A patent/CN104580952B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100097511A1 (en) * | 2008-03-19 | 2010-04-22 | International Business Machines Corporation | High efficiency cmos image sensor pixel employing dynamic voltage supply |
| CN102523391A (zh) * | 2011-12-31 | 2012-06-27 | 上海中科高等研究院 | Cmos图像传感器 |
| CN103139486A (zh) * | 2013-02-27 | 2013-06-05 | 格科微电子（上海）有限公司 | 图像传感器结构、图像传感器电路及其信号处理方法 |
| CN104243867A (zh) * | 2014-09-23 | 2014-12-24 | 哈尔滨工程大学 | 高像素高帧率的cmos图像传感器及图像采集方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106791507A (zh) * | 2016-11-30 | 2017-05-31 | 上海集成电路研发中心有限公司 | 高动态cmos像素单元及其信号采集方法 |
| CN106791507B (zh) * | 2016-11-30 | 2019-08-20 | 上海集成电路研发中心有限公司 | 高动态cmos像素单元及其信号采集方法 |
| CN108573986A (zh) * | 2017-03-14 | 2018-09-25 | 哈尔滨工大华生电子有限公司 | 一种背照式宽动态范围cmos图像传感器的制作方法 |
| CN110062181A (zh) * | 2019-05-13 | 2019-07-26 | 西北核技术研究院 | 基于全局快门型cmos图像传感器的超高速双帧图像获取方法 |
| CN110062181B (zh) * | 2019-05-13 | 2021-04-02 | 西北核技术研究院 | 基于全局快门型cmos图像传感器的超高速双帧图像获取方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104580952B (zh) | 2018-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10070103B2 (en) | Solid-state imaging device, driving method, and electronic device | |
| Son et al. | 4.1 A 640× 480 dynamic vision sensor with a 9µm pixel and 300Meps address-event representation | |
| US10044947B2 (en) | Electronic apparatus and driving method therefor | |
| CN104333720B (zh) | 高帧率全局像元cmos图像传感器及其信号传输方法 | |
| US9247170B2 (en) | Triple conversion gain image sensor pixels | |
| US8803990B2 (en) | Imaging system with multiple sensors for producing high-dynamic-range images | |
| US6215113B1 (en) | CMOS active pixel sensor | |
| US9030583B2 (en) | Imaging system with foveated imaging capabilites | |
| US6977363B2 (en) | Correlated double sampling circuit and CMOS image sensor including the same | |
| US20130256510A1 (en) | Imaging device with floating diffusion switch | |
| TWI586172B (zh) | 用於影像感測器之讀出電路及影像系統 | |
| US20130135486A1 (en) | High dynamic range imaging with multi-storage pixels | |
| CN106165401B (zh) | 成像元件、增益控制方法和电子设备 | |
| US8294798B2 (en) | Solid-state imaging apparatus | |
| US8072520B2 (en) | Dual pinned diode pixel with shutter | |
| US20110019045A1 (en) | Method and apparatus for simultaneous electronic shutter action frame storage and correlated double sampling in image sensor | |
| TW201637435A (zh) | 固體攝像裝置、電子機器及ａｄ轉換裝置 | |
| CN107005665A (zh) | 固态成像器件和电子装置 | |
| CN104580952B (zh) | 一种全局像元cmos图像传感器系统架构及其信号传输方法 | |
| US8587708B2 (en) | Image sensors with low noise mode for pixel array current bias | |
| US9338372B2 (en) | Column-based high dynamic range imaging systems | |
| JP4661212B2 (ja) | 物理情報取得方法および物理情報取得装置並びに半導体装置 | |
| KR20160015712A (ko) | 이미지 촬상 장치 및 방법 | |
| JP6702869B2 (ja) | イメージセンサ、電子機器、及び、制御方法 | |
| US8144224B2 (en) | Binning circuit and method for an image sensor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| EXSB | Decision made by sipo to initiate substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |